FR2879297A1 - Systeme electronique comprenant une premiere et une deuxieme cartes electroniques chacune d'un bus de communication - Google Patents

Systeme electronique comprenant une premiere et une deuxieme cartes electroniques chacune d'un bus de communication Download PDF

Info

Publication number
FR2879297A1
FR2879297A1 FR0505512A FR0505512A FR2879297A1 FR 2879297 A1 FR2879297 A1 FR 2879297A1 FR 0505512 A FR0505512 A FR 0505512A FR 0505512 A FR0505512 A FR 0505512A FR 2879297 A1 FR2879297 A1 FR 2879297A1
Authority
FR
France
Prior art keywords
electronic
card
component
electronic card
communication bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR0505512A
Other languages
English (en)
Inventor
Jean Pierre Bauduin
Marc Lanoiselee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Orange SA
Original Assignee
France Telecom SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by France Telecom SA filed Critical France Telecom SA
Priority to FR0505512A priority Critical patent/FR2879297A1/fr
Publication of FR2879297A1 publication Critical patent/FR2879297A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors

Abstract

L'invention concerne un système électronique comprenant une première carte électronique équipée d'un bus de communication (B2), le bus de communication permettant l'accès à une chaîne de composants électroniques (CH2) accessible par des premiers et des seconds moyens de connexion, les premiers moyens de connexion (CN3) permettant la connexion de la première carte électronique à une seconde carte électronique (150) comportant un même bus de communication (B1, B3), les seconds moyens de connexion permettant la connexion de la première carte électronique (100) à un dispositif de contrôle des composants électroniques (50) de la chaîne, dans lequel la première carte électronique (100) comporte des moyens pour isoler le bus de communication (B2) de la première carte électronique des premiers moyens de connexion (CN3) lorsque le dispositif de contrôle (50) est relié au bus de communication.

Description

La présente invention concerne un système électronique comprenant une
première et une deuxième cartes électroniques équipées chacune d'un bus de communication.
Plus précisément, la présente invention se situe dans le domaine du test de composants électroniques, de la programmation de composants électroniques tels que des FPGA, acronyme de Field Programmable Gate Array ou du chargement de tout ou partie de logiciel compris dans des systèmes électroniques constitués de plusieurs cartes électroniques disposant de bus de communication autorisant l'accès aux composants électroniques des cartes.
Les bus de communication sont par exemple des bus de communication conformes au standard IEEE 1149.1 communément appelé JTAG, acronyme de Joint Test Action Group . A l'origine, ce standard a été créé pour définir un standard de test in situ de circuits intégrés ou de composants électroniques d'une carte électronique sans accès physique aux équipotentielles. Aujourd'hui, ce standard est aussi utilisé, par exemple, pour la programmation de composants FPGA ou le chargement de logiciels dans des mémoires de type Flash.
Le standard IEEE 1149.1 définit un bus de communication série qui est composé de cinq liaisons notées TMS, TCK, TDI, TRST et TDO.
La liaison TDI, acronyme de Test Data In sert à transmettre des données de test ou de programmation de la chaîne de composants électroniques conformes au standard JTAG comprise dans une carte électronique. La liaison TDI assure ainsi le transfert des données vers le premier composant électronique de la chaîne de composants électroniques.
La liaison TDO, acronyme de Test Data Out permet d'obtenir les données de 25 sortie de test ou de programmation du dernier composant électronique de la chaîne de composants électroniques.
La sortie TDO du premier composant électronique est reliée à l'entrée TDI du composant électronique suivant de la chaîne de composants électroniques et ainsi de suite.
La liaison TMS, acronyme de Test Mode Select , assure le transfert d'un signal de contrôle des différents états de la chaîne de composants électroniques. Chaque composant électronique de la chaîne de composants électroniques est relié à la liaison TMS.
La liaison TCK, acronyme de Test Clock In , comprend l'horloge de référence. Chaque composant électronique de la chaîne de composants électroniques est relié à la liaison TCK.
La liaison TRST, acronyme de Test Reset , est un signal de remise à zéro du 5 port d'accès test compris dans chaque composant électronique conforme au standard JTAG.
Ainsi, lorsque l'on désire tester ou programmer l'un des composants électroniques de la chaîne de composants électroniques, on transfère des données par la liaison TDI au premier composant électronique, qui transfère ces données ou d'autres données par l'intermédiaire de sa sortie TDO à l'entrée du composant suivant de la chaîne de composants électroniques, et ainsi de suite, de proche en proche, jusqu'à obtenir finalement les données issues du dernier composant électronique de la chaîne de composants électroniques par l'intermédiaire de la liaison TDO.
Cette architecture permet d'accéder à chacun des composants de la chaîne de composants. Cette architecture est bien adaptée au test, à la mise au point, à la programmation d'une chaîne de composants électroniques comprise dans une unique carte électronique.
Lorsque le système électronique comprend plusieurs cartes électroniques comprenant chacune des chaînes de composants électroniques qui peuvent être testées ou programmés par l'intermédiaire d'un bus de communication JTAG, il est nécessaire de relier les bus de communication de chaque carte électronique entre eux si l'on veut accéder à l'ensemble des composants électroniques compris dans les différentes chaînes de composants électroniques. Dans ce cas, il n'est alors plus possible de tester ou de programmer les cartes électroniques indépendamment les unes des autres et donc de permettre le test ou la programmation des cartes électroniques du système électronique par différentes personnes en parallèle. En effet, si l'on transfère des données sur une liaison du bus de communication d'une carte électronique, celles-ci entreront en conflit avec la sortie TDO du dernier composant de la chaîne de composants située en aval de la carte électronique.
En gardant les bus de communication JTAG de chaque carte électronique indépendants les uns des autres, le test ou la programmation des cartes électroniques du système électronique par différentes personnes en parallèle est réalisable mais il n'est alors plus possible de tester ou de programmer l'ensemble du système électronique.
L'invention résout les inconvénients de l'art antérieur et propose un système électronique comprenant une première et une deuxième cartes électroniques équipées chacune d'un bus de communication qui permette à la fois de tester ou programmer l'ensemble des composants électroniques reliés aux bus de communication du système électronique ou de tester ou de programmer indépendamment les composants électroniques de chaque carte électronique du système électronique sans avoir à déconnecter celles-ci les unes des autres.
A cette fin, selon un premier aspect de l'invention, l'invention concerne un système électronique comprenant une première carte électronique équipée d'un bus de communication, le bus de communication permettant l'accès à une chaîne de composants électroniques en cascade et étant accessible par des premiers et des seconds moyens de connexion, les premiers moyens de connexion permettant la connexion de la première carte électronique à une seconde carte électronique du système électronique comportant un même bus de communication, les seconds moyens de connexion permettant la connexion de la première carte électronique à un dispositif de contrôle des composants électroniques de la chaîne de composants électroniques, caractérisé en ce que la première carte électronique comporte des moyens pour isoler le bus de communication de la première carte électronique des premiers moyens de connexion lorsque le dispositif de contrôle est relié au bus de communication et des moyens de transfert d'un signal de commande vers la seconde carte électronique.
Ainsi, il n'est pas nécessaire de déconnecter la première carte électronique de la seconde carte électronique lorsque l'on relie la première carte électronique à un dispositif de contrôle des composants électroniques de la chaîne de composants électroniques.
De plus, en transférant le signal de commande vers la seconde carte électronique, différentes opérations peuvent être effectuées par celle-ci en réponse audit signal.
Selon un autre aspect de l'invention, le signal de commande est à un premier potentiel prédéterminé provenant du dispositif de contrôle et commande les moyens d'isolement pour isoler chaque liaison du bus du communication de la première carte électronique des premiers moyens de connexion et les moyens d'isolement sont des commutateurs.
Ainsi, les éventuels conflits entre les signaux électriques issus de la seconde carte électronique et les signaux issus du dispositif de contrôle sont évités. Lorsqu'un dispositif de contrôle est relié à la première carte électronique par l'intermédiaire des seconds moyens de connexion, le premier potentiel prédéterminé commande automatiquement l'ouverture des commutateurs.
Selon un autre aspect de l'invention, la première carte électronique comporte en outre des moyens du mise du signal de commande à un second potentiel prédéterminé différent du premier potentiel prédéterminé lorsque le dispositif de contrôle n'est pas relié au bus de communication de la première carte électronique et le second potentiel prédéterminé commande les commutateurs pour relier chaque liaison du bus du communication aux premiers moyens de connexion pour relier les liaisons du bus de communication de la première carte électronique aux liaisons du bus de communication de la seconde carte électronique.
Ainsi, il est possible de relier les cartes électroniques automatiquement 15 lorsqu'aucun dispositif de contrôle n'est relié au bus de communication de la première carte électronique.
De plus, il est possible de relier les bus de communication des cartes électroniques de manière automatique et de permettre le test ou la programmation de l'ensemble des composants électroniques du système électronique.
Selon un autre aspect de l'invention, la seconde carte électronique comporte une chaîne de composants électroniques, chaque bus de communication de chaque carte électronique comporte une première liaison pour transférer des données vers le premier composant de la chaîne de composants électroniques de la carte électronique et une seconde liaison pour recevoir des données du dernier composant de la chaîne de composants électroniques de la carte électronique, et le signal de commande transféré vers l'autre carte électronique commande, lorsqu'il est au premier potentiel prédéterminé, la connexion de lapremière et de la seconde liaisons du bus de communication de la seconde carte électronique.
Ainsi, en assurant la connexion de la première et de la seconde liaisons du bus de communication de la seconde carte électronique, il est possible de tester ou programmer les composants électroniques de la chaîne de composants électroniques de la seconde carte électronique indépendamment des composants électroniques de la première carte électronique.
Selon un autre aspect de l'invention, le signal de commande transféré vers la seconde carte électronique commande, lorsqu'il est au second potentiel prédéterminé, l'isolement de la première et de la seconde liaisons du bus de communication de la seconde carte électronique.
Ainsi, il est possible de relier les chaînes de composants électroniques des cartes électroniques automatiquement lorsqu'aucun dispositif de contrôle n'est relié au bus de communication de la première carte électronique.
Selon un autre aspect de l'invention, le système comporte une pluralité de premières cartes électroniques, chaque première carte électronique étant reliée à la seconde carte électronique, le bus de communication de la seconde carte électronique comporte une liaison pour transférer des données vers le premier composant de chaque chaîne de composants électroniques de chaque première carte électronique et chaque signal de commande transféré d'une première carte électronique vers la seconde carte électronique commande, lorsqu'il est au premier potentiel prédéterminé, la connexion de la liaison pour transférer des données vers le premier composant de la chaîne de composants électroniques de la première carte électronique transférant le signal avec la liaison pour transférer des données vers le premier composant de la chaîne de composants électroniques d'une autre première carte électronique.
Ainsi, il est possible d'isoler une première carte électronique lorsqu'elle est testée ou programmée par un dispositif de commande connecté aux seconds moyens de connexion des autres premières cartes électroniques tout en garantissant la liaison pour transférer des données vers le premier composant de la chaîne de composants électroniques d'une autre première carte électronique.
Selon un autre aspect de l'invention, chaque signal de commande transféré d'une première carte électronique vers la seconde carte électronique commande, lorsqu'il est au second potentiel prédéterminé, l'isolement de la liaison pour transférer des données vers le premier composant de la chaîne de composants électroniques de la première carte électronique transférant le signal avec la liaison pour transférer des données vers le premier composant de la chaîne de composants électroniques d'une autre première carte électronique.
Ainsi, lorsqu'une première carte électronique n'est pas reliée à un dispositif de commande connecté aux seconds moyens de connexion, le bus de communication de la première carte électronique est relié au bus de communication de la seconde carte électronique. Les composants électroniques compris dans la première carte électronique sont accessibles par l'intermédiaire du bus de communication de la seconde carte électronique.
Selon un autre aspect de l'invention, le bus de communication est un bus conforme au standard IEEE 1149.1.
Ainsi, le système électronique selon la présente invention est conforme à un standard et permet d'utiliser des composants électroniques classiques et donc de réduire les coûts.
Les caractéristiques de l'invention mentionnées ci-dessus, ainsi que d'autres, apparaîtront plus clairement à la lecture de la description suivante d'un exemple de 10 réalisation, ladite description étant faite en relation avec les dessins joints, parmi lesquels: - la Fig. 1 représente la configuration d'un système électronique comprenant une première et une deuxième cartes électroniques équipées chacune d'un bus de communication lorsque la première carte électronique est reliée à la seconde carte électronique; - la Fig. 2 représente la configuration d'un système électronique comprenant une première et une deuxième cartes électroniques équipées chacune d'un bus de communication lorsque la première carte électronique est reliée à un dispositif de contrôle des composants électroniques et à la seconde carte électronique; - la Fig. 3 représente le système électronique selon la présente invention lorsque la seconde carte électronique est une carte de fond de panier sur laquelle au moins une première carte électronique est reliée; - la Fig. 4 représente les moyens de commande des interrupteurs de la carte de fond de panier.
La Fig. 1 représente la configuration d'un système électronique comprenant une première et une deuxième cartes électroniques équipées chacune d'un bus de communication lorsque la première carte électronique est reliée à la seconde carte électronique.
Dans le système électronique de la Fig. 1, une première carte électronique 100 dite carte fille est connectée à une seconde carte électronique 150 dite carte mère par l'intermédiaire d'une liaison CN3.
La carte mère 150 comprend un bus de communication JTAG B I comprenant les liaisons TMS1, TCK1, TDI1, TRST1 et TDO1.
Les liaisons TMS1, TCK1, TDI1, TRST1 et TDOI sont des liaisons conformes au standard IEEE 1149.1 précédemment décrit.
Un connecteur noté CN1 permet de connecter à la carte mère 150 une sonde de test ou de programmation conforme au standard IEEE 1149.1. Par l'intermédiaire du 5 connecteur CN1, il est alors possible de tester ou programmer chacun des composants Cl, C2 et Cn de la chaîne CH1 de la carte mère 150.
La liaison TDI1 assure ainsi le transfert des données vers le premier composant Cl de la chaîne CHI.
La sortie TDO I du composant C 1 est reliée à l'entrée TDI du composant suivant C2, la sortie TDO du composant C2 est reliée à l'entrée TDI du composant suivant Cn. La sortie du composant Cn est reliée, selon l'invention, soit au bus de communication JTAG B2 de la carte fille 100 soit à la liaison TD01 du bus de la carte mère 150.
Chaque composant électronique CH 1 de la chaîne est relié à la liaison TMS 1.
Chaque composant Cl, C2 et Cn de la chaîne CHI est relié à la liaison TCK1. Chaque composant Cl, C2 et Cn de la chaîne CHI est relié à la liaison TRST1. La carte fille 150 comprend un bus de communication JTAG B2 représenté par les liaisons TMS2, TCK2, TDI2, TRST2 et TDO2.
Les liaisons TMS2, TCK2, TDI2, TRST2 et TDO2 sont des liaisons conformes 20 au standard IEEE 1149.1 précédemment décrit.
Un connecteur noté CN2 permet de connecter à la carte fille 100, un dispositif de contrôle de composants par l'intermédiaire d'une sonde de test ou de programmation conforme au standard IEEE 1149.1. Le connecteur CN2 est représenté dans la Fig. 1 en pointillé, de manière à symboliser l'absence de liaison entre la carte fille et le dispositif de contrôle de composants.
Par l'intermédiaire du connecteur CN2, il est alors possible de tester ou programmer chacun des composants Cn+1 et Cm de la chaîne CH2 de la carte fille 100.
La liaison TD2 assure ainsi le transfert des données vers le premier composant 30 Cn+1 de la chaîne CH2.
La sortie TDO du composant Cn+1 est reliée à l'entrée TDI du composant suivant Cm, la sortie TDO du composant Cm est reliée à la liaison TD02 du bus de la carte fille 100.
Chaque composant Cn+1 et Cm de la chaîne CH2 est relié à la liaison TCK2.
Chaque composant Cn+1 et Cm de la chaîne CH2 est relié à la liaison TRST2.
Le bus de communication JTAG de la carte fille 100 est relié au bus de communication JTAG de la carte mère 150 par l'intermédiaire d'une liaison ou connecteur noté CN3.
La carte fille 100 comprend, selon l'invention, des moyens pour isoler le bus de communication B2 de la carte fille 100 des moyens de connexion CN3 lorsqu'un dispositif de contrôle est relié au bus de communication B2 de la carte fille 100. Ces moyens sont aussi aptes à assurer la connexion du bus de communication BI de la carte mère 150 au bus de communication B2 de la carte fille 100. Ces moyens sont des commutateurs 10a à 10e.
Le commutateur l0a relie ou isole les liaisons TMS1 et TMS2, le commutateur 10b relie ou isole les liaisons TCKI et TCK2, le commutateur 10c relie ou isole les liaisons TDI1 et TDI2, le commutateur 10d relie ou isole les liaisons TRST1 et TRST2 et le commutateur 10e relie ou isole les liaisons TDO1 et TDO2.
Les commutateurs 10a à 10e sont commandés en fonction de la présence ou non d'une liaison de la carte fille avec un dispositif de contrôle de composants par l'intermédiaire du connecteur CN2.
Les moyens de commande des commutateurs l0a et 10e sont constitués d'une résistance R2 de l'ordre de 1 Kilo Ohms dont l'un des pôles est relié à l'alimentation VCC de la carte fille 100 et l'autre pôle à un amplificateur 20 ou Buffer . La sortie du Buffer 20 est reliée à chaque commutateur l0a à 10e.
Dans une variante de réalisation, un cavalier est placé entre la résistance Ri et l'amplificateur 20 de manière à désactiver la présente invention.
A la liaison reliant le Buffer 20 et la résistance R2, une broche prédéterminée CMD2 du connecteur CN3 est aussi reliée. Cette broche est par exemple une broche non utilisée par une sonde JTAG ou est préférentiellement une broche qui, lorsqu'une sonde JTAG est connectée à CN2, est à potentiel prédéterminé défini par le dispositif de contrôle de composants électroniques. Ce potentiel prédéterminé CMD2 est préférentiellement la masse du dispositif de contrôle de composants électroniques. Il est à remarquer ici que, lorsqu'un dispositif de contrôle de composants électroniques est relié à la carte fille, les masses de la carte fille 100 et du dispositif de contrôle de composants électronique sont aussi reliées. De même, les masses des cartes 100 et 150 sont aussi reliées lorsque la carte mère 150 et la carte fille 150 sont reliées entre elles.
Ainsi, lorsqu'aucun dispositif de contrôle de composants électroniques n'est connecté au connecteur CN2, le potentiel en entrée du Buffer 20 est de l'ordre de la tension d'alimentation de la carte fille 100. La sortie du Buffer 20 est alors sensiblement égale à la tension d'alimentation de la carte fille 100 et provoque la mise des commutateurs 10a à 10e dans une première position. Cette position est la position qui permet de relier le bus B1 au bus B2 lorsque les cartes 100 et 150 sont connectées.
Lorsqu'un dispositif de contrôle de composants électroniques est connecté au connecteur CN2, le potentiel en entrée du Buffer 20 est au potentiel prédéterminé défini par le dispositif de contrôle de composants électroniques, c'est-à-dire un potentiel nul. La sortie du Buffer 20 est alors sensiblement égale au potentiel nul et provoque la mise des commutateurs 10a à 10e dans une seconde position. Cette position isole le bus BI du bus B2 lorsque les cartes 100 et 150 sont connectées. Dans une variante de réalisation, cette position permet de relier les liaisons du bus de communication B2 à une charge pour permettre une adaptation en impédance des liaisons du bus de communication B2.
Selon l'invention, une liaison supplémentaire 55 relie les cartes 100 et 150. L'entrée du Buffer 20 est reliée par cette liaison à une résistance RI de l'ordre de 10 Kilo Ohms. La résistance RI est disposée sur la carte mère 100 et est reliée à la masse de la carte mère 150.
Un Buffer inverseur 15 est aussi relié à cette liaison supplémentaire et commande un interrupteur 12 de la carte mère 150.
L'interrupteur 12 relie ou non la sortie du dernier composant électronique Cn à la liaison TDOI du bus B1 de la carte mère 150.
Lorsque les deux cartes 100, 150 sont reliées ensembles sans qu'un dispositif de contrôle de composants électroniques ne soit connecté au connecteur CN2, le potentiel en entrée des Buffers 20 et 15 est de l'ordre de VCC. La sortie du Buffer 20 est alors sensiblement égale à VCC, les interrupteurs 10a à 10e sont alors dans la première position. La sortie du Buffer 15 est sensiblement égale à un potentiel nul, l'interrupteur 12 est alors dans une position qui isole la sortie du composant Cn de la liaison TDO 1. Dans cette configuration, les bus B1 et B2 sont reliés, les chaînes CHI et CH2 ne forment plus qu'une unique chaîne et la sortie du composant Cm est reliée à la liaison TDO1. Il est alors possible, en connectant un dispositif de contrôle de composants électroniques au connecteur CN1 de pouvoir tester ou programmer chacun des composants des chaînes CH 1 et CH2 puisque que la sortie du composant Cn est reliée au composant Cn+l.
La Fig. 2 représente la configuration d'un système électronique comprenant une première et une deuxième cartes électroniques équipées chacune d'un bus de 5 communication lorsque la première carte électronique est reliée à un dispositif de contrôle des composants électroniques et à la seconde carte électronique.
La Fig. 2 représente une configuration inverse à celle de la Fig. 1.
Dans la configuration de la Fig. 2, les deux cartes 100 et 150 sont reliées ensemble et un dispositif de contrôle de composants électroniques 50 est connecté au 10 connecteur CN2. Le potentiel en entrée des Buffer 20 et 15 est nul.
La sortie du Buffer 20 est alors sensiblement égale à un potentiel nul, les interrupteurs 10a à 10e sont alors dans la seconde position, les bus BI et B2 sont isolés. La sortie du Buffer 15 est alors sensiblement égale à un potentiel de l'ordre de VCC, l'interrupteur 12 est alors dans une position qui relie la sortie du composant Cn à la liaison TDOI. Dans cette configuration, les bus BI et B2 sont isolés. Il est alors possible, en connectant un dispositif de contrôle de composants électroniques au connecteur CN1, de pouvoir tester ou programmer chacun des composants de la chaîne CH 1. Il est aussi possible de connecter en même temps un dispositif de contrôle de composants électroniques 50 au connecteur CN2 et de pouvoir tester ou programmer chacun des composants de la chaîne CH2.
Il est à remarquer ici que, lorsque les deux cartes 100 et 150 ne sont pas reliées, le potentiel en entrée du Buffer 15 est nul de par la connexion de la résistance R1 à la masse de la carte mère. La sortie du Buffer 15 est alors sensiblement égale à un potentiel de l'ordre de VCC, l'interrupteur 12 est alors dans une position qui relie la sortie du composant Cn à la liaison TDO1. Dans cette configuration, il est alors possible, en connectant un dispositif de contrôle de composants électroniques au connecteur CN1 de pouvoir tester ou programmer chacun des composants de la chaîne CHI La Fig. 3 représente le système électronique selon la présente invention lorsque 30 la seconde carte électronique est une carte de fond de panier sur laquelle au moins une première carte électronique est reliée.
Dans le système électronique de la Fig. 3, deux cartes électroniques filles 300a et 300b sont connectées à une carte de fond de panier 350.
Les cartes filles 300a et 300a sont identiques à la carte fille 100 représentée dans les Figs. 1 et 2, elles ne seront pas plus décrites.
Dans la Fig. 3, deux cartes filles 300a et 300b sont représentées. En réalité, un nombre plus important de cartes filles 300 peut être connecté à la carte de fond de 5 panier 350.
La carte mère 350 comprend un bus de communication JTAG B3 comprenant les liaisons TMS3, TCK3, TDI3, TRST3 et TDO3.
Les liaisons TMS3, TCK3, TDI3, TRST3 et TDO3 sont des liaisons conformes au standard IEEE 1149.1 précédemment décrit.
La liaison TDI3 est reliée à la liaison TDI2a de la carte fille 300a, la liaison TRST3 est reliée à la liaison TRST2a de la carte fille 300a, la liaison TCK3 est reliée à la liaison TCK2a de la carte fille 300a, la liaison TMS3 est reliée à la liaison TMS2a de la carte fille 300a et la liaison TDO2a de la carte fille 300a est reliée à la liaison TDI3.
La liaison TDI3 est reliée à la liaison TDI2b de la carte fille 300b, la liaison TRST3 est reliée à la liaison TRST2b de la carte fille 300b, la liaison TCK3 est reliée à la liaison TCK2b de la carte fille 300b, la liaison TMS3 est reliée à la liaison TMS2b de la carte fille 300b et la liaison TDO2b de la carte fille 300b est reliée à la liaison TDI3.
Un connecteur noté CN32 permet de connecter à la carte de fond de panier 350 une sonde de test ou de programmation conforme au standard IEEE 1149.1.
La carte de fond de panier 350 comporte, pour chaque carte fille 300 susceptible d'être connectée à la carte de fond de panier 350, un interrupteur 32 et des moyens de commande 355 dudit interrupteur à partir d'un signal CMD2 transmis par la carte fille 300.
Si un dispositif de contrôle de composants électroniques est connecté à une carte fille 300, par exemple la carte fille 300b, le signal CMD2 est de valeur nulle. Les moyens de commande 355b commandent la fermeture de l'interrupteur 32b.
Si un dispositif de contrôle de composants électroniques n'est pas connecté à une carte fille 300, par exemple la carte fille 300a, le signal CMD2 est de valeur sensiblement égale à VCC. Les moyens de commande 355b commandent l'ouverture de l'interrupteur 32.
Les moyens de commande 355 selon explicités plus en détail en regard de la Fig. 4.
La carte de fond de panier 350 comporte une liaison L350 qui relie les liaisons TDI3 et TDO3. La liaison L350 est placée à l'opposé du connecteur CN32 et après tous les interrupteurs 32.
Selon notre exemple, si un dispositif de contrôle de composants électroniques est connecté au connecteur CN32, il est possible de tester ou programmer chacun des composants de la chaîne de composants électroniques de la carte fille 300a connectée à la carte de fond de panier 350 et de tester ou de programmer en parallèle par un tiers, à l'aide d'un dispositif de contrôle de composants électroniques connecté à la carte fille 300b, les composants électroniques de la carte fille 300b.
La Fig. 4 représente les moyens de commande des interrupteurs de la carte de fond de panier.
La Fig. 4 représente les moyens de commande 355a. Les autres moyens de commande 355 des interrupteurs de la carte de fond de panier 350 sont identiques aux moyens de commande 355a, ils ne seront pas plus décrits.
Les moyens de commande 355a comprennent une résistance R3a et un amplificateur inverseur ou Buffer inverseur 35a. Un pôle de la résistance R3a est relié à la masse de la carte de fond de
panier 350, l'autre est relié par une liaison CMD2a à la carte fille 300a et à l'entrée du Buffer inverseur 35a.
La sortie du Buffer inverseur 35a commande l'interrupteur 32a.
Lorsque la carte de fond de panier 350 n'est pas reliée à la carte fille 300a, le potentiel en entrée du Buffer inverseur 35 est sensiblement égal à la masse. La sortie du Buffer inverseur 35 est alors proche de VCC et provoque la fermeture de l'interrupteur 32a. La fermeture de l'interrupteur 32a permet la continuité de la liaison TDI3 et donc autorise le test ou la programmation d'une autre carte fille 300 reliée à la carte de fond de panier 350.
Lorsque la carte fille 300a est reliée à un dispositif de commande de composants électroniques par l'intermédiaire du connecteur CN2 de la Fig. 1 et à la carte de fond de panier 350, le potentiel en entrée du Buffer inverseur 35 est sensiblement égal à la masse. La sortie du Buffer inverseur 35 est alors proche de VCC et provoque la fermeture de l'interrupteur 32a. La fermeture de l'interrupteur 32a permet d'assurer la continuité de la liaison TDI3 et donc autorise le test ou la programmation d'une autre carte fille 300 reliée à la carte de fond de panier 350 à l'aide d'un autre dispositif de commande de composants électroniques. Il est à remarquer ici que, comme cela a été précédemment décrit en regard de la Fig. 2, les liaisons du bus B3 et du bus de la carte fille 300a sont aussi isolées. Il n'existe donc pas de conflit possible entre les données issues du dispositif de commande de composants électroniques relié au connecteur CN32 et les données issues de la liaison TDO2a.
Lorsque la carte fille 300a n'est pas reliée à un dispositif de commande de composants électroniques par l'intermédiaire du connecteur CN2 de la Fig. 1 et est reliée à la carte de fond de panier 350, le potentiel en entrée du Buffer inverseur 35 est sensiblement égal à la VCC. Le potentiel VCC est défini par le pont diviseur de tension constitué de la résistance R3 et de la résistance R2 située sur la carte fille 300a comme cela a été précédemment décrit en regard de la Fig. 1. La sortie du Buffer inverseur 35 est alors proche de la masse et provoque l'ouverture de l'interrupteur 32a. L'ouverture de l'interrupteur 32a permet de s'assurer qu'aucun conflit ne risque d'apparaître entre les données issues d'un dispositif de commande de composants électroniques relié au connecteur CN32 et des données issues de la liaison TDO2a.
Les données TDO2a sont alors présentes sur la liaison TDI3 et peuvent ainsi être transférées à une liaison TDI2 d'une autre carte fille 300.
Les composants électroniques compris dans la carte fille 300a peuvent ainsi être testés ou programmés à l'aide d'un dispositif de commande de composants électroniques relié au connecteur CN32.
Bien entendu, la présente invention n'est nullement limitée aux modes de réalisation décrits ici, mais englobe, bien au contraire, toute variante à la portée de l'homme du métier.

Claims (1)

14 REVENDICATIONS
1) Système électronique comprenant une première carte électronique (100, 300) équipée d'un bus de communication (B2), le bus de communication permettant l'accès à une chaîne de composants électroniques (CH2) en cascade et étant accessible par des premiers et des seconds moyens de connexion, les premiers moyens de connexion (CN3) permettant la connexion de la première carte électronique à une seconde carte électronique (150, 350) du système électronique comportant un même bus de communication (B1, B3), les seconds moyens de connexion permettant la connexion de la première carte électronique (100, 300) à un dispositif de contrôle des composants électroniques (50) de la chaîne de composants électroniques (CH2), caractérisé en ce que la première carte électronique (100, 300) comporte des moyens (10, 20, R2) pour isoler le bus de communication (B2) de la première carte électronique (100, 300) des premiers moyens de connexion (CN3) lorsque le dispositif de contrôle (50) est relié au bus de communication et des moyens de transfert (55) d'un signal (CMD2) de commande vers la seconde carte électronique (150, 350).
2) Système électronique selon la revendication 1, caractérisé en ce que le signal de commande (CMD2) est à un premier potentiel prédéterminé provenant du dispositif de contrôle et commande les moyens d'isolement (10) pour isoler chaque liaison du bus du communication de la première carte électronique des premiers moyens de connexion et en ce que les moyens d'isolement sont des commutateurs (10a à 10e).
3) Système électronique selon la revendication 2, caractérisé en ce que la première carte électronique (100, 300) comporte en outre des moyens de mise du signal de commande à un second potentiel prédéterminé (R2) différent du premier potentiel prédéterminé lorsque le dispositif de contrôle (50) n'est pas relié au bus de communication de la première carte électronique et en ce que le second potentiel prédéterminé commande les commutateurs (l0a à 10e) pour relier chaque liaison (TMS2, TCK2, TDI2, TRST2, TDO2) du bus du communication (B2) aux premiers moyens de connexion (CN3) pour relier les liaisons du bus de communication de la première carte électronique aux liaisons (TMS1, TCK1, TDI1, TRSTI, TDO1) du bus de communication (B1) de la seconde carte électronique (150).
4) Système électronique selon la revendication 3, caractérisé en ce que la seconde carte électronique (150) comporte une chaîne de composants électroniques (CH 1), chaque bus de communication (B 1, B2) de chaque carte électronique comporte une première liaison (TDI1, TDI2) pour transférer des données vers le premier composant de la chaîne de composants électroniques de la carte électronique et une seconde liaison (TDOI,TDO2) pour recevoir des données du dernier composant de la chaîne de composants électroniques de la carte électronique, en ce que le signal de commande transféré vers l'autre carte électronique commande, lorsqu'il est au premier potentiel prédéterminé, la connexion (12) de la première (TDI1) et la seconde liaison (TDI2) du bus de communication de la seconde carte électronique (150).
5) Système électronique selon la revendication 4, caractérisé en ce que le signal de commande transféré vers la seconde carte électronique commande, lorsqu'il est au second potentiel prédéterminé, l'isolement de la première (TDI1) et de la seconde (TDI2) liaisons du bus de communication (B 1) de la seconde carte électronique (CN1).
6) Système électronique selon la revendication 3, caractérisé en ce que le système comporte une pluralité de premières cartes électroniques (300a, 300b), chaque première carte électronique étant reliée à la seconde carte électronique (350), le bus de communication (B3) de la seconde carte électronique comporte une liaison (TDI3) pour transférer des données vers le premier composant de chaque chaîne de composants électroniques de chaque première carte électronique (300a, 300b) et en ce que chaque signal de commande (CMD2a, CMD2b) transféré d'une première carte électronique vers la seconde carte électronique commande, lorsqu'il est au premier potentiel prédéterminé, la connexion de la liaison (32a) pour transférer des données vers le premier composant de la chaîne de composants électroniques de la première carte électronique transférant le signal avec la liaison pour transférer des données vers le premier composant de la chaîne de composants électroniques d'une autre première carte électronique.
7) Système électronique selon la revendication 6, caractérisé en ce que chaque signal de commande transféré d'une première carte électronique (300a, 300b) vers la seconde carte électronique commande, lorsqu'il est au second potentiel prédéterminé, l'isolement de la liaison pour transférer des données vers le premier composant de la chaîne de composants électroniques de la première carte électronique transférant le signal avec la liaison pour transférer des données vers le premier composant de la chaîne de composants électroniques d'une autre première carte électronique.
8) Système électronique selon l'une quelconque des revendications précédentes, caractérisé en ce que le bus de communication est un bus conforme au standard IEEE 1149.1.
FR0505512A 2005-05-31 2005-05-31 Systeme electronique comprenant une premiere et une deuxieme cartes electroniques chacune d'un bus de communication Withdrawn FR2879297A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR0505512A FR2879297A1 (fr) 2005-05-31 2005-05-31 Systeme electronique comprenant une premiere et une deuxieme cartes electroniques chacune d'un bus de communication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0505512A FR2879297A1 (fr) 2005-05-31 2005-05-31 Systeme electronique comprenant une premiere et une deuxieme cartes electroniques chacune d'un bus de communication

Publications (1)

Publication Number Publication Date
FR2879297A1 true FR2879297A1 (fr) 2006-06-16

Family

ID=35539057

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0505512A Withdrawn FR2879297A1 (fr) 2005-05-31 2005-05-31 Systeme electronique comprenant une premiere et une deuxieme cartes electroniques chacune d'un bus de communication

Country Status (1)

Country Link
FR (1) FR2879297A1 (fr)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002365337A (ja) * 2001-06-07 2002-12-18 Sony Corp テスト回路およびデジタル回路
WO2004079382A1 (fr) * 2003-03-04 2004-09-16 Koninklijke Philips Electronics N.V. Detection et acheminement automatique de signaux d'essai
US6882176B1 (en) * 1996-03-29 2005-04-19 Altera Corporation High-performance programmable logic architecture

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6882176B1 (en) * 1996-03-29 2005-04-19 Altera Corporation High-performance programmable logic architecture
JP2002365337A (ja) * 2001-06-07 2002-12-18 Sony Corp テスト回路およびデジタル回路
WO2004079382A1 (fr) * 2003-03-04 2004-09-16 Koninklijke Philips Electronics N.V. Detection et acheminement automatique de signaux d'essai

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 2003, no. 04 2 April 2003 (2003-04-02) *

Similar Documents

Publication Publication Date Title
FR2492107A1 (fr) Dispositif d'essai de pastille d'integration poussee, forme sur la meme pastille
FR2587124A1 (fr) Procede pour tester des supports portant plusieurs circuits integres a fonctionnement numerique, support pourvu de tels circuits, circuit integre propre a etre monte sur un tel support et dispositif de test pour tester de tels supports
US7990163B2 (en) Systems and methods for defect testing of externally accessible integrated circuit interconnects
EP0104293A1 (fr) Dispositif pour le chargement et la lecture de différentes chaînes de bascules dans un système de traitement de données
KR20150073199A (ko) 온 칩 지연 발생을 활용하는 디바이스들에 대한 입/출력 지연 검사
EP0490738B1 (fr) Circuit intégré avec contrÔleur de test périphérique
CN109196481B (zh) 集成电路及其操作方法
EP0823089B1 (fr) Procede et equipement de test automatique en parallele de composants electroniques
JP2002340987A (ja) 集積回路のパッドレシーバの試験を容易にする為のシステム及び方法
FR2879297A1 (fr) Systeme electronique comprenant une premiere et une deuxieme cartes electroniques chacune d'un bus de communication
EP1159628B1 (fr) Procede de test de circuits integres avec acces a des points de memorisation du circuit
FR2675921A1 (fr) Procede et dispositif de test d'une carte d'un systeme informatique.
EP1810044B1 (fr) Agencement d'essai d'interconnexions de circuits et demarche associee
JP2003066125A (ja) 集積回路、並びに、集積回路を試験するための方法
EP1688753B1 (fr) Sécurisation du mode de test d'un circuit intégré
EP1560032B1 (fr) Procédé de sécurisation du mode de test d'un circuit intégré par détection d'intrusion
EP0762285A1 (fr) Système électronique testable
EP3073280B1 (fr) Testeur de circuits intégrés sur une galette de silicium et circuit intégré
FR2611052A1 (fr) Dispositif de test de circuit electrique et circuit comportant ledit dispositif
FR2751082A1 (fr) Dispositif de commutation notamment de systeme sous test
FR2766275A1 (fr) Circuit de validation de modeles de simulation
FR2666902A1 (fr) Circuit integre avec registre de test peripherique.
EP0823088A1 (fr) Procede et equipement de test automatique en parallele de composants electroniques
FR2885417A1 (fr) Circuit integre comportant un mode de test securise par detection de l'etat chaine des cellules configurables du circuit integre
EP0594478A1 (fr) Circuit intégré à la demande à microprocesseur incorporant des moyens pour le test

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20070131