FR2868206A1 - Transistor bipolaire a base extrinseque monocristalline isolee du collecteur - Google Patents
Transistor bipolaire a base extrinseque monocristalline isolee du collecteur Download PDFInfo
- Publication number
- FR2868206A1 FR2868206A1 FR0450609A FR0450609A FR2868206A1 FR 2868206 A1 FR2868206 A1 FR 2868206A1 FR 0450609 A FR0450609 A FR 0450609A FR 0450609 A FR0450609 A FR 0450609A FR 2868206 A1 FR2868206 A1 FR 2868206A1
- Authority
- FR
- France
- Prior art keywords
- layer
- substrate
- monocrystalline
- silicon
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000004065 semiconductor Substances 0.000 claims abstract description 35
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 12
- 239000012212 insulator Substances 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 16
- 238000002955 isolation Methods 0.000 claims description 11
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 10
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- 229910052732 germanium Inorganic materials 0.000 description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
- H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42304—Base electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
Abstract
L'invention concerne un transistor bipolaire réalisé dans un substrat semiconducteur (20) d'un premier type de conductivité, comportant, directement sur le substrat, une région semiconductrice monocristalline (34) dopée d'un second type de conductivité délimitée par un isolant (30) et immédiatement sous-jacente à une couche semiconductrice monocristalline (26) dopée du second type de conductivité constituant la base extrinsèque du transistor, ladite base extrinsèque monocristalline s'étendant également sur ledit isolant, un émetteur (19) du transistor étant formé sur ladite région semiconductrice monocristalline et étant isolé de ladite base extrinsèque monocristalline.
Description
TRANSISTOR BIPOLAIRE Â BASE EXTRINSÈQUE MONOCRISTALLINE
ISOLÉE DU COLLECTEUR La présente invention concerne la formation et une structure d'un transistor bipolaire. Plus particulièrement, la présente invention concerne la formation de la base extrinsèque d'un tel transistor.
Les figures lA à 1D illustrent, par des vues en coupe partielles et schématiques, différentes étapes d'un procédé de fabrication d'un transistor bipolaire de circuit intégré.
Comme l'illustre la figure 1A, le procédé couuuence par la formation successive, sur un substrat de silicium monocris- tallin 1 faiblement dopé de type N, d'une couche d'oxyde de silicium 3, d'une couche de silicium polycristallin 5 fortement dopé de type P et d'une couche de nitrure de silicium 7.
Ensuite, comme l'illustre la figure 1E, on ouvre une fenêtre 9 dans les couches de nitrure 7 et de silicium polycris- tallin 5 de façon à découvrir partiellement la couche d'oxyde 3. On forme sur la paroi verticale de la fenêtre 9 un espaceur 11 de nitrure de silicium.
Aux étapes suivantes illustrées en figure 1C, on ouvre la couche d'oxyde 3 depuis le fond de la fenêtre 9 de façon à découvrir le substrat 1. On grave la couche 3 de façon que l'évidement formé s'étende depuis la fenêtre 9 jusque sous la couche 5. On procède ensuite à une croissance épitaxiale sélective d'un matériau semiconducteur 13, de silicium ou de silicium germanium, fortement dopé de type P. La croissance du matériau 13 s'effectue sélectivement sur les portions de silicium exposées. On forme ainsi une région centrale monocristalline 131 sur la surface supérieure du substrat 1 et une région latérale polycristalline 132 sous la couche de silicium polycristallin 5.
Comme l'illustre la figure 1D, le procédé se poursuit par la formation d'un espaceur en L 15 sur la paroi et le fond de la fenêtre 9. On dépose une couche de silicium 19 fortement dopé de type N de façon à remplir la fenêtre 9. On grave les couches de silicium 19 et de nitrure 7 de façon à ne les laisser en place qu'à proximité de la fenêtre 9. On découvre ainsi la couche de silicium polycristallin 5.
Le procédé se poursuit ensuite par des étapes non représentées, notamment de siliciuration des surfaces de silicium 5 et 19 et de formation de métallisations solidaires de ces surfaces.
On a ainsi formé un transistor bipolaire dont le 20 collecteur est le substrat 1, la base la région 13 et l'émetteur la couche 19.
Un inconvénient d'un tel procédé réside dans la croissance épitaxiale de la base 13 décrite en relation avec la figure 1C. En effet, la région 13 comporte des régions 131 et 132 de réseaux cristallins distincts. La région de base extrinsèque 132, polycristalline, affecte désavantageusement les performances électriques nominales recherchées pour le transistor final. Son effet est d'autant plus important que la région de base 13 est fine et la jonction base- émetteur petite.
La présente invention vise par conséquent à proposer une nouvelle structure de transistor bipolaire qui présente des performances électriques améliorées.
La présente invention vise à proposer un tel transistor dont la région de base présente un seul réseau cristallin.
La présente invention vise également à proposer un procédé de réalisation d'un tel transistor.
La présente invention vise à proposer un tel procédé qui pallie les inconvénients des procédés connus.
Pour atteindre ces objets, la présente invention prévoit un transistor bipolaire réalisé dans un substrat semi-conducteur d'un premier type de conductivité, comportant, directement sur le substrat, une région semiconductrice monocristalline dopée d'un second type de conductivité délimitée par un isolant et immédiatement sous-jacente à une couche semiconductrice monocristalline dopée du second type de conductivité constituant la base extrinsèque du transistor, ladite base extrinsèque monocristalline s'étendant également sur ledit isolant, un émetteur du transistor étant formé sur ladite région semiconductrice monocristalline et étant isolé de ladite base extrinsèque monocristalline.
La présente invention prévoit aussi un procédé de formation d'un transistor bipolaire dans un substrat semiconducteur monocristallin, comportant la formation sur le substrat d'une couche semiconductrice monocristalline isolée du substrat.
Selon un mode de réalisation de la présente invention, la formation de la couche semiconductrice monocristalline isolée du substrat sous-jacent comprend les étapes suivantes: former sélectivement sur une région du substrat délimitée par des zones d'isolement de champ une couche monocristalline de silicium-germanium; former sur les zones d'isolement et sur la couche de silicium-germanium une bande semiconductrice monocristalline dopée d'un type de conductivité donné, ladite bande ne 30 s'étendant que sur une partie de ladite couche; éliminer ladite couche, d'où il résulte que la surface supérieure du substrat est découverte, un évidement séparant la bande du substrat; et déposer une couche isolante de façon à remplir ledit évidement.
2868206 4 Selon un mode de réalisation de la présente invention, la formation de la bande comporte les étapes suivantes: déposer une couche semiconductrice sur la couche mono-cristalline de silicium-germanium et sur les zones d'isolement; et graver sélectivement la couche semiconductrice de façon à ne la laisser en place que sous la forme d'une bande passant à l'aplomb d'une partie de la région du substrat délimitée par des zones d'isolement de champ et s'appuyant de part et d'autre de ladite région sur lesdites zones.
Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles: les figures lA à 1D illustrent, en vue en coupe partielle et schématique, différentes étapes d'un procédé connu de formation d'un transistor bipolaire; les figures 2A à 2D illustrent, en vue en coupe 20 partielle et schématique, différentes étapes de formation d'un transistor bipolaire selon la présente invention; la figure 3 est une vue de dessus de la structure de la figure 2B; et les figures 4A et 4B sont des vues en coupe partielles 25 et schématiques d'un transistor bipolaire selon la présente invention à différentes étapes de sa formation.
Par souci de clarté, les mêmes éléments ont été désignés par les mêmes références aux différentes figures. De plus, comme cela est habituel dans la représentation des circuits intégrés, les diverses figures ne sont pas tracées à l'échelle.
Comme l'illustre la figure 2A, un substrat de silicium monocristallin 20 faiblement dopé de type N comporte au moins une zone active définie en face avant par des zones d'isolement de champ 22. Les zones 22 sont, par exemple, du type tranchée isolante (STI). On procède à une épitaxie sélective sur les 2868206 5 seules surfaces de silicium du substrat 20 d'une couche semi-conductrice monocristalline hétéroatomique de siliciumgermanium 24. La couche 24 n'est pas formée sur les zones isolantes 22. La proportion de germanium dans la couche 24 est choisie de la façon décrite ultérieurement. Ensuite, on procède à un dépôt non sélectif d'une couche de silicium 26 très fortement dopée de type P. La couche 26 est monocristalline sur la couche 24 et est polycristalline sur les zones d'isolement 22.
Comme l'illustre la figure 2B, on grave la couche 26 de façon à ne la laisser en place que sous la forme d'une bande, comme l'illustre également la vue de dessus de la figure 3 dont la figure 2B est une coupe selon le plan I-I.
Couune l'illustre la figure 2C, on retire ensuite sélectivement la seule couche de silicium-germanium 24. Comme on le comprend mieux en se référant à la figure 3, la couche 26 demeure en place en appui sur les zones d'isolement 22. La couche 26 est séparée du substrat 20 par un évidement 28.
Aux étapes suivantes, illustrées en figure 2D, on dépose une couche d'oxyde de silicium 30 de façon à remplir l'évidement 28 de la figure 2C. La couche 30 recouvre la bande 26. On a ainsi obtenu une couche semiconductrice monocristalline 26 isolée d'un substrat semiconducteur monocristallin 20.
La suite du procédé est décrite en relation avec les figures 4A et 4B qui sont des vues en coupe partielles et schématiques d'un transistor bipolaire à des étapes de formation ultérieures à celle de la figure 2D.
Comme l'illustre la figure 4A, on procède à une gravure anisotrope de la couche d'oxyde de silicium 30 de façon à la retirer des surfaces planes de la couche 26. On dépose ensuite une couche 32 de nitrure de silicium. On retrouve alors entre les plans BB' une structure similaire à celle de la figure lA si ce n'est que la couche semiconductrice intermédiaire 26 est une couche monocristalline dont l'orientation est cohérente avec celle du substrat 20.
Le procédé se poursuit de façon similaire à ce qui a été décrit précédemment en relation avec les figures 1C et 1D pour obtenir la structure illustrée en figure 4B dans laquelle une région de base 34 de type P est interposée entre un substrat/collecteur 20 de type N et une couche semiconductrice d'émetteur 36 fortement dopée de type N. Le procédé selon la présente invention permet avantageusement d'obtenir une région de base 34 totalement monocristalline. En effet, lors de la croissance épitaxiale de la région 34, les surfaces de silicium découvertes du substrat 20 et des parties inférieures de la couche 26 sont monocristallines. Les performances électriques du transistor selon la présente invention sont par conséquent améliorées par rapport au transistor obtenu par le procédé illustré en figures lA à 1D.
D'autre part, le procédé selon l'invention permet avantageusement d'obtenir une base extrinsèque 26 monocristalline. Les performances électriques d'un transistor ayant une telle base extrinsèque sont meilleures que celles d'un transistor classique dont la base extrinsèque (132-5, figure 1D) est en silicium polycristallin. En particulier, la résistance d'accès du transistor est réduite.
A titre d'exemple, selon un mode de réalisation de la présente invention, la nature et les épaisseurs des diverses couches sont les suivantes: substrat 20: silicium monocristallin dopé au phosphore à 1017-1018 at/cm3; première couche semiconductrice 24: couche de silicium germanium de 10 à 100 nm, de préférence de 30 à 70 nm, par exemple de 50 nm, comprenant une proportion de germanium propre à assurer la sélectivité de gravure vis à vis du substrat sous-jacent 20 et de la couche supérieure 26, par exemple de l'ordre de 20 à 25; couche semiconductrice 26: couche de silicium dopée au bore à 1020-1021 at/cm3, d'une épaisseur de l'ordre de 50 à 35 100 nm; couche 30: oxyde de silicium d'une épaisseur comprise entre 10 et 100 nm, par exemple 50 nm; couche 32: nitrure de silicium, d'une épaisseur comprise entre 10 et 100 nm, par exemple 50 nm; fenêtre d'émetteur: ouverture comprise entre 200 et 1000 nm en fonction de la filière technologique utilisée, formée de préférence par une gravure sèche; espaceur 11: réalisé par le dépôt puis la gravure anisotrope d'une couche de nitrure de silicium de l'ordre de 10 10 à 50 nm, par exemple de 30 nm; retrait de la couche 30 depuis le fond de la fenêtre d'émetteur: effectué au moyen d'une gravure humide sélective de façon à obtenir un retrait au-delà de la fenêtre de l'ordre de 50 à 150 nm, par exemple de 100 nm; ce retrait garantit le contact de la région de base 34 avec le contact de base 26 au-delà de l'espaceur 11; espaceur en L 15: constitué d'une sous-couche d'oxyde de silicium d'une épaisseur de 5 à 10 nm, par exemple de 8 nm, et d'une couche externe de nitrure de silicium de 10 à 30 nm, par exemple de 20 nm; et l'émetteur: constitué par le dépôt d'une couche de silicium 19 fortement dopé de type N, 1020-1021 at/cm3 d'arsenic, d'une épaisseur de 50 à 150 nm, par exemple 150 nm.
Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, on a décrit précédemment l'invention appliquée à la réalisation d'un transistor bipolaire de type NPN. Toutefois, l'homme de l'art comprendra que la présente invention s'applique également à la formation de transistors bipolaires de type PNP.
Par ailleurs, l'homme de l'art saura apporter toutes modifications de dimensions et de dopage des divers éléments (fenêtre 28, espaceur 30, couches 24 et 26, ...) en fonction des performances électriques recherchées. De plus, l'homme de l'art adaptera le matériau semiconducteur monocristallin constituant 2868206 8 la couche 26 à des performances recherchées. Par exemple, la couche semiconductrice 24 peut être une couche de silicium-germanium comportant une proportion importante de germanium et la couche 26 une couche de silicium germanium comportant une proportion de germanium moindre. De cette façon, on conserve la condition de gravure sélective de la couche 24 par rapport à la couche superposée 26 tout en assurant de meilleures performances électriques à la base extrinsèque 26.
L'homme de l'art comprendra également qu'il n'est pas indispensable de retirer la couche supérieure d'oxyde de silicium 30 avant le dépôt de la couche de nitrure de silicium 32. Lors du retrait ultérieur de la couche 30 au fond de la fenêtre d'émetteur, la couche supérieure 32 et l'espaceur 11 empêche une gravure parasite de la couche 30 en-dehors de la fenêtre.
On notera que par substrat 20 on a désigné autant une tranche de silicium uniformément dopée que des zones épitaxiées et/ou spécifiquement dopée par diffusion/implantation formée sur ou dans un substrat massif.
Claims (4)
1. Transistor bipolaire réalisé dans un substrat semi-conducteur (20) d'un premier type de conductivité, caractérisé en ce qu'il comporte, directement sur le substrat, une région semiconductrice monocristalline (34) dopée d'un second type de conductivité délimitée par un isolant (30) et immédiatement sous-jacente à une couche semiconductrice monocristalline (26) dopée du second type de conductivité constituant la base extrinsèque du transistor, ladite base extrinsèque monocristalline s'étendant également sur ledit isolant, un émetteur (19) du transistor étant formé sur ladite région semiconductrice mono-cristalline et étant isolé de ladite base extrinsèque monocristalline.
2. Procédé de formation d'un transistor bipolaire dans un substrat semiconducteur monocristallin (20), caractérisé en ce qu'il comporte la formation sur le substrat d'une couche semiconductrice monocristalline (26) isolée du substrat.
3. Procédé selon la revendication 2, dans lequel la formation de la couche semiconductrice monocristalline (26) isolée du substrat (20) sous- jacent comprend les étapes suivantes: former sélectivement sur une région du substrat délimitée par des zones d'isolement de champ une couche monocristalline de silicium-germanium (24) ; former sur les zones d'isolement et sur la couche de silicium-germanium une bande semiconductrice monocristalline 25 (26) dopée d'un type de conductivité donné, ladite bande ne s'étendant que sur une partie de ladite couche; éliminer ladite couche, d'où il résulte que la surface supérieure du substrat est découverte, un évidement (28) séparant la bande du substrat; et déposer une couche isolante (30) de façon à remplir ledit évidement.
4. Procédé selon la revendication 3, dans lequel la formation de la bande (26) comporte les étapes suivantes: déposer une couche semiconductrice sur la couche mono-cristalline de silicium-germanium (24) et sur les zones d'isolement (22) ; et graver sélectivement la couche semiconductrice de façon à ne la laisser en place que sous la forme d'une bande passant à l'aplomb d'une partie de la région du substrat délimitée par des zones d'isolement de champ et s'appuyant de part et d'autre de ladite région sur lesdites zones.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0450609A FR2868206A1 (fr) | 2004-03-29 | 2004-03-29 | Transistor bipolaire a base extrinseque monocristalline isolee du collecteur |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0450609A FR2868206A1 (fr) | 2004-03-29 | 2004-03-29 | Transistor bipolaire a base extrinseque monocristalline isolee du collecteur |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2868206A1 true FR2868206A1 (fr) | 2005-09-30 |
Family
ID=34944570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0450609A Withdrawn FR2868206A1 (fr) | 2004-03-29 | 2004-03-29 | Transistor bipolaire a base extrinseque monocristalline isolee du collecteur |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2868206A1 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9029229B2 (en) | 2013-05-29 | 2015-05-12 | International Business Machines Corporation | Semiconductor device and method of forming the device by forming monocrystalline semiconductor layers on a dielectric layer over isolation regions |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5599723A (en) * | 1993-12-22 | 1997-02-04 | Nec Corporation | Method for manufacturing bipolar transistor having reduced base-collector parasitic capacitance |
| US6555482B2 (en) * | 2000-03-27 | 2003-04-29 | Stmicroelectronics S.A. | Process for fabricating a MOS transistor having two gates, one of which is buried and corresponding transistor |
| WO2003049192A1 (fr) * | 2001-12-04 | 2003-06-12 | Infineon Technologies Ag | Transistor bipolaire et procédé de fabrication associé |
| US6699741B1 (en) * | 2002-08-16 | 2004-03-02 | National Semiconductor Corporation | Single poly bipolar transistor and method that uses a selectively epitaxially grown highly-boron-doped silicon layer as a diffusion source for an extrinsic base region |
-
2004
- 2004-03-29 FR FR0450609A patent/FR2868206A1/fr not_active Withdrawn
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5599723A (en) * | 1993-12-22 | 1997-02-04 | Nec Corporation | Method for manufacturing bipolar transistor having reduced base-collector parasitic capacitance |
| US6555482B2 (en) * | 2000-03-27 | 2003-04-29 | Stmicroelectronics S.A. | Process for fabricating a MOS transistor having two gates, one of which is buried and corresponding transistor |
| WO2003049192A1 (fr) * | 2001-12-04 | 2003-06-12 | Infineon Technologies Ag | Transistor bipolaire et procédé de fabrication associé |
| US6699741B1 (en) * | 2002-08-16 | 2004-03-02 | National Semiconductor Corporation | Single poly bipolar transistor and method that uses a selectively epitaxially grown highly-boron-doped silicon layer as a diffusion source for an extrinsic base region |
Non-Patent Citations (1)
| Title |
|---|
| MEISTER T F ET AL: "SiGe base bipolar technology with 74 GHz fmax and 11 ps gate delay", ELECTRON DEVICES MEETING, 1995., INTERNATIONAL WASHINGTON, DC, USA 10-13 DEC. 1995, NEW YORK, NY, USA,IEEE, US, 10 December 1995 (1995-12-10), pages 739 - 742, XP010161097, ISBN: 0-7803-2700-4 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9029229B2 (en) | 2013-05-29 | 2015-05-12 | International Business Machines Corporation | Semiconductor device and method of forming the device by forming monocrystalline semiconductor layers on a dielectric layer over isolation regions |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6346453B1 (en) | Method of producing a SI-GE base heterojunction bipolar device | |
| EP0962967B1 (fr) | Procédé de dopage sélectif du collecteur intrinsèque d'un transistor bipolaire vertical à base épitaxiée | |
| FR3047838A1 (fr) | Transistor bipolaire et son procede de fabrication | |
| EP3273483B1 (fr) | Procédé de fabrication d'un transistor bipolaire de type pnp en parallèle de la fabrication d'un transistor bipolaire de type npn et de transistors mos à canal n et à canal p | |
| EP0962985A1 (fr) | Transistor bipolaire vertical comportant une base extrinsèque de rugosité réduite, et procédé de fabrication | |
| EP0962966A1 (fr) | Transistor bipolaire vertical à faible bruit et procédé de fabrication correspondant | |
| FR2778022A1 (fr) | Transistor bibolaire vertical, en particulier a base a heterojonction sige, et procede de fabrication | |
| JPH1187364A (ja) | 垂直構造の高キャリア移動度トランジスタおよびその製造方法 | |
| FR2999799A1 (fr) | Transistor bipolaire a heterojonction | |
| EP1061568A1 (fr) | Procédé de fabrication autoaligné de transistors bipolaires | |
| FR2810792A1 (fr) | Transistor mos vertical a grille enterree et procede de fabrication de celui-ci | |
| EP1058302B1 (fr) | Procédé de fabrication de dispositifs bipolaires à jonction base-émetteur autoalignée | |
| FR2858877A1 (fr) | Transistor bipolaire a heterojonction | |
| EP1146561A1 (fr) | Procédé de réalisation d'un transistor bipolaire | |
| US7368361B2 (en) | Bipolar junction transistors and method of manufacturing the same | |
| FR2756101A1 (fr) | Procede de fabrication d'un transistor npn dans une technologie bicmos | |
| FR2868206A1 (fr) | Transistor bipolaire a base extrinseque monocristalline isolee du collecteur | |
| US11127843B2 (en) | Asymmetrical lateral heterojunction bipolar transistors | |
| FR2860919A1 (fr) | Structures et procedes de fabrication de regions semiconductrices sur isolant | |
| FR2800197A1 (fr) | Procede de definition de deux zones autoalignees a la surface superieure d'un substrat | |
| FR2864345A1 (fr) | Realisation de la peripherie d'une diode schottky a tranchees mos | |
| EP1407486B1 (fr) | Procede de fabrication d'un transistor sur un substrat soi | |
| FR2868203A1 (fr) | Procede de fabrication d'un transistor bipolaire a base extrinseque monocristalline | |
| FR3098014A1 (fr) | Composé intermétallique | |
| EP1241704A1 (fr) | Procédé de fabrication d'un transistor bipolaire de type double polysilicum à base à hétérojonction et transistor correspondant |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20051130 |