FR2852440A1 - Architecture double bus - Google Patents

Architecture double bus Download PDF

Info

Publication number
FR2852440A1
FR2852440A1 FR0303061A FR0303061A FR2852440A1 FR 2852440 A1 FR2852440 A1 FR 2852440A1 FR 0303061 A FR0303061 A FR 0303061A FR 0303061 A FR0303061 A FR 0303061A FR 2852440 A1 FR2852440 A1 FR 2852440A1
Authority
FR
France
Prior art keywords
ram
image processing
bus
buses
distribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0303061A
Other languages
English (en)
Other versions
FR2852440B1 (fr
Inventor
Jean Paul Verniere
Philippe Gautier
Bruno Paucard
Maitre Didier Le
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TAK ASIC
Original Assignee
TAK ASIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TAK ASIC filed Critical TAK ASIC
Priority to FR0303061A priority Critical patent/FR2852440B1/fr
Priority to PCT/FR2004/000624 priority patent/WO2004083985A2/fr
Publication of FR2852440A1 publication Critical patent/FR2852440A1/fr
Application granted granted Critical
Publication of FR2852440B1 publication Critical patent/FR2852440B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Computer Hardware Design (AREA)
  • Image Processing (AREA)
  • Multi Processors (AREA)

Abstract

La présente invention se rapporte à un circuit électronique pour le traitement d'image comportant des moyens de calcul, des interfaces d'entrée-sortie et de communication, et au moins un module spécifique de traitements d'images pré-programmés, ainsi qu'au moins une mémoire vive, caractérisé en ce qu'il comporte une interface de gestion de la mémoire vive reliée à un premier bus dit bus système pour les échanges de données entre ladite mémoire vive d'une part, et les moyens de calcul et des interfaces d'entrée-sortie d'autre part, et à un deuxième bus dit bus image, pour les échanges de données entre ladite mémoire vive et ledit module spécifique de traitements d'images pré-programmés, la répartition du débit d'accès à la mémoire vive entre les deux bus étant adaptable selon l'utilisation et un débit minimum d'accès à la mémoire vive étant garanti à chacun des deux bus.

Description

ARCHITECTURE DOUBLE BUS
La présente invention se rapporte au domaine des architectures matérielles pour le traitement d'image.
La présente invention se rapporte plus particulièrement à une architecture spécifique à double bus.
L'art antérieur connaît déjà, par le brevet 10 américain US 5 206 833 (Acer) une mémoire RAM à double port en pipeline pour l'utilisation dans un système d'affichage en couleur. Un multiplexeur, comprenant un port vidéo et un port microprocesseur, fournit l'entrée de la mémoire RAM.
Une matrice de mémoire, un module capteur et un module 15 d'entrée/sortie, en sus du multiplexeur, constituent l'architecture en pipeline, permettant un accès à la mémoire vive en trois emplacements. Ainsi, avec la même vitesse mémoire, le débit de données de cette mémoire vive est trois fois supérieur à ce qui était connu précédemment. 20 Un circuit d'horloge est construit pour générer des pulsations d'horloge interne extrêmement stables de telle sorte que l'intervalle de chaque pulsation d'horloge varie automatiquement selon le processus de fabrication et la température ambiante d'utilisation, s'adaptant à 25 l'intervalle de pré- chargement approprié relatif à la matrice de mémoire, le multiplexeur et le module capteur.
L'art antérieur connaît également, par le brevet américain US 5 764 242 (Samsung Electronics), un 30 convertisseur d'images de superposition vidéo pour effectuer diverses fonctions de décalage, d'inversion, de rotation et de reflet d'une image telle qu'affichée sur un ordinateur personnel sans augmenter la charge des moyens de calcul, en temps réel, et aisément, en ajoutant un 35 convertisseur d'images entre le contrôleur vidéo et la mémoire d'image de l'ordinateur personnel. Le convertisseur comprend une mémoire RAM vidéo pour stocker la luminance et la chrominance de l'image, un contrôleur vidéo pour stocker des données dans la mémoire d'image ou contrôler la mémoire 5 d'image pour afficher les données stockées dans la mémoire d'image après lecture et extraction, un convertisseur qui peut changer un espace de mémoire d'image avec des données d'index d'adressage de la mémoire d'image entre le contrôleur vidéo et la mémoire d'image et un premier bus de 10 transmission pour les données de luminance et de chrominance qui transmet les données synchronisées d'image et est connecté entre le contrôleur vidéo et mémoire d'image.
La présente invention entend remédier aux inconvénients de l'art antérieur en proposant une architecture qui permette de réserver une portion du flux vers la mémoire aux composants spécifiquement liés au traitement d'images et à l'interface imprimante. 20 A cet effet, l'invention concerne, dans son acception la plus générale, un circuit électronique pour le traitement d'image comportant des moyens de calcul, des interfaces d'entrée-sortie et de communication, et au moins 25 un module spécifique de traitements d'images préprogrammés, ainsi qu'au moins une mémoire vive, caractérisé en ce qu'il comporte une interface de gestion de la mémoire vive reliée à un premier bus dit bus système pour les échanges de données entre ladite mémoire vive d'une part, 30 et les moyens de calcul et des interfaces d'entrée-sortie d'autre part, et à un deuxième bus dit bus image, pour les échanges de données entre ladite mémoire vive et ledit module spécifique de traitements d'images pré- programmés, la répartition du débit d'accès à la mémoire vive entre les 35 deux bus étant adaptable selon l'utilisation et un débit minimum d'accès à la mémoire vive étant garanti à chacun des deux bus.
Avantageusement, un troisième bus dit " bus périphérique " est relié au bus système.
Selon un mode de mise en oeuvre particulier, une interface d'impression est reliée au bus image.
On comprendra mieux l'invention à l'aide de la description, faite ciaprès à titre purement explicatif, 10 d'un mode de réalisation de l'invention, en référence à la figure annexée: - la figure 1 illustre l'architecture conforme à l'invention.
L'invention est décrite dans ce qui précède à titre d'exemple. Il est entendu que l'homme du métier est à même de réaliser différentes variantes de l'invention sans pour autant sortir du cadre du brevet.

Claims (3)

REVENDICATIONS
1. Circuit électronique pour le traitement d'image comportant des moyens de calcul, des interfaces 5 d'entrée-sortie et de communication, et au moins un module spécifique de traitements d'images pré-programmés, ainsi qu'au moins une mémoire vive, caractérisé en ce qu'il comporte une interface de gestion de la mémoire vive reliée à un premier bus dit bus système pour les échanges de 10 données entre ladite mémoire vive d'une part, et les moyens de calcul et des interfaces d'entrée-sortie d'autre part, et à un deuxième bus dit bus image, pour les échanges de données entre ladite mémoire vive et ledit module spécifique de traitements d'images pré-programmés, la 15 répartition du débit d'accès à la mémoire vive entre les deux bus étant adaptable selon l'utilisation et un débit minimum d'accès à la mémoire vive étant garanti à chacun des deux bus.
2. Circuit électronique pour le traitement d'image selon la revendication 1 caractérisé en ce qu'un troisième bus dit " bus périphérique " est relié au bus système.
3. Circuit électronique pour le traitement d'image selon la revendication 1 ou 2 caractérisé en ce qu'une interface d'impression est reliée au bus image.
FR0303061A 2003-03-12 2003-03-12 Architecture double bus Expired - Fee Related FR2852440B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR0303061A FR2852440B1 (fr) 2003-03-12 2003-03-12 Architecture double bus
PCT/FR2004/000624 WO2004083985A2 (fr) 2003-03-12 2004-03-12 Architecture double bus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0303061A FR2852440B1 (fr) 2003-03-12 2003-03-12 Architecture double bus

Publications (2)

Publication Number Publication Date
FR2852440A1 true FR2852440A1 (fr) 2004-09-17
FR2852440B1 FR2852440B1 (fr) 2005-05-20

Family

ID=32893246

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0303061A Expired - Fee Related FR2852440B1 (fr) 2003-03-12 2003-03-12 Architecture double bus

Country Status (2)

Country Link
FR (1) FR2852440B1 (fr)
WO (1) WO2004083985A2 (fr)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5138702A (en) * 1987-04-17 1992-08-11 Minolta Camera Co., Ltd. External image input/output device connectable image processing system
US5826035A (en) * 1994-06-10 1998-10-20 Hitachi, Ltd. Image display apparatus
US20010007112A1 (en) * 1997-07-02 2001-07-05 Porterfield A. Kent System for implementing a graphic address remapping table as a virtual register file in system memory
US20020070941A1 (en) * 2000-12-13 2002-06-13 Peterson James R. Memory system having programmable multiple and continuous memory regions and method of use thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5138702A (en) * 1987-04-17 1992-08-11 Minolta Camera Co., Ltd. External image input/output device connectable image processing system
US5826035A (en) * 1994-06-10 1998-10-20 Hitachi, Ltd. Image display apparatus
US20010007112A1 (en) * 1997-07-02 2001-07-05 Porterfield A. Kent System for implementing a graphic address remapping table as a virtual register file in system memory
US20020070941A1 (en) * 2000-12-13 2002-06-13 Peterson James R. Memory system having programmable multiple and continuous memory regions and method of use thereof

Also Published As

Publication number Publication date
FR2852440B1 (fr) 2005-05-20
WO2004083985A2 (fr) 2004-09-30
WO2004083985A3 (fr) 2006-12-21

Similar Documents

Publication Publication Date Title
US10973468B2 (en) Deep learning approach for long term, cuffless, and continuous arterial blood pressure estimation
Zickler et al. Reflectance sharing: Predicting appearance from a sparse set of images of a known shape
Ghosh et al. Estimating specular roughness and anisotropy from second order spherical gradient illumination
FR2421425A1 (fr) Dispositif de transfert direct entre sous-systemes dans un systeme informatique
Liu et al. A new polarization image demosaicking algorithm by exploiting inter-channel correlations with guided filtering
FR3052039A1 (fr) Systeme et procede de determination de parametres du cuir chevelu et/ou des cheveux pour la preconisation de produits cosmetiques
FR2739702A1 (fr) Commutateur de peripheriques d'ordinateur
CH645187A5 (fr) Dispositif d'enregistrement d'informations relatives a un parametre.
FR2852440A1 (fr) Architecture double bus
JP2005527874A (ja) バイオメトリックセンサ
WO2008058965A1 (fr) Systeme de traitement d'objets graphiques comportant un gestionnaire graphique securise
CN101965551B (zh) 液晶显示器均匀度
EP0536062A2 (fr) Procédé et circuit de traitement de données par transformée cosinus
EP3712838B1 (fr) Dispositif électronique de traitement d'images
Fournier Filtering normal maps and creating multiple surfaces
FR2636443A1 (fr)
EP2043103A3 (fr) Dispositif de mémoire électronique
FR2602074A1 (fr) Systeme programmable d'acquisition et de visualisation rapide d'une image haute resolution.
US7623179B2 (en) Storage medium and method to control auto exposure by the same
WO2011058260A1 (fr) Procede et dispositif d'optimisation d'execution d'applications logicielles dans une architecture multiprocesseur comprenant plusieurs controleurs d'entree/sortie et unites de calcul secondaires
EP0219435B1 (fr) Procédé de détection de contours en imagerie, et d'estimation locale de leurs paramétres, dans un espace à au moins trois dimensions, et dispositif pour la mise en oeuvre de ce procédé
Barer et al. Progressive supranuclear palsy’s economical burden: The use and costs of healthcare resources in a large health provider in Israel
WO2023198728A1 (fr) Prédiction du teint de la peau à l'aide d'un modèle de visage 3d
Giljum Versatile Compressive Sensing: Extensions of Random Projections for Imaging and Machine Vision
FR2803661A1 (fr) Procede et installation de determination des proprietes physiques d'un objet

Legal Events

Date Code Title Description
CD Change of name or company name
CJ Change in legal form
ST Notification of lapse

Effective date: 20081125