FR2836736A1 - CHIP CARD AND METHOD FOR AVOIDING FAULTY LOGIC ON SUCH A CHIP CARD - Google Patents

CHIP CARD AND METHOD FOR AVOIDING FAULTY LOGIC ON SUCH A CHIP CARD Download PDF

Info

Publication number
FR2836736A1
FR2836736A1 FR0202620A FR0202620A FR2836736A1 FR 2836736 A1 FR2836736 A1 FR 2836736A1 FR 0202620 A FR0202620 A FR 0202620A FR 0202620 A FR0202620 A FR 0202620A FR 2836736 A1 FR2836736 A1 FR 2836736A1
Authority
FR
France
Prior art keywords
memory
code
data
central unit
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR0202620A
Other languages
French (fr)
Inventor
Jean Luc Dauvois
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KCA Licensing SA
Original Assignee
Canal Plus Technologies SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canal Plus Technologies SA filed Critical Canal Plus Technologies SA
Priority to FR0202620A priority Critical patent/FR2836736A1/en
Priority to EP03720652A priority patent/EP1485885A2/en
Priority to AU2003224229A priority patent/AU2003224229A1/en
Priority to MXPA04008351A priority patent/MXPA04008351A/en
Priority to JP2003573612A priority patent/JP2005519403A/en
Priority to KR10-2004-7013516A priority patent/KR20050007436A/en
Priority to PCT/FR2003/000637 priority patent/WO2003075233A2/en
Publication of FR2836736A1 publication Critical patent/FR2836736A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/0806—Details of the card
    • G07F7/0833—Card having specific functional components
    • G07F7/084—Additional components relating to data transfer and storing, e.g. error detection, self-diagnosis
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/846—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage

Abstract

L'invention concerne une carte à puce comportant une mémoire données/ code (14), une mémoire code (16) et une unité centrale (10), et un mécanisme (11) d'interception des adresses de l'unité centrale (10) permettant, en cas de faille logique, de comparer l'adresse de l'unité centrale (10) et une adresse de déroutement chargée en mémoire données/ code (14) et dans l'affirmative de dérouler un code de correction (15) correspondant chargé dans cette mémoire (14) -L'invention concerne également un procédé d'évitement de faille logique dans une telle carte à puce.The invention relates to a smart card comprising a data / code memory (14), a code memory (16) and a central unit (10), and a mechanism (11) for intercepting the addresses of the central unit (10). ) allowing, in the event of a logical fault, to compare the address of the central processing unit (10) and a trap address loaded in data / code memory (14) and if so to unwind a correction code (15) correspondent loaded into this memory (14). The invention also relates to a method for avoiding logical flaws in such a smart card.

Description

<Desc/Clms Page number 1> <Desc / Clms Page number 1>

CARTE A PUCE ET PROCEDE D'EVITEMENT DE FAILLE LOGIQUE
SUR UNE TELLE CARTE A PUCE
DESCRIPTION DOMAINE TECHNIQUE
La présente invention concerne une carte à puce, et un procédé d'évitement de faille logique "software" (ou logicielle) sur une telle carte puce. CHIP CARD AND METHOD OF AVOIDING FAILURE LOGIC
ON SUCH A CHIP CARD
TECHNICAL FIELD DESCRIPTION
The present invention relates to a chip card, and to a method for avoiding a logical "software" (or software) flaw on such a chip card.

ETAT DE LA TECHNIQUE ANTERIEURE
Un composant pour carte à puce, utilisée par exemple dans le domaine de la télévision numérique pour contrôler le droit d'un utilisateur à avoir accès à un programme, comporte une partie mémoire code, qui n'est pas modifiable une fois que le composant a été réalisé. Une erreur dans le code chargé dans cette mémoire, due à un test non exhaustif ou à une faille logicielle, ne peut donc être corrigée. STATE OF THE PRIOR ART
A component for a smart card, used for example in the field of digital television to control the right of a user to have access to a program, comprises a memory code part, which cannot be modified once the component has been realized. An error in the code loaded in this memory, due to a non-exhaustive test or a software flaw, cannot therefore be corrected.

En effet lorsque ce composant est ainsi réalisé, le code fourni par le concepteur est directement incrusté dans le silicium ("code masqué"), par exemple en utilisant un processus d'ionisation. En cas de faille logicielle (ou"bug") constatée après masquage il n'y a souvent d'autre alternative que de régénérer un nouveau code et donc un nouveau masque, ce qui est très lourd en terme de durée, par exemple plusieurs mois. De même en cas de découverte d'une faille logicielle en exploitation, les cartes puce étant chez les clients, il est très difficile de régler ce problème simplement. En général il n'existe pas  When this component is thus produced, the code provided by the designer is directly embedded in the silicon ("hidden code"), for example using an ionization process. In the event of software flaw (or "bug") noted after masking there is often no other alternative than to regenerate a new code and therefore a new mask, which is very heavy in terms of duration, for example several months . Similarly, if a software flaw is discovered in operation, the chip cards being with customers, it is very difficult to solve this problem simply. In general there is no

<Desc/Clms Page number 2><Desc / Clms Page number 2>

d'autre solution que de récupérer les cartes à puce et de les changer.  other solution than recovering the chip cards and changing them.

Une solution de l'art connu consiste à charger un code de correction dans une mémoire données située dans le composant de la carte puce. Un tel chargement peut avoir lieu lors de la personnalisation de la carte, ou par envoi à distance par exemple directement chez un abonné à un service de décodeur.  A solution of the known art consists in loading a correction code into a data memory located in the component of the chip card. Such a loading can take place during the personalization of the card, or by remote sending, for example directly to a subscriber to a decoder service.

Dans une telle solution, on prévoit dans le"code masqué"en mémoire code tous les endroits où pourrait potentiellement exister un problème, par exemple : - à chaque appel de fonction, - à chaque test conditionnel, - dans chaque module ou fonction un peu importante. In such a solution, the "hidden code" in code memory provides all the places where a problem could potentially exist, for example: - at each function call, - at each conditional test, - in each module or function a little important.

On envoie alors un code de correction pour être chargé en mémoire données, en indiquant à quels endroits du code d'origine chargé en mémoire code"code masqué", ce code de correction doit être exécuté.  A correction code is then sent to be loaded into the data memory, indicating where in the original code loaded into the "hidden code" code memory, this correction code must be executed.

Une telle solution présente donc les inconvénients suivants : - le fait de prévoir au préalable les endroits où peut se poser un problème entraîne une augmentation de la taille du code d'origine de manière non nécessaire, - dans le cas où un problème a lieu dans un module de taille importante, le code de correction doit, lui aussi, être de taille importante. Il peut alors avoir une taille beaucoup plus importante que nécessaire.  Such a solution therefore has the following drawbacks: - the fact of providing in advance the places where a problem may arise causes an increase in the size of the original code unnecessarily, - in the case where a problem occurs in a large module, the correction code must also be large. It can then have a much larger size than necessary.

<Desc/Clms Page number 3> <Desc / Clms Page number 3>

- Une intervention en des endroits non prévus du code d'origine n'est pas possible.  - Intervention in places not provided for in the original code is not possible.

Ainsi les cartes à puce de l'art antérieur ne sont pas satisfaisantes en ce qui concerne : - leur fonctionnement, - la prise en compte de failles logicielles, - la sécurité.  Thus the smart cards of the prior art are not satisfactory with regard to: - their operation, - the taking into account of software flaws, - security.

L'invention a donc pour objectif de pallier de tels inconvénients en permettant de corriger des failles logicielles sur le composant d'une carte à puce durant l'exploitation de cette carte à puce.  The invention therefore aims to overcome such drawbacks by making it possible to correct software flaws on the component of a smart card during the operation of this smart card.

EXPOSÉ DE L'INVENTION
L'invention concerne une carte à puce dont le composant comporte une mémoire données/code, une mémoire code et une unité centrale, caractérisée en ce qu'il comporte en outre un mécanisme d'interception des adresses de l'unité centrale permettant, en cas de faille logique, de comparer l'adresse de l'unité centrale et une adresse de déroutement chargée préalablement en mémoire données/code et dans l'affirmative de dérouler un code de correction chargé dans cette mémoire. STATEMENT OF THE INVENTION
The invention relates to a smart card, the component of which comprises a data / code memory, a code memory and a central unit, characterized in that it further comprises a mechanism for intercepting the addresses of the central unit allowing, in in the event of a logical fault, compare the address of the central unit and a diversion address loaded beforehand in the data / code memory and, if so, run a correction code loaded in this memory.

Avantageusement, le mécanisme d'interception comporte un bloc d'interception et de substitution des adresses, et un multiplexeur de données.  Advantageously, the interception mechanism comprises an interception and substitution block for addresses, and a data multiplexer.

La mémoire données/code peut être une mémoire E2PROM, une mémoire flash ou une mémoire FeRAM.  The data / code memory can be an E2PROM memory, a flash memory or a FeRAM memory.

<Desc/Clms Page number 4> <Desc / Clms Page number 4>

La mémoire code peut être une mémoire ROM ou une mémoire flash. The code memory can be a ROM memory or a flash memory.

L'invention concerne également un procédé d'évitement de faille logique sur une carte à puce dont le composant comporte une mémoire données/code, une mémoire code et une unité centrale, caractérisé en ce qu'en cas d'au moins une faille logique détectée en mémoire code, - on charge un code de correction avec au moins une adresse de déroutement en mémoire données/code, - on compare l'adresse de l'unité centrale avec chaque adresse de déroutement mémorisée en mémoire données/code, - s'il y a correspondance on déroule le code de correction chargé en mémoire données/code.  The invention also relates to a method for avoiding logical flaw on a smart card, the component of which comprises a data / code memory, a code memory and a central unit, characterized in that in the event of at least one logical flaw detected in code memory, - a correction code is loaded with at least one diversion address in data / code memory, - the address of the central unit is compared with each diversion address stored in data / code memory, - s 'there is a match, the correction code loaded in data / code memory is unwound.

La présente invention présente les avantages suivants : - les endroits de déroutement n'ont pas à être prévus à l'avance, - la taille mémoire est optimisée, ce qui permet de réduire le coût, - il y a un gain en vitesse, l'intervention de l'intercepteur matériel étant transparente pour l'unité centrale, - il y a un gain en taille de code et donc en temps de développement.  The present invention has the following advantages: - the diversion locations do not have to be planned in advance, - the memory size is optimized, which makes it possible to reduce the cost, - there is a gain in speed, l 'intervention of the hardware interceptor being transparent to the central unit, - there is a gain in code size and therefore in development time.

<Desc/Clms Page number 5> <Desc / Clms Page number 5>

Le procédé de l'invention permet de corriger des failles logicielles durant le processus de production mais aussi durant l'exploitation elle-même du composant, et ceci sans avoir au préalable prévu des interceptions logicielles dans le code. Ce procédé alliant matériel et logiciel offre de plus une réelle souplesse.  The method of the invention makes it possible to correct software flaws during the production process but also during the operation itself of the component, and this without having previously provided for software interceptions in the code. This process combining hardware and software also offers real flexibility.

BRÈVE DESCRIPTION DES DESSINS
La figure unique illustre un exemple de réalisation d'une carte à puce selon l'invention. BRIEF DESCRIPTION OF THE DRAWINGS
The single figure illustrates an embodiment of a smart card according to the invention.

EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS
L'invention consiste, pour corriger une ou plusieurs failles logiques d'un code mémorisé 11 code masqué" dans une carte à puce, prévoir un mécanisme d'interception des adresses de l'unité centrale 10 de cette carte à puce, qui vérifie les adresses matérielles qui s'exécutent. Comme illustré sur la figure, le composant de la carte puce comprend ainsi : - une unité centrale 10, - une mémoire 14 données/code (MDC), par exemple une mémoire EPROM ("Electrically Erasable Programmable Read Only Memory"), une mémoire flash, ou une mémoire FeRAM ("Ferroelectric Random Access Memory"), dans une zone 15 de laquelle est mémorisé un code de substitution, - une mémoire code (MC) 16, de type ROM (Mémoire en lecture seule), ou flash, dans laquelle est mémorisé le code d'origine, DETAILED PRESENTATION OF PARTICULAR EMBODIMENTS
The invention consists, in order to correct one or more logical flaws of a stored code 11 masked code "in a smart card, to provide a mechanism for intercepting the addresses of the central unit 10 of this smart card, which checks the hardware addresses which are executed As illustrated in the figure, the component of the chip card thus comprises: - a central unit 10, - a memory 14 data / code (MDC), for example an EPROM memory ("Electrically Erasable Programmable Read Only Memory "), a flash memory, or a FeRAM memory (" Ferroelectric Random Access Memory "), in a zone 15 of which a substitution code is stored, - a code memory (MC) 16, of ROM type (Memory in read only), or flash, in which the original code is stored,

<Desc/Clms Page number 6><Desc / Clms Page number 6>

- le mécanisme 11 d'interception des adresses de cette unité centrale 10, qui comporte un bloc 12 d'interception et de substitution des adresses, et un multiplexeur de données 13, permettant à l'unité centrale de prendre en compte les données de la mémoire 14 ou les données de la mémoire 16, - un bus de données 17, reliant l'unité centrale 10 et le multiplexeur 13, - un bus de données MDC 18, reliant le multiplexeur 13 et la mémoire 14, - un bus de données MC 19, reliant le multiplexeur 13 et la mémoire 16, - un bus adresses MDC 20, reliant le mécanisme 11 et la mémoire 14, - un bus adresses unité centrale 21, reliant l'unité centrale 10, le mécanisme 11 et la mémoire 16.  the mechanism 11 for intercepting the addresses of this central unit 10, which includes a block 12 for intercepting and substituting addresses, and a data multiplexer 13, allowing the central unit to take into account the data of the memory 14 or the data of the memory 16, - a data bus 17, connecting the central unit 10 and the multiplexer 13, - a data bus MDC 18, connecting the multiplexer 13 and the memory 14, - a data bus MC 19, connecting the multiplexer 13 and the memory 16, - an MDC address bus 20, connecting the mechanism 11 and the memory 14, - a central unit address bus 21, connecting the central unit 10, the mechanism 11 and the memory 16 .

Le mécanisme d'interception 11 permet de réaliser une fonction logique d'interception d'adresse. En cas de faille logicielle, cette fonction logique déroute l'unité centrale 10 vers le code de substitution dit"Bug Free", c'est-à-dire exempt de faille logique, préalablement mémorisé en mémoire 14.  The interception mechanism 11 makes it possible to carry out a logical address interception function. In the event of a software flaw, this logical function reroutes the central unit 10 towards the substitution code known as "Bug Free", that is to say free of logical flaw, previously stored in memory 14.

Ainsi, lorsque l'utilisateur constate que le code d'origine de la carte à puce comporte au moins une faille logicielle, il envoie un code de correction exempt de faille logique et les adresses de la ou des failles logicielles, dans le cas d'un signal émis à distance par exemple, pour corriger celles-ci.  Thus, when the user finds that the original code of the smart card contains at least one software flaw, he sends a correction code free of logical flaw and the addresses of the software flaw (s), in the case of a signal sent remotely for example, to correct these.

Lorsque le mécanisme d'interception 11 détecte une adresse ou un ensemble d'adresses de faille  When the interception mechanism 11 detects an address or a set of fault addresses

<Desc/Clms Page number 7><Desc / Clms Page number 7>

logicielle, il y a un déroutement du code d'origine vers le code corrigé.  software, there is a diversion from the original code to the corrected code.

Un tel fonctionnement peut être totalement indépendant de l'unité centrale 10.  Such an operation can be completely independent of the central unit 10.

L'interception d'adresse ne se limite pas à une seule adresse mais peut concerner un ensemble d'adresses contiguës ou non.  Address interception is not limited to a single address but can concern a set of contiguous addresses or not.

Le procédé d'évitement de faille logique de l'invention comporte donc les étapes suivantes : - à l'initialisation, le mécanisme 11 d'interception des adresses de l'unité centrale 10 dispose de la liste des adresses à substituer mémorisée au préalable ainsi qu'un code de substitution dans une zone 15 de la mémoire données/code 14, cette liste étant, par exemple, mémorisée dans une table de substitution.  The logic flaw avoidance method of the invention therefore comprises the following steps: - on initialization, the mechanism 11 for intercepting the addresses of the central unit 10 has the list of addresses to be substituted previously stored as well as a substitution code in an area 15 of the data / code memory 14, this list being, for example, stored in a substitution table.

- lorsque l'unité centrale 10 positionne une adresse, le bloc d'interception d'adresses 12 analyse l'adresse matérielle qui s'exécute pour voir s'il n'y a pas de cohérence de celle-ci avec une adresse de la table de substitution : e s'il n'y a pas cohérence, le programme continue à être déroulé à partir de 16, * s'il y a cohérence, il y a alors substitution d'une adresse mémorisée dans la mémoire données/code 14 à l'adresse qui s'exécute et le code de substitution est exécuté à partir de celle-ci.  - when the central unit 10 positions an address, the address interception block 12 analyzes the hardware address which is executed to see if there is no consistency thereof with an address of the substitution table: e if there is no consistency, the program continues to run from 16, * if there is consistency, there is then substitution of an address stored in the data / code memory 14 at the address that runs and the substitution code is executed from it.

On charge donc au préalable le code de correction avec une ou plusieurs adresses de déroutement en mémoire données/code 14. On ne charge  The correction code is therefore loaded beforehand with one or more diversion addresses in the data / code 14 memory.

<Desc/Clms Page number 8><Desc / Clms Page number 8>

donc que des informations de taille beaucoup plus réduite que dans les dispositifs de l'art antérieur. De plus, le code mémorisé en mémoire 14 est déroulé de façon totalement transparente pour l'unité centrale 10.  therefore only much smaller information than in the devices of the prior art. In addition, the code stored in memory 14 is run in a completely transparent manner for the central unit 10.

L'invention consiste donc à réaliser le chargement en mémoire données code 14 d'une table et d'un code de substitution, ce chargement pouvant avoir lieu à distance, et à réaliser une interception des adresses de l'unité centrale 10, le déroulement du code de substitution, en cas de faible logique, ayant alors lieu de façon transparente pour l'unité centrale 10. The invention therefore consists in carrying out the loading into data memory code 14 of a table and of a substitution code, this loading being able to take place remotely, and in carrying out an interception of the addresses of the central unit 10, the unfolding the substitution code, in the event of weak logic, then taking place transparently for the central unit 10.

Claims (5)

REVENDICATIONS 1. Carte à puce dont le composant comporte une mémoire données/code (14), une mémoire code (16) et une unité centrale (10), caractérisée en ce qu'il comprend, en outre, un mécanisme (11) d'interception des adresses de l'unité centrale (10) permettant, en cas de faille logique, de comparer l'adresse de l'unité centrale (10) et une adresse de déroutement chargée préalablement en mémoire données/code (14) et dans l'affirmative de dérouler un code de correction (15) correspondant chargé dans cette mémoire (14). 1. Smart card, the component of which comprises a data / code memory (14), a code memory (16) and a central unit (10), characterized in that it further comprises a mechanism (11) for interception of the addresses of the central unit (10) allowing, in the event of a logical fault, to compare the address of the central unit (10) and a diversion address loaded beforehand in data / code memory (14) and in the affirmative to run a corresponding correction code (15) loaded in this memory (14). 2. Carte à puce selon la revendication 1, dans lequel le mécanisme d'interception (11) comporte un bloc (12) d'interception et de substitution des adresses, et un multiplexeur de données (13).  2. Smart card according to claim 1, in which the interception mechanism (11) comprises a block (12) for interception and substitution of addresses, and a data multiplexer (13). 3. Carte à puce selon la revendication 1, dans lequel la mémoire données/code (14) est une mémoire E2PROM, une mémoire flash ou une mémoire FeRAM.  3. Smart card according to claim 1, in which the data / code memory (14) is an E2PROM memory, a flash memory or a FeRAM memory. 4. Carte à puce selon la revendication 1, dans laquelle la mémoire code (16) est une mémoire ROM ou une mémoire flash.  4. Smart card according to claim 1, in which the code memory (16) is a ROM memory or a flash memory. 5. Procédé d'évitement de faille logique sur une carte à puce dont le composant comporte une mémoire données/code (14), une mémoire code (16) et une unité centrale (10), caractérisé en ce qu'en cas d'au moins une faille logique détectée en mémoire code (16),  5. Method for avoiding logical flaw on a smart card, the component of which comprises a data / code memory (14), a code memory (16) and a central unit (10), characterized in that in the event of at least one logical fault detected in code memory (16), <Desc/Clms Page number 10><Desc / Clms Page number 10> - on charge un code de correction avec au moins une adresse de déroutement en mémoire données/code (14), - on compare l'adresse de l'unité centrale (10) avec chaque adresse de déroutement mémorisée en mémoire données/code (14), - s'il y a correspondance on déroule le code de correction (15) chargé en mémoire données/code (14). - a correction code is loaded with at least one diversion address in data / code memory (14), - the address of the central unit (10) is compared with each diversion address stored in data / code memory (14 ), - if there is a match, the correction code (15) is loaded in the data / code memory (14).
FR0202620A 2002-03-01 2002-03-01 CHIP CARD AND METHOD FOR AVOIDING FAULTY LOGIC ON SUCH A CHIP CARD Withdrawn FR2836736A1 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
FR0202620A FR2836736A1 (en) 2002-03-01 2002-03-01 CHIP CARD AND METHOD FOR AVOIDING FAULTY LOGIC ON SUCH A CHIP CARD
EP03720652A EP1485885A2 (en) 2002-03-01 2003-02-27 Smart card and method for avoiding software bug on such a smart card
AU2003224229A AU2003224229A1 (en) 2002-03-01 2003-02-27 Smart card and method for avoiding software bug on such a smart card
MXPA04008351A MXPA04008351A (en) 2002-03-01 2003-02-27 Smart card and method for avoiding software bug on such a smart card.
JP2003573612A JP2005519403A (en) 2002-03-01 2003-02-27 Method for avoiding logic bug of smart card and smart card
KR10-2004-7013516A KR20050007436A (en) 2002-03-01 2003-02-27 Smart card and method for avoiding software bug on such a smart card
PCT/FR2003/000637 WO2003075233A2 (en) 2002-03-01 2003-02-27 Smart card and method for avoiding software bug on such a smart card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0202620A FR2836736A1 (en) 2002-03-01 2002-03-01 CHIP CARD AND METHOD FOR AVOIDING FAULTY LOGIC ON SUCH A CHIP CARD

Publications (1)

Publication Number Publication Date
FR2836736A1 true FR2836736A1 (en) 2003-09-05

Family

ID=27741362

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0202620A Withdrawn FR2836736A1 (en) 2002-03-01 2002-03-01 CHIP CARD AND METHOD FOR AVOIDING FAULTY LOGIC ON SUCH A CHIP CARD

Country Status (7)

Country Link
EP (1) EP1485885A2 (en)
JP (1) JP2005519403A (en)
KR (1) KR20050007436A (en)
AU (1) AU2003224229A1 (en)
FR (1) FR2836736A1 (en)
MX (1) MXPA04008351A (en)
WO (1) WO2003075233A2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2905543B1 (en) 2006-08-30 2009-01-16 Viaccess Sa SECURITY PROCESSOR AND METHOD AND RECORDING MEDIUM FOR CONFIGURING THE BEHAVIOR OF THIS PROCESSOR.

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2471004A1 (en) * 1979-11-30 1981-06-12 Dassault Electronique Control of access to semiconductor memories - uses access controller requiring validating inputs before opening and gate linking address bus and address decoder circuits
GB2136992A (en) * 1983-03-18 1984-09-26 Georg V Coza Method and System of Ensuring Integrity of Data in an Electronic Memory
US4945535A (en) * 1987-08-25 1990-07-31 Mitsubishi Denki Kabushiki Kaisha Information processing unit
US5353253A (en) * 1992-10-14 1994-10-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device
EP0645714A1 (en) * 1993-09-20 1995-03-29 STMicroelectronics S.A. Dynamic redundancy circuit for integrated circuit memory
US5758056A (en) * 1996-02-08 1998-05-26 Barr; Robert C. Memory system having defective address identification and replacement
US5935258A (en) * 1997-03-04 1999-08-10 Micron Electronics, Inc. Apparatus for allowing data transfers with a memory having defective storage locations

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2471004A1 (en) * 1979-11-30 1981-06-12 Dassault Electronique Control of access to semiconductor memories - uses access controller requiring validating inputs before opening and gate linking address bus and address decoder circuits
GB2136992A (en) * 1983-03-18 1984-09-26 Georg V Coza Method and System of Ensuring Integrity of Data in an Electronic Memory
US4945535A (en) * 1987-08-25 1990-07-31 Mitsubishi Denki Kabushiki Kaisha Information processing unit
US5353253A (en) * 1992-10-14 1994-10-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device
EP0645714A1 (en) * 1993-09-20 1995-03-29 STMicroelectronics S.A. Dynamic redundancy circuit for integrated circuit memory
US5758056A (en) * 1996-02-08 1998-05-26 Barr; Robert C. Memory system having defective address identification and replacement
US5935258A (en) * 1997-03-04 1999-08-10 Micron Electronics, Inc. Apparatus for allowing data transfers with a memory having defective storage locations

Also Published As

Publication number Publication date
EP1485885A2 (en) 2004-12-15
JP2005519403A (en) 2005-06-30
WO2003075233A3 (en) 2004-03-04
WO2003075233A2 (en) 2003-09-12
MXPA04008351A (en) 2004-11-26
AU2003224229A1 (en) 2003-09-16
KR20050007436A (en) 2005-01-18
AU2003224229A8 (en) 2003-09-16

Similar Documents

Publication Publication Date Title
EP0272165A1 (en) Reconfigurable computing arrangement
EP0841813A1 (en) Method for updating the software of a video receiver
US9740952B2 (en) Methods and systems for real time automated caption rendering testing
EP1904946B1 (en) Detection of faults during a long perturbation
WO2021189257A1 (en) Malicious process detection method and apparatus, electronic device, and storage medium
FR2894709A1 (en) &#34;DETECTOR OF ABNORMAL DESTRUCTION OF MEMORY SECTOR&#34;
EP1108249B1 (en) Method for making secure a sensitive information processing in a monolithic security module, and associated security module
FR2670595A1 (en) Integrated circuit card
FR2836736A1 (en) CHIP CARD AND METHOD FOR AVOIDING FAULTY LOGIC ON SUCH A CHIP CARD
EP1006532B1 (en) Secure EEPROM with UV erasure detection means
FR2889005A1 (en) PERMANENT MATERIAL INTEGRITY OF DATA
EP1258004A1 (en) Secure real time writing for volatile storage
EP3423978A1 (en) Method for displaying an animation during the starting phase of an electronic device, and associated electronic device
EP2860669B1 (en) Method implemented in a microcircuit and related device
FR2902213A1 (en) ELECTRONIC CARD WITH SECURITY FUNCTIONS
US20220084544A1 (en) Method for real-time redaction of sensitive information from audio stream
FR2715788A1 (en) Communication on digital network, with anti-virus.
FR2656127A1 (en) Circuit for protection against an incorrect write operation for a memory device
EP0932303B1 (en) Consumer electronic equipment provided with fast memory access means
FR2973150A1 (en) METHOD OF MASKING A PASSAGE AT THE END OF LIFE OF AN ELECTRONIC DEVICE AND DEVICE COMPRISING A CORRESPONDING CONTROL MODULE
FR3080474A1 (en) METHOD FOR CONTROLLING CONTROLS IMPLEMENTED BY A DEVICE SUCH AS A CHIP CARD, AND DEVICE.
EP0624750B1 (en) Device for branching and logically combining a plurality of pairs of switching elements
WO1999040513A1 (en) Management of interruptions on a computer platform
FR3116356A1 (en) SOURCE CODE COMPILATION PROCESS
FR2875321A1 (en) METHOD AND INSTALLATION FOR RECORDING AND CALLING DATA

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20051130