FR2830681A1 - Procede de fabrication d'une couche mince comprenant tout ou partie de composant(s) et ou de circuit(s) - Google Patents

Procede de fabrication d'une couche mince comprenant tout ou partie de composant(s) et ou de circuit(s) Download PDF

Info

Publication number
FR2830681A1
FR2830681A1 FR0112955A FR0112955A FR2830681A1 FR 2830681 A1 FR2830681 A1 FR 2830681A1 FR 0112955 A FR0112955 A FR 0112955A FR 0112955 A FR0112955 A FR 0112955A FR 2830681 A1 FR2830681 A1 FR 2830681A1
Authority
FR
France
Prior art keywords
thin layer
support
layer
glass substrate
securing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR0112955A
Other languages
English (en)
Inventor
Bernard Aspar
Marc Zussy
Jean Frederic Clerc
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR0112955A priority Critical patent/FR2830681A1/fr
Priority to PCT/FR2002/003408 priority patent/WO2003032383A2/fr
Priority to AU2002350823A priority patent/AU2002350823A1/en
Publication of FR2830681A1 publication Critical patent/FR2830681A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Laminated Bodies (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

L'invention concerne un procédé de fabrication d'une couche mince comprenant des composants ou des circuits, caractérisé en ce qu'il comprend les étapes suivantes : a) la formation sur un substrat en verre d'une couche d'arrêt, b) la réalisation, sur la couche d'arrêt, d'une couche mince comprenant tout ou partie d'au moins un composant et/ ou circuit,c) l'élimination ou l'amincissement du substrat en verre.

Description

<Desc/Clms Page number 1>
PROCEDE DE FABRICATION D'UNE COUCHE MINCE COMPRENANT
TOUT OU PARTIE DE COMPOSANT (S) ET/OU DE CIRCUIT (S)
DESCRIPTION DOMAINE TECHNIQUE
L'invention concerne un procédé de fabrication d'une couche mince comprenant tout ou partie de composant (s) et/ou de circuit (s).
ETAT DE LA TECHNIQUE ANTERIEURE
Aujourd'hui, afin de diminuer le coût des systèmes portatifs (par exemple les téléphones portables, les cartes à puces ou encore les assistants personnels du futur), de nombreuses voies sont envisageables. Une voie consiste à utiliser, chaque fois que cela est possible, des procédés de fabrication permettant la réalisation de composants sur de grandes surfaces au moyen de techniques à relativement faible coût. Certains composants sont déjà fabriqués de cette façon. Par exemple, les écrans à cristal liquide ou LCD sont réalisés sur des plaques de verre de grandes dimensions dont le coût est relativement faible. Ce type de technologie peut aussi être utilisé pour la réalisation de composants passifs (résistifs, inductifs ou capacitifs) ou pour la réalisation de circuits faiblement complexes qui ne nécessitent pas l'utilisation de technologies microélectroniques avancées, ou encore pour la réalisation de MEMS (pour "Micro-Electro-Mechanical-Systems") ou de MOEMS (pour "Micro-Opto-Electro-Mechanical-Systems") ou au sens
<Desc/Clms Page number 2>
large des systèmes tels que des capteurs mécaniques, optiques, chimiques, biologiques...
Par ailleurs, il peut être intéressant, voire nécessaire, de reporter ces composants, réalisés sur un substrat de fabrication, vers un autre support qui peut être le support final. Cela peut permettre en particulier de diminuer le coût global du système, par exemple dans le cas où l'on viendrait reporter le composant sur le support final. Le conditionnement du composant est alors simplifié. Le report peut également être mis en oeuvre pour donner une nouvelle fonctionnalité à ces composants, par exemple en les rendant souples et/ou moins fragiles et/ou plus légers.
Pour les systèmes portatifs (cartes à puces, assistants personnels, téléphones portables...), il est nécessaire de disposer également de composants de faible épaisseur pour des problèmes de poids, de souplesse (par exemple pour s'adapter à celle de la carte à puce). Les techniques de report sont alors très intéressantes. Ainsi, il peut être avantageux de reporter un ou plusieurs composants sur des supports plastiques qui peuvent être rigides ou souples selon les applications.
Pour certaines applications, il est également intéressant d'utiliser ces techniques de report car elles permettent d'empiler les composants en couches minces les uns sur les autres, ce qui permet d'obtenir des structures tridimensionnelles. Ces techniques trouvent donc aussi des applications dans le domaine de l'intégration.
<Desc/Clms Page number 3>
Pour obtenir des composants, habituellement réalisés sur un support en verre, sur un support de type plastique, une suggestion serait de fabriquer directement ces composants sur un support plastique.
Une telle fabrication pose des problèmes. En effet, il faudrait soit modifier toute la technologie de réalisation de ces composants pour qu'elle soit compatible avec du plastique, soit trouver des supports plastiques qui soient compatibles avec les traitements thermiques de la technologie employée.
Une autre approche consiste à réaliser ces composants, voire des objets, sur un support en verre et à les reporter sur le support définitif désiré. Le problème qui se pose alors est de trouver une technique de report de ces composants par exemple sur un support plastique ou sur un support présentant d'autres composants afin de réaliser des structures tridimensionnelles.
Un moyen pour obtenir le report d'une couche mince comprenant des composants d'un substrat initial vers un support final est d'utiliser des techniques de collage et d'amincissement. En effet, on peut coller le substrat initial sur le support final, la partie couche mince du substrat initial étant adjacent au support final, puis éliminer la partie du substrat initial autre que la couche mince. Cette élimination peut se faire par polissage mécanique et/ou chimique. Le problème qui se pose alors est celui de l'obtention de l'amincissement requis. En effet, les épaisseurs de verre ne sont pas bien contrôlées (en épaisseur ou en homogénéité) et une élimination par
<Desc/Clms Page number 4>
simple polissage ou rectification ne permet pas d'obtenir un film contenant des composants et qui soit uniforme et homogène.
On connaît différentes techniques pour reporter des couches d'un support vers un autre support. On peut citer par exemple les techniques divulguées par T. HAMAGUCHI et al. dans Proc. IEDM, 1985, page 688. Ces techniques présentent un grand intérêt car elles permettent de transférer une couche réalisée à partir d'un premier substrat de type SOI vers un autre substrat. Cette technique utilise la couche enterrée d'oxyde de silicium comme couche d'arrêt pour l'amincissement du substrat SOI. Il est ainsi possible d'obtenir le transfert homogène d'un film mince. Cependant, cette technique ne s'applique pas aux substrats en verre. En effet, il n'existe pas de substrat en verre avec couche d'arrêt.
Plus récemment, d'autres techniques ont été proposées pour reporter des transistors TFT (réalisés en polysilicium sur un substrat en verre) sur des substrats en plastique. On peut se référer à ce sujet à l'article de S. UTSUNOMIYA et al. dans Proc. IDS 2000, page 916 ou au document EP-A-0 924 769. Ces méthodes sont basées sur la création d'une couche de séparation sur un substrat (généralement en silicium amorphe) qui, après réalisation de composants sur cette couche, permettra la séparation et le report sur un autre substrat. Dans ce cas, la séparation (ou exfoliation) est obtenue à l'aide d'une irradiation avec de la lumière (typiquement un faisceau type laser). Une telle irradiation est cependant difficile à maîtriser pour
<Desc/Clms Page number 5>
les grandes surfaces. En effet, une inhomogénéité d'illumination doit entraîner une exfoliation inhomogène, ce qui peut conduire à une détérioration du film superficiel. Ceci constitue une difficulté technologique non négligeable.
Parmi les procédés de report, il est également possible d'utiliser les méthodes de transfert de couches minces de matériaux contenant ou pas tout ou partie d'un composant microélectronique. Ces méthodes sont basées sur la création d'une couche fragile enterrée dans un matériau à partir de l'introduction d'une ou plusieurs espèces gazeuses. On peut se référer à ce sujet aux documents FR-A-2 681 472 (correspondant au brevet américain 5 374 564), FR-A-2 748 851 (correspondant au brevet américain 6 020 252), FR-A-2 748 850 (correspondant au brevet américain 6 190 998) et FR-A-2 773 261. Ces procédés sont généralement utilisés avec l'objectif de détacher l'ensemble d'un film d'un substrat initial pour le reporter sur un support. Le film mince obtenu contient alors une partie du substrat. Ces films peuvent servir de couches actives pour la réalisation de composants électroniques ou optiques. En effet, le principal intérêt de ces procédés est qu'ils permettent d'obtenir des films minces de substrats par exemple monocristallins sur des supports différents. En outre, ces procédés permettent de récupérer le reste du substrat initial pour une nouvelle utilisation. Ces films peuvent contenir tout ou partie d'un composant.
Cependant, ces procédés sont plus difficiles à mettre en oeuvre pour certains substrats tels que le verre, la
<Desc/Clms Page number 6>
silice fondue ou certains matériaux amorphes. En effet, pour obtenir la séparation, il faudrait se placer dans des conditions expérimentales extrêmes : très forte dose d'implantation, énergie mécanique de séparation importante...
EXPOSÉ DE L'INVENTION
Pour remédier aux problèmes de l'art antérieur, il est proposé un procédé qui permet de reporter sur un support final une couche mince pouvant comporter certains éléments, constitués par au moins une partie de composant (s) et/ou d'objet (s), la couche mince étant une couche superficielle réalisée sur un substrat en verre. Pour cela, le procédé met en oeuvre une couche d'arrêt enterrée, située entre le substrat en verre et la couche mince. Par couche d'arrêt, on entend une couche qui permet d'arrêter ou de fortement ralentir une étape d'amincissement, par exemple par gravure chimique et/ou mécanochimique. Par exemple, si le substrat est en verre, on peut utiliser une couche d'arrêt qui peut être du silicium (amorphe, polycristallin, monocristallin). De façon avantageuse, une couche intermédiaire, en un matériau dont les propriétés (optiques et/ou chimiques et/ou mécaniques) sont voisines de celles du substrat de base, peut être interposée entre la couche mince et la couche d'arrêt. Cette couche intermédiaire peut être constituée par un dépôt d'oxyde de silicium. La formation d'une couche intermédiaire en un matériau de nature identique ou proche du matériau constituant le substrat de base permet d'obtenir un quasi-substrat. Ce quasi-substrat
<Desc/Clms Page number 7>
se comporte comme un substrat classique pour la réalisation d'un dispositif.
L'invention a donc pour objet un procédé de fabrication d'une couche mince comprenant des composants ou des circuits, caractérisé en ce qu'il comprend les étapes suivantes : a) la formation sur un substrat en verre d'une couche d'arrêt, b) la réalisation, sur la couche d'arrêt, d'une couche mince comprenant tout ou partie d'au moins un composant et/ou circuit, c) l'élimination ou l'amincissement du substrat en verre.
Le procédé peut comprendre en outre une étape de réalisation d'une couche intermédiaire entre la couche d'arrêt et la couche mince. Cette couche intermédiaire peut être en un matériau choisi parmi Si02 et Si3N4.
Selon une application particulière, lors de l'étape b), la réalisation de tout ou partie de composant (s) ou de circuit (s) concerne la réalisation d'un écran à cristal liquide.
Selon une autre application particulière, lors de l'étape b), la réalisation de tout ou partie de composant (s) ou de circuit (s) concerne la réalisation de tout ou partie de circuits microélectroniques, de composants mécaniques et/ou de composants optiques.
L'étape c) peut mettre en oeuvre une ou plusieurs techniques choisies parmi la rectification, le polissage mécano-chimique et l'attaque chimique.
<Desc/Clms Page number 8>
Avantageusement, la couche d'arrêt est en silicium.
Avantageusement, le procédé peut comprendre en outre une étape de solidarisation d'un support sur ladite couche mince.
L'étape c) peut permettre d'éliminer le substrat en verre, le procédé comportant en outre une étape d'élimination de la couche d'arrêt. L'étape b) peut être suivie d'une étape de protection de tout ou partie de composant (s) ou de circuit (s) réalisés en vue de l'étape de solidarisation. Avantageusement, la couche mince étant destinée à faire partie de l'un des deux moyens de confinement d'un cristal liquide, l'étape de solidarisation consiste à solidariser ladite couche mince sur un support destiné à faire partie de l'autre des deux moyens de confinement du cristal liquide permettant ainsi de constituer un écran à cristal liquide. Eventuellement, l'étape c) fournissant un écran à cristal liquide de type transmissif, cet écran est transformé en écran de type réflectif lors d'une étape postérieure consistant à fixer successivement, sur la face libre de la couche mince, un polariseur et un réflecteur. L'étape de solidarisation peut aussi comprendre la solidarisation de ladite couche mince sur un support traité pour présenter tout ou partie de composant (s) ou de circuit (s). Les composant (s) ou circuit (s) du support peuvent constituer tout ou partie de circuits microélectroniques, de composants mécaniques et/ou de composants optiques. L'étape de solidarisation peut aussi comprendre la solidarisation de ladite couche
<Desc/Clms Page number 9>
mince sur un support choisi parmi un support souple, un support rigide, un support en plastique et le support d'une carte à puce. L'étape de solidarisation et l'étape c) peuvent être menées pour ne reporter qu'une partie de la couche mince sur le support. L'étape de solidarisation peut consister à solidariser la couche mince sur un support intermédiaire, le procédé comprenant une autre étape de solidarisation, postérieure à l'étape c), consistant à fixer un support final du côté du substrat en verre aminci ou éliminé. Le procédé peut alors en outre une étape consistant à séparer la couche mince du support intermédiaire.
Avantageusement, la couche mince est en matériau semiconducteur.
BRÈVE DESCRIPTION DES DESSINS
L'invention sera mieux comprise et d'autres avantages et particularités apparaîtront à la lecture de la description qui va suivre, donnée à titre d'exemple non limitatif, accompagnée des dessins annexés parmi lesquels : - les figures 1 à 4 sont des vues en coupe transversale illustrant une première mise en oeuvre du procédé selon la présente invention, - les figures 5 et 6 sont des vues en coupe transversale illustrant une deuxième mise en oeuvre du procédé selon la présente invention.
EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION DE L'INVENTION
La figure 1 illustre l'étape de formation sur un substrat en verre 11 d'une couche d'arrêt 12.
Selon un mode de réalisation avantageux, une couche
<Desc/Clms Page number 10>
intermédiaire 13 à base de Si02 peut être déposée sur la couche d'arrêt 12 pour constituer un quasi-substrat 10.
Le substrat 11 est avantageusement une plaque de verre de grandes dimensions, telle que celles utilisées pour la fabrication des écrans LCD. Il peut s'agir par exemple du verre 1737 de chez Corning ou tout autre verre compatible avec la réalisation des étapes du procédé selon l'invention.
La couche d'arrêt 12 est par exemple obtenue par dépôt de silicium amorphe. Elle peut avoir 300 nm d'épaisseur. Dans certains cas, cette couche peut être recristallisée, par exemple à l'aide d'un faisceau laser de façon à obtenir du silicium polycristallin appelé encore polysilicium. La couche d'arrêt peut également être en Si3N4 ou être une multicouche dont les couches sont choisies parmi des couches de Si, Si3N4, Si02, etc. Dans certains cas, avant de créer cette couche spécifique permettant la séparation, on peut déposer sur le substrat 11 une couche supplémentaire favorisant l'adhérence ou nécessaire à la suite du procédé. Cette couche supplémentaire peut être en oxyde de silicium.
La couche intermédiaire 13 est par exemple constituée par un dépôt d'oxyde de silicium de quelques centaines de nanomètres (par exemple 800 nm). Elle présente une surface libre 14 de type Si02, proche de la surface du verre 11. On obtient alors un quasisubstrat 10.
Sur la face libre 14 de la couche intermédiaire 13, on dépose une couche mince 3, par
<Desc/Clms Page number 11>
exemple en silicium, dans laquelle on réalise tout ou partie d'un dispositif 2 (voir la figure 2). Par dispositif, on entend un ensemble d'éléments actifs ou passifs. A titre d'exemple, un dispositif peut comprendre un composant optique, optoélectronique ou électronique, ou un capteur mécanique, chimique et/ou biologique. Ce peut être également une matrice active avec son circuit d'adressage (cas d'un écran plat) réalisé de façon standard.
Si la couche mince 3 doit être reportée sur un support, sa face libre peut être traitée pour la rendre compatible avec le support, notamment dans le cas d'un support plastique.
La figure 3 représente l'étape de solidarisation du quasi-substrat 10 supportant la couche mince 3 avec un support final 4. La solidarisation peut être obtenue par ajout de matière (par exemple de la colle) ou par une préparation de surface (adhésion moléculaire).
Le procédé se poursuit par une étape d'élimination du substrat en verre. L'élimination du substrat 11 peut être réalisée par différents moyens tels que la rectification ou le polissage mécanochimique ou même l'attaque chimique (humide ou sèche).
De façon avantageuse, l'attaque chimique peut ne se faire que du côté du verre à éliminer, par exemple à l'aide d'un"spin etcher". En effet, si l'on utilise un bain chimique, il peut être nécessaire de protéger le support final. Le verre peut être attaqué par une solution à base de HF.
<Desc/Clms Page number 12>
La couche d'arrêt 12, qui permet d'avoir une sélectivité d'attaque chimique par rapport au substrat, permet de fortement ralentir l'attaque. En effet, le silicium est très peu attaqué par l'HF ou les solutions à base de HF. La couche d'arrêt en silicium peut être ensuite éliminée par exemple par gravure chimique, par exemple avec du TMAH. On obtient la structure de la figure 4.
La couche intermédiaire 13 peut éventuellement être éliminée par exemple par attaque chimique.
A ce stade, la structure obtenue peut être complétée en utilisant des étapes technologiques qui sont compatibles avec le support définitif. Il peut s'agir d'opérations permettant d'assurer la connectique.
Le procédé, tel qu'il est mis en oeuvre cidessus, permet d'obtenir des dispositifs 2 de façon inversée par rapport à leur position initiale sur le quasi-substrat. Si le dispositif ne doit pas être inversé, il est nécessaire d'utiliser pour le report sur le support final un support intermédiaire qui permet la manipulation de la couche mince supportant le dispositif à transférer. De façon avantageuse, la couche mince adhère de façon réversible sur le support intermédiaire.
Les figures 5 et 6 illustrent cette deuxième mise en oeuvre du procédé selon l'invention.
La figure 5 illustre une étape postérieure à celle représentée à la figure 4. Le support 4'est un support intermédiaire. Un support final 5 est alors
<Desc/Clms Page number 13>
collé sur la face libre de la couche intermédiaire 13 si elle a été conservée.
La figure 6 illustre la structure obtenue après élimination du support intermédiaire 4'. Cette élimination peut être obtenue par arrachage du support intermédiaire si la force d'adhérence de ce support intermédiaire est moins élevée que la force d'adhérence du support final.
Si l'épaisseur du substrat en verre est importante, il peut être intéressant de répéter plusieurs fois sur le substrat l'empilement couche d'arrêt-couche intermédiaire.
Il entre dans le cadre de la présente invention de disposer d'un support final de taille différente du quasi-substrat.

Claims (19)

REVENDICATIONS
1. Procédé de fabrication d'une couche mince comprenant des composants ou des circuits, caractérisé en ce qu'il comprend les étapes suivantes : a) la formation sur un substrat en verre (11) d'une couche d'arrêt (12), b) la réalisation, sur la couche d'arrêt (12), d'une couche mince (3) comprenant tout ou partie d'au moins un composant et/ou circuit (2), c) l'élimination ou l'amincissement du substrat en verre (11).
2. Procédé selon la revendication 1, caractérisé en ce qu'il comprend en outre une étape de réalisation d'une couche intermédiaire (13) entre la couche d'arrêt (12) et la couche mince (3).
3. Procédé selon la revendication 2, caractérisé en ce que la couche intermédiaire est en un matériau choisi parmi Si02 et Si3N4.
4. Procédé selon l'une quelconque des revendications 1 à 3, caractérisé en ce que, lors de l'étape b), la réalisation de tout ou partie de composant (s) ou de circuit (s) concerne la réalisation d'un écran à cristal liquide.
5. Procédé selon l'une quelconque des revendications 1 à 3, caractérisé en ce que, lors de l'étape b), la réalisation de tout ou partie de
<Desc/Clms Page number 15>
composant (s) ou de circuit (s) concerne la réalisation de tout ou partie de circuits microélectroniques, de composants mécaniques et/ou de composants optiques.
6. Procédé selon la revendication 1, caractérisé en ce que l'étape c) met en oeuvre une ou plusieurs techniques choisies parmi la rectification, le polissage mécano-chimique et l'attaque chimique.
7. Procédé selon la revendication 1, caractérisé en ce que la couche d'arrêt (12) est en silicium.
8. Procédé selon la revendication 1, caractérisé en ce qu'il comprend en outre une étape de solidarisation d'un support (4) sur ladite couche mince (3).
9. Procédé selon l'une quelconque des revendications 1 à 8, caractérisé en ce que l'étape c) permet d'éliminer le substrat en verre (11), le procédé comportant en outre une étape d'élimination de la couche d'arrêt (12).
10. Procédé selon la revendication 8, caractérisé en ce que l'étape b) est suivie d'une étape de protection de tout ou partie de composant (s) ou de circuit (s) réalisés en vue de l'étape de solidarisation.
<Desc/Clms Page number 16>
11. Procédé selon la revendication 8, caractérisé en ce que, la couche mince étant destinée à faire partie de l'un des deux moyens de confinement d'un cristal liquide, l'étape de solidarisation consiste à solidariser ladite couche mince sur un support destiné à faire partie de l'autre des deux moyens de confinement du cristal liquide permettant ainsi de constituer un écran à cristal liquide.
12. Procédé selon la revendication 11, caractérisé en ce que, l'étape c) fournissant un écran à cristal liquide de type transmissif, cet écran est transformé en écran de type réflectif lors d'une étape postérieure consistant à fixer successivement, sur la face libre de la couche mince, un polariseur et un réflecteur.
13. Procédé selon la revendication 8, caractérisé en ce que l'étape de solidarisation comprend la solidarisation de ladite couche mince sur un support traité pour présenter tout ou partie de composant (s) ou de circuit (s).
14. Procédé selon la revendication 13, caractérisé en ce que lesdits composant (s) ou circuit (s) du support constituent tout ou partie de circuits microélectroniques, de composants mécaniques et/ou de composants optiques.
15. Procédé selon la revendication 8, caractérisé en ce que l'étape de solidarisation
Figure img00160001
1
<Desc/Clms Page number 17>
comprend la solidarisation de ladite couche mince sur un support choisi parmi un support souple, un support rigide, un support en plastique et le support d'une carte à puce.
16. Procédé selon la revendication 8, caractérisé en ce que l'étape de solidarisation et l'étape c) sont menées pour ne reporter qu'une partie de la couche mince sur le support.
17. Procédé selon la revendication 9, caractérisé en ce que l'étape de solidarisation consiste à solidariser la couche mince sur un support intermédiaire (4'), le procédé comprenant une autre étape de solidarisation, postérieure à l'étape c), consistant à fixer un support final (5) du côté du substrat en verre (11) aminci ou éliminé.
18. Procédé selon la revendication 17, caractérisé en ce qu'il comprend en outre une étape consistant à séparer la couche mince (3) du support intermédiaire (4').
19. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que ladite couche mince (3) est en matériau semiconducteur.
FR0112955A 2001-10-09 2001-10-09 Procede de fabrication d'une couche mince comprenant tout ou partie de composant(s) et ou de circuit(s) Withdrawn FR2830681A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR0112955A FR2830681A1 (fr) 2001-10-09 2001-10-09 Procede de fabrication d'une couche mince comprenant tout ou partie de composant(s) et ou de circuit(s)
PCT/FR2002/003408 WO2003032383A2 (fr) 2001-10-09 2002-10-07 Procede de fabrication d'une couche mince
AU2002350823A AU2002350823A1 (en) 2001-10-09 2002-10-07 Method for making a thin layer comprising all or part of component(s) and/or of circuit(s)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0112955A FR2830681A1 (fr) 2001-10-09 2001-10-09 Procede de fabrication d'une couche mince comprenant tout ou partie de composant(s) et ou de circuit(s)

Publications (1)

Publication Number Publication Date
FR2830681A1 true FR2830681A1 (fr) 2003-04-11

Family

ID=8868060

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0112955A Withdrawn FR2830681A1 (fr) 2001-10-09 2001-10-09 Procede de fabrication d'une couche mince comprenant tout ou partie de composant(s) et ou de circuit(s)

Country Status (3)

Country Link
AU (1) AU2002350823A1 (fr)
FR (1) FR2830681A1 (fr)
WO (1) WO2003032383A2 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2876219A1 (fr) * 2004-10-06 2006-04-07 Commissariat Energie Atomique Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees.

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3695956A (en) * 1970-05-25 1972-10-03 Rca Corp Method for forming isolated semiconductor devices
EP0924769A1 (fr) * 1997-07-03 1999-06-23 Seiko Epson Corporation Procede de transfert de dispositifs a couches minces, dispositif a couches minces, dispositif a circuit integre a couches minces, substrat de matrice active, affichage a cristaux liquides et appareil electronique
US6027958A (en) * 1996-07-11 2000-02-22 Kopin Corporation Transferred flexible integrated circuit
US6110393A (en) * 1996-10-09 2000-08-29 Sandia Corporation Epoxy bond and stop etch fabrication method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3695956A (en) * 1970-05-25 1972-10-03 Rca Corp Method for forming isolated semiconductor devices
US6027958A (en) * 1996-07-11 2000-02-22 Kopin Corporation Transferred flexible integrated circuit
US6110393A (en) * 1996-10-09 2000-08-29 Sandia Corporation Epoxy bond and stop etch fabrication method
EP0924769A1 (fr) * 1997-07-03 1999-06-23 Seiko Epson Corporation Procede de transfert de dispositifs a couches minces, dispositif a couches minces, dispositif a circuit integre a couches minces, substrat de matrice active, affichage a cristaux liquides et appareil electronique

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2876219A1 (fr) * 2004-10-06 2006-04-07 Commissariat Energie Atomique Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees.
WO2006037933A2 (fr) * 2004-10-06 2006-04-13 Commissariat A L'energie Atomique Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees
WO2006037933A3 (fr) * 2004-10-06 2006-06-01 Commissariat Energie Atomique Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees
US7541263B2 (en) 2004-10-06 2009-06-02 Commissariat A L'energie Atomique Method for providing mixed stacked structures, with various insulating zones and/or electrically conducting zones vertically localized

Also Published As

Publication number Publication date
WO2003032383A2 (fr) 2003-04-17
WO2003032383A3 (fr) 2003-10-09
AU2002350823A1 (en) 2003-04-22

Similar Documents

Publication Publication Date Title
EP1386346B1 (fr) Procede de transfert selectif de puces semiconductrices d&#39;un support initial sur un support final
EP0660140B1 (fr) Procédé de réalisation d&#39;une structure en relief sur un support en matériau semi-conducteur
EP1497857B1 (fr) Procede de manipulation de couches semiconductrices pour leur amincissement
EP1364400B9 (fr) Procede de fabrication de couches minces sur un support specifique et une application
FR2823599A1 (fr) Substrat demomtable a tenue mecanique controlee et procede de realisation
US20040180518A1 (en) Method for forming a single-crystal silicon layer on a transparent substrate
FR2893750A1 (fr) Procede de fabrication d&#39;un dispositif electronique flexible du type ecran comportant une pluralite de composants en couches minces.
FR2935537A1 (fr) Procede d&#39;initiation d&#39;adhesion moleculaire
WO2001011667A1 (fr) Procede de transfert d&#39;une couche mince comportant une etape de surfragilisation
FR2947380A1 (fr) Procede de collage par adhesion moleculaire.
EP2697825B1 (fr) Procédé de fabrication d&#39;un dispositif opto-microélectronique
EP2798672B1 (fr) Procede de fabrication d&#39;une structure multicouche sur un support
EP2798667B1 (fr) Procede de fabrication d&#39;une structure multicouche sur un support
FR2830681A1 (fr) Procede de fabrication d&#39;une couche mince comprenant tout ou partie de composant(s) et ou de circuit(s)
EP3365929B1 (fr) Procédé de fabrication d&#39;une structure hybride
EP3497711B1 (fr) Procédé de fabrication d&#39;une couche épitaxiée sur une plaque de croissance
EP2798668B1 (fr) Procede de fabrication d&#39;une structure multicouche sur un support
EP1435018B1 (fr) Ecran plat a cristal liquide fonctionnant en mode reflectif et son procede de realisation
FR3073083B1 (fr) Procede de fabrication d&#39;un film sur un feuillet flexible
EP3753047A1 (fr) Structure démontable et procédé de démontage utilisant ladite structure

Legal Events

Date Code Title Description
ST Notification of lapse