FR2824648A1 - Procede de protection d'un circuit logique contre des attaques exterieures, et unite logique contenant un circuit logique a proteger contre des attaques exterieures - Google Patents
Procede de protection d'un circuit logique contre des attaques exterieures, et unite logique contenant un circuit logique a proteger contre des attaques exterieures Download PDFInfo
- Publication number
- FR2824648A1 FR2824648A1 FR0106318A FR0106318A FR2824648A1 FR 2824648 A1 FR2824648 A1 FR 2824648A1 FR 0106318 A FR0106318 A FR 0106318A FR 0106318 A FR0106318 A FR 0106318A FR 2824648 A1 FR2824648 A1 FR 2824648A1
- Authority
- FR
- France
- Prior art keywords
- logic circuit
- unit
- programming
- programmable logic
- programmable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/76—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in application-specific integrated circuits [ASIC] or field-programmable devices, e.g. field-programmable gate arrays [FPGA] or programmable logic devices [PLD]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
- G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Storage Device Security (AREA)
- Semiconductor Integrated Circuits (AREA)
- Microcomputers (AREA)
- Logic Circuits (AREA)
Abstract
La présente invention concerne un procédé de protection d'un circuit logique (11) contenu dans une unité logique (1) contre des attaques extérieures à cette unité. Ce procédé comprend les opérations suivantes : . génération au sein de l'unité (1) d'une instruction de programmation d'un circuit logique programmable (12) contenu dans le circuit logique (11). chargement au sein du circuit logique programmable (12), en réponse à l'instruction de programmation, d'une configuration de programmation spécifique (C1) choisie parmi une pluralité de configurations de programmation distinctes les unes des autres (C1,..., C4). programmation du circuit logique programmable (12) selon la configuration spécifique (C1).
Description
PCI.
PROCEDE DE PROTECTION D'UN CIRCUIT LOGIQUE CONTRE DES
ATTAQUES EXTERIEURES, ET UNITE LOGIQUE CONTENANT UN
CIRCUIT LOGIQUE A PROTEGER CONTRE DES ATTAQUES
EXTERIEURES
La présente invention concerne un procédé de protection d'un circuit logique, et par exemple d'un processeur contre des attaques extérieures. Elle s'applique notamment, mais non exclusivement, aux microprocesseurs se trouvant dans les puces des cartes à puce. La présente invention concerne également une unité logique contenant un circuit logique à protoger contre des attaques extérieures, se trouvant par exemple au sein de la puce d'une
carte à puce.
De manière connue, le microprocesseur incorporé dans la puce d'une carte à puce utilise lors de son fonctionnement un certain nombre de programmes. Dans ce fonctionnement, il utilise des données provenant par exemple de l'extérieur, et des données se trouvant dans la mémoire de la carte. Certaines de ces données peuvent être des données confidentielles; c'est le cas notamment du code secret de la carte. Or, durant l'exécution d'un progra m me pa r le microprocesseur, ces don nées ci rcu lent sur des bus
et sont donc plus aisément détectables.
Afin de protéger ces données, on peut utiliser différentes méthodes de protection. L'une de ces méthodes connues, appelée " scrambling de bus >> repose sur le chiffrage des donnces qui circulent sur les bus, ce qui assure un brouillage de bus et donc une protection supplémentaire de ces
dernières.
Cependant, une telle méthode est encore vulnérable. En effet, le microprocesseur et les circuits logiques contenus dans la puce sont constitués de circuits monolithiques dont les fonctionnalités sont figées une fois pour toutes en sortie de fabrication. Ces circuits monolithiques comprennent des cellules logiques, telles que des portes, des bascules, des F:\Salle\FP000003\PREMDEP\ADMIN\Texte_déposé.doc entrées-sorties, etc. .., et des connexions reliant ces cellules, ces connexions étant donc figées en sortie d'usine. Par conséquent, la puissance consommée par ces circuits lors de chaque utilisation (c'est-à-dire lors de chaque exécution d'une instruction) ne dépend que des données échangées entre les différentes cellules. Ainsi, pour détecter ces données, il suffit de solliciter le circuit au moyen d'un message d'instruction puis d'effectuer une analyse de la
puissance consommée lors de l'exécution de cette instruction par le circuit.
En répétant plusieurs fois cette opération et en corrélant les données obtenues à chaque fois, on augmente la quantité d'information concernant une donnée observoe et l'on fi nit par la reconstituer. U ne tel le méthode de détection est connue sous le nom de Simple Power Analysis ou Differential
Power Analysis, et décrite notamment dans le document WO 99/63693.
Les données contenues dans la mémoire de la carte, et plus particulièrement les données confidentielles, doivent donc être protégées de manière plus efficace contre des attaques extérieures visant à les récupérer
pour ensuite utiliser la carte de manière frauduleuse.
Par ailleurs, I'analyse microscopique d'un circuit logique à partir de celle des bus de connexion de ce dernier, facilement reconnaissables sur le silicium, conduit à la détection du fonctionnement logique de ce circuit, et permet notamment de le copier plus facilement. Même si des techniques de brouillage de bus sont utilisées pour empêcher ce genre d'analyses, appelées
aussi attaques invasives, elles ne sont pas assez efficaces.
La présente invention a donc pour but de mettre au point un procédé de protection d'un circuit logique contre des attaques extérieures, qui assure une protection plus effficaces que ceux de l'art antérieur contre les attaques
par analyse de consommation ou les attaques invasives.
La présente invention propose à cet effet un procédé de protection d'un circuit logique contenu dans une unité logique contre des attaques F:\Salle\FP000003\PREMDEP\ADMIN\Texte_déposé.doc extérieures à ladite unité, ledit procédé comprenant les opérations suivantes: À génération au sein de ladite unité d'une instruction de programmation d'un circuit logique programmable contenu dans ledit circuit logique À chargement au sein dudit circuit logique programmable, en réponse à ladite instruction de programmation, d'une configuration de programmation spécifique choisie parmi une pluralité de configurations de programmation distinctes les unes des autres À programmation dudit circuit logique programmable selon ladite
configuration spécifique.
Un circuit logique programmable est un circuit intégré qui n'a pas de fonctionnalité figée en sortie de fabrication. C'est seulement après la fabrication, lors d'une phase de programmation, que ce circuit prend sa fonctionnalité. Cette programmation peut, de manière générale pour les circuits logiques programmables, être effectuée dans un programmateur, ou, comme c'est le cas selon la présente invention, " in situ ". Cette programmation modifie les connexions reliant les cellules logiques du circuit
entre elles.
Les circuits logiques programmables rendant possible ce type de programmation (" in situ ") par chargement depuis l'extérieur du circuit sont notamment les circuits logiques programmables utilisant la technologie de
programmation SRAM (Static Random Access Memory).
Selon l'invention, pour protéger un circuit logique contre des attaques extérieures telles que celles décrites plus haut, on incorpore à ce dernier un circuit logique programmable. Une instruction de programmation du circuit logique programmable est générée et envoyée à ce dernier, de sorte qu'il va chercher une configuration de programmation parmi un certain nombre de configurations de programmation possibles, par exemple embarquées au sein d'une carte à puce, et se pogramme selon cette
configuration.
F:\Saie\FP000003\PREMDEP\ADMIN\Texte_déposé.doc On appelle configuration de programmation dans le cadre de la présente invention la programmation des cellules logiques (fonctions logiques simples, multiplexeurs, bascules, entrées-sorties, etc...) du circuit logique programmable, afin de leur donner une fonctionnalité, ainsi que celle de la matrice d'interconnexion entre ces cellules. Ainsi, selon l'invention, le circuit logique à protéger comporte au moins une partie qui n'est pas programmée à l'avance, c'est-à-dire qui n'est donc pas figée à l'avance, et se programme selon une configuration donnée, embarquée. La configuration et le profil de puissance du circuit
Jo programmable changent donc réqulièrement.
Lors d'une tentative d'attaque extérieure par analyse de la puissance consommée, cette dernière, qui dépend de la configuration du circuit logique, pourra donc étre différente à chaque fois. Ainsi, on rend beaucoup plus diffficile et longue la recherche des informations confidentielles
contenues dans une carte contenant un tel circuit logique.
Par ailleurs, lorsque le circuit est au repos, c'est-à-dire qu'il n'est pas alimenté, sa partie circuit logique programmable se comporte comme une bo^'te noire (les cellules logiques ne sont pas reliées entre elles), de sorte qu'aucune attaque invasive n'est possible. En effet, il n'est alors pas possible, par simple analyse des circuits connectés aux bus, de retrouver les fonctions
logiques du circuit.
Selon un mode de réalisation de l'invention, I'opération de génération d'une instruction de programmation peut étre effectuée à des instants définis par l'unité logique, par exemple de manière périodique suivant un signal d'horloge (provenant par exemple d'une horloge de l'unité logique), ou de manière aléatoire ou quasi-aléatoire (en utilisant par exemple une focntion Random ou Pseudo-Random), ou encore à chaque mise sous tension du circuit logique à protéger. Ainsi, la génération des instructions de programmation est décidée de manière autonome par l'unité logique, et n'est
pas programmée de l'extérieur, ce qui rend les attaques encore plus difficiles.
F:\Sae\FP000003\PREMDEP\ADMIN\Texte_déposé.doc En outre, I'unité logique peut étre programmée de sorte que le procédé selon l'invention est mis en _uvre lors de chaque réception d'une instruction devant mettre en _uvre le circuit logique à protéger, et avant que ce dernier ne soit activé. Ainsi, à chaque utilisation du circuit logique, consécutive à la réception d'une instruction extérieure, la puissance consommée par ce circuit logique est différente, son implémentation logique étant différente, et une protection du circuit logique contre une attaque par
analyse de la puissance consommée est ainsi réalisée.
De manière avantageuse, le choix de la configuration de programmation spécifique parmi les configurations configurations possibles peut être effectué de manière aléatoire lors de chaque mise en _uvre du
procédé selon l'invention. On accroît ainsi la protection du circuit logique.
La présente invention concerne également une unité logique comprenant: 15. un processeur : À un circuit logique protégé contre des attaques extérieures à ladite unité À une mémoire caractérisée en ce que ledit circuit logique comprend un circuit logique programmable contenant des cellules logiques et des connexions reliant lesdites cellules logiques, en ce que ladite mémoire contient une pluralité de configurations possibles pour ledit circuit logique programmable, et en ce que ladite unité comprend également des moyens pour générer des
instructions de programmation dudit circuit logique programmable.
Une telle unité permet de mettre en _uvre le procédé selon
l'invention énoncé ci-dessus.
Selon l'invention, cette unité peut en outre comprendre un générateur de nombres aléatoires, qui accro'^t la protection puisque chaque configuration est alors choisie de manière aléatoire et donc très difficilement
prédictible.
F:\Salle\FP000003\PREMDEP\ADMIN\Texte déposé.doc Le circuit logique à protéger peut être contenu notamment dans le processeur de cette unité. On protoge ainsi de manière accrue certaines fonctions du processeur. Le circuit logique à protéger peut également être contenu au sein d'un dispositif de sécurisation déjà présent au sein de l'unité logique, comme par exemple un crypto-coprocesseur. De manière avantageuse, le circuit logique programmable est un
FPGA (Field Programmable Gate Array).
Selon l'invention, le circuit logique programmable utilisé peut également être re-programmable. Ceci permet de modifier sa configuration lors de chaque exécution d'une instruction extérieure. Dans ce cas, on choisit par exemple un circuit logique programmable à EPROM (Erasable
Programmable Read Only Memory) et/ou à SRAM.
Une application possible de l'invention se situe dans le domaine des cartes à puce. Ainsi, une unité selon l'invention peut être contenue dans la
puce d'une telle carte.
- D'autres caractéristiques et avantages de l'invention appara'^tront
dans la description ci-après d'un mode de réalisation de l'invention, donné à
titre illustratif et nullement limitatif.
La figure unique représente de manière schématique une carte à puce contenant un dispositif de protection fonctionnant selon le procédé de l'invention. On voit dans cette figure une unité logique sous forme de puce 1 pour carte à puce, comprenant: un microprocesseur 10, 25. un circuit logique 11 à protéger, contenant un circuit logique programmable 12, tel qu'un FPGA (Field Programmable Gate Array) par
exemple,
une mémoire 13 contenant notamment une pluralité de configurations possibles C1 à C4 pour le circuit logique programmable 12 F:\SaIe\FP000003\PREMDEP\ADMIN\Texte_cléposé.doc un générateur 14 de nombres aléatoires (qui génère de manière aléatoire un index de configuration) une interface 15 de la carte 1 avec l'extérieur
un circuit d'horloge 16.
Le circuit logique 11 à protéger peut être tout circuit de la carte, et par exemple tout ou partie d'un crypto-coprocesseur (tel que celui décrit dans le document mentionné plus haut), le microprocesseur lui-même ou
tout autre circuit que l'on souhaite protéger contre des attaques extérieures.
Un circuit FPGA 12 utilisé dans le mode de réalisation présenté sur la figure en tant circuit logique programmable comprend, de manière connue et non représentée, une pluralité de cellules logiques telles que des portes, des bascules, des entrées-sorties, etc... et des connexions reliant entre elles ces cellules logiques. De tels circuits sont classiques et commercialisés à l'heure
actuelle par de nombreuses sociétés.
Le FPGA 12 est re-programmable.
On explique à présent le fonctionnement de la carte à puce 1 et la manière avec laquelle le circuit logique 11 à protéger est protégé selon l'invention. De manière périodique, en fonction notamment du signal d'horloge émis par le circuit d'horloge 16, le microprocesseur 10 génère une instruction de programmation du FPGA 12. Cette instruction de programmation est envoyée au FPGA 12 et en même temps au générateur de nombres aléatoires 14. Ce dernier pointe alors, selon le nombre aléatoire généré, sur
l'une des configurations C1 à C4, par exemple sur la configuration C1.
Le FPGA 12 va ensuite (ou en parallèle) chercher sa configuration au sein de la mémoire 13, en suivant le pointage généré par le générateur de nombres aléatoires 14. Dans l'exemple choisi, le FPGA 12 resoit donc l'instruction de se configurer selon la configuration C1, et exécute cette instruction de sorte que ses cellules logiques sont maintenant reliées et
programmées selon la configuration C1.
F: \Sale\FP00000:3\PREM DEP\ADMI N\Texte_déposé.cloc Dans cet exemple, on a décrit la génération par le microprocesseur d'une instruction de programmation du FPGA 12 de manière périodique en fonction d'un signal d'horloge. Ceci permet au FPGA 12 d'être reprogrammé par " décision " interne à la puce, sans l'intervention d'aucune instruction extérieure de programmation, et rend donc le procédé selon
l'invention très efficace.
Le même résultat peut être obtenu en programmant par exemple à l'avance le microprocesseur 10 pour qu'il génère des instructions de programmation du FPGA 12 à des instants prédéfinis, ou à des instants aléatoires ou quasi-aléatoires. On peut aussi prévoir que chaque mise sous tension du microprocesseur 10 entrane la génération par ce dernier d'une
instruction de programmation du FPGA 12.
Par ailleurs, on peut encore prévoir que lorsqu'une instruction provenant de l'extérieur de la carte à puce 1 est transmise à cette dernière par l'intermédiaire de l'interface 15 et doit être exécutée par le circuit logique 11, le microprocesseur 10 génère aussi une instruction de programmation du FPGA 12 et le procédé selon l'invention est mis en _uvre avant que
l'instruction provenant de l'extérieur de la carte soit exécutée.
Lorsqu'une autre instruction destinée à être exécutée par la carte 1 est transmise à cette dernière par l'intermédiaire de l'interface 15, le procédé
ci-dessus se reproduit, et ainsi de suite.
Grâce à l'utilisation du générateur de nombre aléatoires 14, la configuration du FPGA 12 change de manière aléatoire lors de chaque
instruction à exécuter par le cIrcuit logique 11.
De la même manière, le circuit d'horloge peut envoyer directement au FPGA 12 et au générateur de nombres aléatoires 14 une instruction de programmation, soit de fason périodique (en fonction par exemple de la fin de comptage d'un timer), soit en fonction de la détection d'une situation particulière dans le circuit 11 à partir de l'état de signaux internes, soit en F:\Salle\FP000003\PREMDEP\ADMIN\Texte_déposé.doc : -% fonction d'un reset, soit encore en fonction de la réception d'une commande
particulière venue de l'extérieur.
Ainsi, comme expliqué plus haut, des attaques extérieures par analyse de la consommation du circuit logique li sont rendues très difficiles du fait du changement quasiment non prédictible de la configuration du
FPGA 12 que contient ce dernier.
Par ailleurs, il est à noter que lorsque le FPGA 12 n'est pas sous tension, c'est-à-dire lorsqu'il n'est sollicité par aucune instruction extérieure, les connexions entre ses cellules logiques sont inexistantes, de sorte qu'il appara^'t comme une bo^'te noire (on dit aussi " mer de portes ") et rend donc impossibles les attaques invasives. Il doit alors être reprogrammé lors de chaque mise sous tension. C'est le cas notamment lorsque la technologie
SRAM est utilisée dans le FPGA.
Bien entendu, le mode de réalisation qui vient d'être décrit ne constitue qu'un exemple d'application du procédé selon l'invention, et l'on
pourra remplacer tout moyen par un moyen équivalent sans sortir du cadre -
de l'invention.
Notamment, on pourra remplacer le générateur de nombres aléatoires par une programmation prédéfinie de la suite des configurations
que le circuit logique programmable doit adopter.
Par ailleurs, les instructions de programmation envoyées au circuit logique programmable peuvent provenir du microprocesseur, ou d'une fonction logique embarquée dans la carte, dite générateur d'instructions de programmation 17, détectant une information circulant dans la carte et
agissant de manière autonome.
Le circuit logique programmable selon l'invention peut être incorporé
dans toute zone sensible de la carte, que l'on veut protéger.
Enfin, le circuit logique programmable utilisé selon l'invention peut être choisi parmi tout type de circuit logique programmable connu, comme F:\Salle\FP000003\PREMDEP\ADMIN\Texte déposé.doc notamment les CPLD (Complex Programmable Logic Device), SPLD (Simple
Programmable Logic Device), PLA (Programmable Logic Array).
Tout autre type de circuit logique programmable que ceux mentionnés cidessus pout également étre utilisé dans le cadre de I'invention. Enfin, on pourra remplacer tout moyen par un moyen équivalent
sans sortir du cadre de l'invention.
if.. ..
F:\Salle\FP000003\PREMDEP\ADMIN\Texte déposé.doc
Claims (10)
- 2. Procédé selon la revendication caractérisé en ce que l'opération de génération d'une instruction de programmation est effectuée à desinstants définis par ladite unité logique ().
- 3. Procédé selon la revendication 2 caractérisé en ce que l'opération de zo génération d'une instruction de programmation est effectuée de manière périodique ou de manière aléatoire ou quasi-aléatoire, ouencore à chaque mise sous tension dudit circuit logique.
- 4. Procédé selon l'une des revendications 1 à 3 caractérisé en ce qu'il esteffectué lors de chaque réception par ledit circuit logique (11) d'une instruction extérieure audit circuit logique (11) à exécuter par leditcircuit logique (11), avant l'exécution de ladite instruction extérieure.F:\Salle\FP000003\PREMDEP\ADMIN\Texte déposé.doc
- 5. Procédé selon l'une des revendications 1 à 4 caractérisé en ce que lechoix de ladite configuration spécifique est effectué de manièrealéatoire lors de chaque mise en _uvre dudit procédé.
- 6. Unité logique (1) comprenant: À un processeur (10) À un circuit logique (11) protégé contre des attaques extérieures à ladite unité (1) À une mémoire (13) caractérisoe en ce que ledit circuit logique (11) comprend un circuit logique programmable (12) contenant des cellules logiques et des connexions reliant lesdites cellules logiques, en ce que ladite mémoire (13) contient une pluralité de configurations possibles (C1,..., C4) pour ledit circuit logique programmable (12), et en ce que ladite unité (1) comprend également des moyens (10, 16, 17) pour générer desinstructions de programmation dudit circuit logique programmable (12).
- 7. Unité selon la revendication 6 caractérisée en ce qu'elle comprend enoutre un générateur de nombres aléatoires (14).
- 8. Unité selon l'une des revendications 6 ou 7 caractérisée en ce que leditcircuit logique (11) est contenu dans ledit processeur (10).
- 9. Unité selon l'une des revendications 6 à 8 caractérisée en ce que leditcircuit logique programmable (12) est un FPGA (Field ProgrammableGate Array).1O. Unité selon la revendication 9 caractérisée en ce que ledit FPGA est dutype à EPROM et/ou à SRAM.
- 11. Unité selon l'une des revendications 6 à 10 caractérisé en ce que leditcircuit logique programmable (12) est re-programmable.F:\Salle\FP000003\PREMDEP\ADMIN\Texte_déposé.doc 12. Unit sewn lane des ndabons 6 11 racr6e en qua ledgegn6[ateur d'inrucons de programmaBon Cat ledlt pFocesseur (10).
- 13. Unitd salon [une des FevendicaBons 6 12 caractrise en ce qu'eLeapparent puce done came puce.a
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0106318A FR2824648B1 (fr) | 2001-05-14 | 2001-05-14 | Procede de protection d'un circuit logique contre des attaques exterieures, et unite logique contenant un circuit logique a proteger contre des attaques exterieures |
| PCT/FR2002/001433 WO2002093332A1 (fr) | 2001-05-14 | 2002-04-25 | Procede de protection d'un circuit logique contre des attaques exterieures, et unite logique comprenant un circuit logique a proteger contre des attaques exterieures |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0106318A FR2824648B1 (fr) | 2001-05-14 | 2001-05-14 | Procede de protection d'un circuit logique contre des attaques exterieures, et unite logique contenant un circuit logique a proteger contre des attaques exterieures |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2824648A1 true FR2824648A1 (fr) | 2002-11-15 |
| FR2824648B1 FR2824648B1 (fr) | 2003-08-08 |
Family
ID=8863234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0106318A Expired - Fee Related FR2824648B1 (fr) | 2001-05-14 | 2001-05-14 | Procede de protection d'un circuit logique contre des attaques exterieures, et unite logique contenant un circuit logique a proteger contre des attaques exterieures |
Country Status (2)
| Country | Link |
|---|---|
| FR (1) | FR2824648B1 (fr) |
| WO (1) | WO2002093332A1 (fr) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004079381A1 (fr) * | 2003-03-04 | 2004-09-16 | Infineon Technologies Ag | Configuration de circuit destinee a la detection d'un defaut dans un circuit logique de commutation |
| EP1642386A2 (fr) * | 2003-05-12 | 2006-04-05 | Sony Electronics Inc. | Carte de cablage configurable |
| EP1930834A1 (fr) * | 2006-12-05 | 2008-06-11 | Siemens Schweiz AG | Système de processeur protégé par cryptographie |
| EP2624296A1 (fr) * | 2012-02-06 | 2013-08-07 | Altis Semiconductor | Protection d'un circuit integre contre des attaques invasives |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6665782B2 (en) * | 2001-08-16 | 2003-12-16 | International Business Machines Corporation | Method and apparatus for preventing unauthorized access of memory devices |
| US7475259B1 (en) | 2002-02-28 | 2009-01-06 | The Directv Group, Inc. | Multiple nonvolatile memories |
| US7275163B2 (en) | 2002-02-28 | 2007-09-25 | The Directv Group, Inc. | Asynchronous configuration |
| US7437571B1 (en) | 2002-02-28 | 2008-10-14 | The Directv Group, Inc. | Dedicated nonvolatile memory |
| US7457967B2 (en) | 2002-02-28 | 2008-11-25 | The Directv Group, Inc. | Hidden identification |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2776410A1 (fr) * | 1998-03-20 | 1999-09-24 | Gemplus Card Int | Dispositifs pour masquer les operations effectuees dans une carte a microprocesseur |
| EP0977108A2 (fr) * | 1998-07-29 | 2000-02-02 | Philips Corporate Intellectual Property GmbH | Dispositif de traitement électronique de signaux de données |
| WO2000008542A1 (fr) * | 1998-07-31 | 2000-02-17 | Koninklijke Philips Electronics N.V. | Machine de traitement de donnees pourvue de moyens d'obvier a des methodes d'analyses aux fins de la detection d'une valeur propre de secret |
-
2001
- 2001-05-14 FR FR0106318A patent/FR2824648B1/fr not_active Expired - Fee Related
-
2002
- 2002-04-25 WO PCT/FR2002/001433 patent/WO2002093332A1/fr not_active Application Discontinuation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2776410A1 (fr) * | 1998-03-20 | 1999-09-24 | Gemplus Card Int | Dispositifs pour masquer les operations effectuees dans une carte a microprocesseur |
| EP0977108A2 (fr) * | 1998-07-29 | 2000-02-02 | Philips Corporate Intellectual Property GmbH | Dispositif de traitement électronique de signaux de données |
| WO2000008542A1 (fr) * | 1998-07-31 | 2000-02-17 | Koninklijke Philips Electronics N.V. | Machine de traitement de donnees pourvue de moyens d'obvier a des methodes d'analyses aux fins de la detection d'une valeur propre de secret |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004079381A1 (fr) * | 2003-03-04 | 2004-09-16 | Infineon Technologies Ag | Configuration de circuit destinee a la detection d'un defaut dans un circuit logique de commutation |
| EP1642386A2 (fr) * | 2003-05-12 | 2006-04-05 | Sony Electronics Inc. | Carte de cablage configurable |
| EP1642386A4 (fr) * | 2003-05-12 | 2010-08-18 | Sony Electronics Inc | Carte de cablage configurable |
| EP1930834A1 (fr) * | 2006-12-05 | 2008-06-11 | Siemens Schweiz AG | Système de processeur protégé par cryptographie |
| EP2624296A1 (fr) * | 2012-02-06 | 2013-08-07 | Altis Semiconductor | Protection d'un circuit integre contre des attaques invasives |
| FR2986632A1 (fr) * | 2012-02-06 | 2013-08-09 | Altis Semiconductor Snc | Protection d'un circuit integre contre des attaques invasives |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2002093332A1 (fr) | 2002-11-21 |
| FR2824648B1 (fr) | 2003-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2280364B1 (fr) | Détecteur d'injection de fautes dans un circuit intégré | |
| EP1062633B1 (fr) | Dispositifs pour masquer les operations effectuees dans une carte a microprocesseur | |
| FR2935823A1 (fr) | Procede et dispositif de protection d'un microcircuit contre les attaques. | |
| FR2824648A1 (fr) | Procede de protection d'un circuit logique contre des attaques exterieures, et unite logique contenant un circuit logique a proteger contre des attaques exterieures | |
| CN101512660A (zh) | 检测基于辐射的攻击 | |
| EP0626760B1 (fr) | Système électronique organisé en réseau matriciel de cellules | |
| EP1107503B1 (fr) | Composant électronique de sécurité | |
| EP0720098B1 (fr) | Dispositif de sécurisation de systèmes d'information organisés autour de microprocesseurs | |
| FR2979442A1 (fr) | Microprocesseur protege contre le vidage de memoire | |
| FR2732487A1 (fr) | Procede de protection de zones de memoires non volatiles | |
| EP0965994B1 (fr) | Dispositif à circuit intégré sécurisé au moyen de lignes complémentaires de bus | |
| EP1163562B1 (fr) | Procede de securisation d'un enchainement d'operations realisees par un circuit electronique dans le cadre de l'execution d'un algorithme | |
| EP1821111B1 (fr) | Circuit électronique comprenant un mode de test sécurisé par l'utilisation d'un identifiant, et procédé associé. | |
| EP1742407B1 (fr) | Protection d'une quantité numérique contenue dans un circuit intégré comportant une interface JTAG | |
| FR2811790A1 (fr) | Microcontroleur securise contre des attaques dites en courant | |
| EP1633074A1 (fr) | Circuit intégré à signal de sécurisation codé, procédé de sécurisation, dispositif et signal de sécurisation codé au moyen d'une clé dynamique correspondants. | |
| EP1603138A1 (fr) | Mémoire non volatile comprenant des moyens de brouillage de la lecture de cellules mémoire | |
| EP1715436A2 (fr) | Protection du déroulement d'un programme exécuté par un circuit intégré ou de données contenues dans ce circuit | |
| EP1877811B1 (fr) | Circuit integre comportant un mode de test securise par detection de l etat chaine des cellules configurables du circuit integre | |
| EP1125259B1 (fr) | Dispositif et procede pour la securisation d'un circuit integre | |
| EP3350745B1 (fr) | Gestion d'un affichage d'une vue d'une application sur un écran d'un dispositif électronique de saisie de données, procédé, dispositif et produit programme d'ordinateur correspondants | |
| Krachenfels et al. | Trojan awakener: detecting dormant malicious hardware using laser logic state imaging (extended version) | |
| EP1818677B1 (fr) | Circuit électronique comprenant un mode de test sécurisé par rupture d'une chaîne de test | |
| EP2162913A1 (fr) | Procédé de fabrication d'un système électronique sécurisé, dispositif de sécurisation de circuit intégré et système électronique correspondants | |
| FR2840428A1 (fr) | Procede securise de deploiement d'un programme informatique sur des supports d'informations distincts |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20100129 |