FR2820906A1 - Appareils et procedes de codage et de decodage pour un systeme de communications du service mobile - Google Patents
Appareils et procedes de codage et de decodage pour un systeme de communications du service mobile Download PDFInfo
- Publication number
- FR2820906A1 FR2820906A1 FR0201851A FR0201851A FR2820906A1 FR 2820906 A1 FR2820906 A1 FR 2820906A1 FR 0201851 A FR0201851 A FR 0201851A FR 0201851 A FR0201851 A FR 0201851A FR 2820906 A1 FR2820906 A1 FR 2820906A1
- Authority
- FR
- France
- Prior art keywords
- coded
- symbols
- coded symbols
- muller
- sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0067—Rate matching
- H04L1/0068—Rate matching by puncturing
- H04L1/0069—Puncturing patterns
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Mobile Radio Communication Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
L'invention concerne un système de communications du service mobile du type AMRC qui détermine le nombre de bits d'information d'entrée et le nombre de symboles devant être perforés, et code ou décode les bits d'information d'entrée. Un codeur Reed-Muller 110 crée un mot de code Reed-Muller de premier ordre, et un élément de perforation 120 délivre en sortie un mot de code (12, 5) optimal en perforant 4 symboles codés consécutifs à partir d'une suite de 16 symboles codés constituant le mot de code Reed-Muller de premier ordre.Domaine d'application : codage et décodage dans des systèmes de télécommunications, etc.
Description
<Desc/Clms Page number 1>
L'invention concerne de façon générale la technologie du codage/décodage dans un système de communications, et en particulier un appareil et un procédé de codage/décodage pour un système de communications du service mobile du type AMRC (accès multiples par répartition en code) utilisant un code de correction d'erreurs.
Dans un système IMT-2000 (Télécommunications mobiles internationales-2000), un système futur de communications mobiles du type AMRC transmet des données d'utilisateur pour un service vocal, un service de formation d'image et un service de données, en même temps que des données de commande pour la mise en oeuvre des services. Il est important de minimiser les erreurs apparaissant pendant la transmission de telles données afin d'améliorer la qualité des services. A cet effet, des codes de correction d'erreurs destinés à corriger des erreurs de bits de données sont utilisés pour minimiser les erreurs apparaissant pendant la transmission des données. Etant donné que l'utilisation des codes de correction d'erreurs vise à minimiser les erreurs de bits de données portant sur les données transmises, il est très important d'utiliser des codes optimaux de correction d'erreurs.
Habituellement, on utilise des codes linéaires pour les codes de correction d'erreurs, car il est aisé d'analyser leurs performances. Une distribution des distances de Hamming pour des mots de code des codes de correction d'erreurs sert de mesure indiquant les performances des codes linéaires. La distance de Hamming est le nombre consécutif de symboles autres que zéro dans un mot de code. Autrement dit, pour un certain mot de code 0111 , le nombre de 1 consécutifs inclus dans le mot de code est égal à 3, en sorte que la distance de Hamming est de 3. La valeur la plus petite parmi les valeurs de distance de Hamming est appelée une distance minimale , et un accroissement de la distance minimale du mot de code améliore les performances de correction
<Desc/Clms Page number 2>
d'erreurs du mot de code. En d'autres termes, le code optimal signifie un code ayant les performances optimales de correction d'erreurs.
Un article intitulé, An Updated Table of MinimumDistance Bounds for Binary Linear Codes (A. E. Brouwer et Tom Verhoeff, IEEE Transactions on information Theory, Vol.
39, nO 2, Mars 1993, décrit une distance minimale entre codes qui dépend des valeurs d'entrée et de sortie des codes linéaires binaires et qui est conçue pour générer des codes optimaux suivant le nombre de symboles codés générés par le codage des bits d'information d'entrée.
L'article décrit un code linéaire (12, 5) pour lequel le nombre de bits d'information d'entrée est de 5 et le nombre de symboles codés en sortie est de 12, et son code optimal présente la distance minimale de 4. Par conséquent, lorsqu'on utilise le code linéaire (12,5), il est nécessaire de considérer à la fois l'utilisation du code optimal ayant la distance minimale de 4 et la création du code optimal ayant la distance minimale de 4, tout en minimisant en même temps la complexité du matériel.
De plus, l'article décrit un code linéaire (24,6) pour lequel le nombre de bits d'information d'entrée est de 6 et le nombre de symboles codés en sortie est de 24. Son code optimal présente la distance minimale de 10. Par conséquent, lors de l'utilisation du code linéaire (24,6), il est nécessaire de considérer à la fois l'utilisation du code optimal ayant la distance minimale de 10 et la création du code optimal ayant la distance minimale de 10 tout en minimisant la complexité du matériel.
Un objet de la présente invention est donc de proposer un appareil et un procédé de codage pour créer un mot de code optimal (12,5) dans un système de communications du service mobile utilisant un code de correction d'erreurs.
Un autre objet de l'invention est de proposer un appareil et un procédé pour déterminer des positions de perforation utilisées dans la création d'un mot de code
<Desc/Clms Page number 3>
(12, 5) optimal en perforant un mot de code de Reed-Muller de premier ordre constitué de 16 symboles codés.
Un autre objet encore de l'invention est de proposer un appareil et un procédé pour décoder un mot de code (12,5) reçu dans un système de communications du service mobile en utilisant un code de correction d'erreurs.
Un autre objet encore de l'invention est de proposer un appareil et un procédé de codage pour créer un mot de code (24, 6) optimal dans un système de communications du service mobile utilisant un code de correction d'erreurs.
Un autre objet encore de l'invention est de proposer un appareil et un procédé pour déterminer des positions de perforation utilisées dans la création d'un mot de code (24,6) optimal en perforant un mot de code Reed-Muller de premier ordre constitué de 32 symboles codés.
Un autre objet de l'invention est de proposer un appareil et un procédé pour décoder un mot de code (24,6) reçu dans un système de communications du service mobile utilisant un code de correction d'erreurs.
Conformément à un premier aspect de l'invention, il est proposé un appareil pour le codage d'une suite de bits d'information d'entrée à 5 bits en un mot de code (12,5) constitué de 12 symboles codés. L'appareil comporte un codeur Reed-Muller destiné à recevoir la suite de bits d'information d'entrée et à créer un mot de code ReedMuller de premier ordre constitué de 16 symboles codés ; et un élément de perforation destiné à délivrer en sortie un mot de code (12,5) optimal en perforant 4 symboles codés consécutifs provenant d'une suite des 16 symboles codés constituant le mot de code Reed-Muller de premier ordre, en commençant à un symbole codé choisi parmi les premier, troisième, cinquième, septième, neuvième et onzième symboles codés.
Conformément à un deuxième aspect de l'invention, il est proposé un appareil pour le codage d'une suite de bits d'information d'entrée à 5 bits en un mot de code (12, 5)
<Desc/Clms Page number 4>
constitué de 12 symboles codés. L'appareil comporte un codeur Reed-Muller destiné à recevoir la suite de bits d'information d'entrée et à générer un mot de code ReedMuller de premier ordre constitué de 16 symboles codés ; et un élément de perforation destiné à délivrer en sortie un mot de code (12, 5) optimal en perforant un symbole codé sélectionné parmi les deuxième, troisième, sixième et septième symboles codés provenant d'une suite des 16 symboles codés constituant le mot de code Reed-Muller de premier ordre, et en perforant aussi 3 symboles codés à des intervalles de 2 symboles en commençant au symbole codé sélectionné.
Conformément à un troisième aspect de l'invention, il est proposé un appareil pour le codage d'une suite de bits d'information d'entrée à 5 bits en un mot de code (12,5) constitué de 12 symboles codés. L'appareil comporte un codeur Reed-Muller destiné à recevoir la suite de bits d'information d'entrée et à générer un mot de code ReedMuller de premier ordre constitué de 16 symboles codés ; et un élément de perforation destiné à délivrer en sortie un mot de code (12, 5) optimal en perforant un symbole codé sélectionné parmi les zéroième, premier, deuxième, quatrième, cinquième et sixième symboles codés provenant d'une suite des 16 symboles codés constituant le mot de code Reed-Muller de premier ordre, et en perforant aussi 3 symboles codés à des intervalles de 3 symboles en commençant au symbole codé sélectionné.
Conformément à un quatrième aspect de l'invention, il est proposé un appareil pour le codage d'une suite de bits d'information d'entrée à 6 bits en un mot de code (24,6) constitué de 24 symboles codés. L'appareil comporte un codeur Reed-Muller destiné à recevoir la suite de bits d'information d'entrée et à générer un mot de code ReedMuller de premier ordre constitué de 32 symboles codés ; et un élément de perforation destiné à délivrer en sortie un mot de code (24,6) optimal en sélectionnant un symbole codé
<Desc/Clms Page number 5>
parmi les deuxième, sixième et dixième symboles codés d'une suite des 32 symboles codés constituant le mot de code Reed-Muller de premier ordre, et en perforant le symbole codé sélectionné, 6 symboles codés à des intervalles de 3 symboles en commençant au symbole codé sélectionné, et en perforant aussi un symbole codé à un intervalle de 1 symbole en commençant à un dernier symbole parmi les 6 symboles codés perforés.
L'invention sera décrite plus en détail en regard des dessins annexés à titre d'exemples nullement limitatifs et sur lesquels : la figure 1 est un schéma illustrant une structure d'un appareil de codage selon une première forme de réalisation de l'invention ; la figure 2 est un schéma illustrant une structure détaillée du codeur Reed-Muller représenté sur la figure 1 ; la figure 3 est un schéma illustrant une structure d'un appareil de décodage selon la première forme de réalisation de l'invention ; la figure 4 est un schéma illustrant une structure d'un appareil de codage selon une seconde forme de réalisation de l'invention ; la figure 5 est un schéma illustrant une structure détaillée du codeur Reed-Muller de la figure 4 ; et la figure 6 est un schéma illustrant une structure d'un appareil de décodage selon la seconde forme de réalisation de l'invention.
Dans la description qui suit, des fonctions ou réalisations bien connues ne seront pas décrites en détail pour ne pas obscurcir l'invention par des détails inutiles.
L'invention propose deux formes de réalisation différentes. Une première forme de réalisation porte sur un appareil de codage destiné à créer un mot de code (12,5) optimal et sur un appareil de décodage destiné à décoder le mot de code (12,5) créé dans un système de communications du service mobile utilisant un code de correction
<Desc/Clms Page number 6>
d'erreurs. Une seconde forme de réalisation porte sur un appareil de codage destiné à créer un mot de code (24, 6) optimal et sur un appareil de décodage destiné à décoder le mot de code (24,6) créé dans un système de communications du service mobile utilisant un code de correction d'erreurs. Les formes de réalisation créent un mot de code optimal en perforant des symboles en des emplacements spécifiques parmi les symboles codés constituant un mot de code Reed-Muller de premier ordre. La première forme de réalisation crée un mot de code Reed-Muller de premier ordre constitué de 16 symboles codés en recevant une suite de bits d'information constituée de 5 bits, puis crée un mot de code (12,5) en perforant 4 symboles codés à partir des 16 symboles codés. La seconde forme de réalisation crée un mot de code Reed-Muller de premier ordre constitué de 32 symboles codés en recevant une suite de bits d'information constituée de 6 bits puis crée un mot de code (24,6) en perforant 8 symboles codés à partir des 32 symboles codés.
La première forme de réalisation de l'invention propose un processus pour créer un mot de code en utilisant un code linéaire (12,5) en tant que code optimal de correction d'erreurs pour le système de communications du service mobile du type AMRC, puis en décodant le mot de code (12,5) créé. Par exemple, la première forme de réalisation utilise un code de correction d'erreurs, un code Reed-Muller de premier ordre (12, 5) obtenu en perforant 4 symboles à partir des 16 symboles codés constituant un mot de code Reed-Muller de premier ordre ayant une longueur de 16. Bien qu'il existe d'innombrables façons de créer le code Reed-Muller de premier ordre (12, 5), il est possible non seulement de minimiser la complexité du matériel, mais également de créer un mot de code optimal en utilisant le procédé de création d'un code Reed-Muller de premier ordre, puis en perforant le code Reed-Muller de premier ordre créé, comme dans la première forme de réalisation de l'invention. Une réduction
<Desc/Clms Page number 7>
importante de la longueur du code Reed-Muller de premier ordre contribue à minimiser la complexité du matériel. De plus, il est non seulement possible de minimiser la complexité du matériel, mais également de créer un code optimisé pour les performances de correction d'erreurs, en perforant le mot de code Reed-Muller de premier ordre.
Comme indiqué précédemment, la forme de réalisation de l'invention utilise le code Reed-Muller de premier ordre en tant que code de correction d'erreurs et, ici, un mot de code bi-orthogonal est utilisé pour le code Reed-Muller de premier ordre.
Comme indiqué ci-dessus, le mot de code (12, 5) est créé en perforant 4 symboles à partir de 16 symboles codés (symboles de code bi-orthogonal) constituant un mot de code Reed-Muller de premier ordre d'une longueur de 16. Une distance minimale dmin du mot de code dépend des positions de perforation où les 4 symboles sont perforés à partir des 16 symboles de code bi-orthogonal. Comme mentionné précédemment, la distance minimale d'un mot de code fait référence à la valeur la plus petite parmi les valeurs de distance de Hamming du mot de code, et une augmentation de la distance minimale améliore les performances de correction d'erreurs d'un code linéaire de correction d'erreurs. Il est donc important de déterminer des positions appropriées de perforation pour créer un mot de code bi-orthogonal (12,5) ayant d'excellentes performances de correction d'erreurs dans le mot de code Reed-Muller de premier ordre d'une longueur de 16.
Des combinaisons de perforation pour les 4 positions de perforation nécessaires pour créer un mot de code (12,5) optimal peuvent être calculées expérimentalement. Il y a 16
combinaisons typiques de perforation : {l, 2, 3, 4}, {3, 4, 5, 6}, {5, 6, 7, 8}, {7, 8, 9, 10}, {9, 10, 11, 12}, {Il, 12, 13, 14}, {2, 4, 6, 8}, {3, 5, 7, 9}, {6, 8, 10, 12}, {7, 9, 11, 13}, {0, 3, 6, 9}, {1, 4, 7, 10}, {2, 5, 8, 11}, {4, 7, 10, 13}, {5, 8, Il, 14} et {6, 9, 12, 15}. Un mot de
combinaisons typiques de perforation : {l, 2, 3, 4}, {3, 4, 5, 6}, {5, 6, 7, 8}, {7, 8, 9, 10}, {9, 10, 11, 12}, {Il, 12, 13, 14}, {2, 4, 6, 8}, {3, 5, 7, 9}, {6, 8, 10, 12}, {7, 9, 11, 13}, {0, 3, 6, 9}, {1, 4, 7, 10}, {2, 5, 8, 11}, {4, 7, 10, 13}, {5, 8, Il, 14} et {6, 9, 12, 15}. Un mot de
<Desc/Clms Page number 8>
code Reed-Muller de premier ordre est constitué de 16 symboles codés allant du zéroième au quinzième symboles codés. Par exemple, la combinaison de perforation {1, 2,3, 4} est une combinaison de perforation pour perforer 4 symboles codés consécutifs à partir des 16 symboles codés comprenant le mot de code Reed-Muller de premier ordre à un intervalle de 1 symbole, en commençant à un premier symbole codé. La combinaison de perforation {2, 4, 6, 8} est une combinaison de perforation pour perforer 4 symboles codés à partir des 16 symboles codés constituant le mot de code Reed-Muller de premier ordre à des intervalles de 2 symboles, en commençant à un deuxième symbole codé. La combinaison de perforation (0, 3,6, 9} est une combinaison de perforation pour perforer 4 symboles codés à partir des 16 symboles codés constituant le mot de code Reed-Muller de premier ordre à des intervalles de 3 symboles, en commençant à un zéroième symbole codé. De cette manière, les 16 combinaisons de perforation ont leurs propres régularités. Dans les six combinaisons de perforation {1,
2, 3, 4}, {3, 4, 5, 6}, {5, 6, 7, 8}, {7, 8, 9, 10}, {9, 10, 11, 12} et {11, 12, 13, 14}, les positions de perforation des symboles codés ont un intervalle égal de 1.
2, 3, 4}, {3, 4, 5, 6}, {5, 6, 7, 8}, {7, 8, 9, 10}, {9, 10, 11, 12} et {11, 12, 13, 14}, les positions de perforation des symboles codés ont un intervalle égal de 1.
Dans les 4 combinaisons de perforation {2, 4, 6, 8}, {3, 5, 7, 9}, {6, 8, 10, 12} et {7, 9, 11, 13}, les positions de perforation de symboles codés ont un intervalle égal de 2.
Dans les six combinaisons de perforation {0, 3, 6, 9}, {l, 4, 7, 10}, {2, 5, 8, 11}, {4, 7, 10, 13}, {5, 8, Il, 14} et {6, 9,12, 15}, les positions de perforation des symboles codés ont un intervalle égal de 3. Si un émetteur du système de communications du service mobile utilise les combinaisons de perforation ayant les facteurs de régularité pendant un codage, un récepteur associé à l'émetteur devrait également utiliser les combinaisons de perforation ayant les mêmes facteurs de régularité pendant un décodage, à la suite d'un accord préalable. Cet accord est généralement prescrit par un protocole de
<Desc/Clms Page number 9>
communications. Il est cependant possible aussi que l'émetteur informe le récepteur des positions de perforation.
La figure 1 illustre une structure d'un appareil de codage selon une première forme de réalisation de l'invention. En référence à la figure 1, un appareil de codage selon une forme de réalisation de l'invention utilise un codeur (12,5) 100 destiné à délivrer en sortie 12 symboles codés en recevant une suite de bits d'information de 5 bits. Le codeur (12,5) 100 comprend un codeur bi-orthogonal (16,5) 110 et un élément de perforation 120. Le codeur bi-orthogonal (codeur ReedMuller) 110 dans l'appareil de codage (12,5) 100 code une suite de bits d'information d'entrée de 5 bits aO, al, a2, a3 et a4 en un mot de code Reed-Muller de premier ordre (une suite de symboles codés) d'une longueur de 16.
L'élément de perforation 120 reçoit la suite de symboles codés de longueur 16, délivrée en sortie du codeur biorthogonal 110, et perfore 4 symboles codés dans les positions de perforation correspondant à une combinaison prédéterminée de perforation, à partir des symboles codés de longueur 16. En conséquence, l'élément de perforation 120 délivre en sortie une suite de 12 symboles codés, un mot de code (12,5) optimal.
Par exemple, lors de l'utilisation d'une combinaison de perforation dans laquelle les positions de perforation ont un intervalle de 1, l'élément de perforation 120 perfore 4 symboles codés consécutifs à partir de la suite de 16 symboles codés constituant un mot de code Reed-Muller de premier ordre, en commençant à l'un, sélectionné, des premier, troisième, cinquième, septième, neuvième et onzième symboles codés. Lorsque le premier symbole codé est sélectionné à partir de la suite des 16 symboles codés constituant le mot de code Reed-Muller de premier ordre, l'élément de perforation 120 perfore les premier, deuxième, troisième et quatrième symboles codés. Lorsque le troisième
<Desc/Clms Page number 10>
symbole codé est sélectionné à partir de la suite des 16 symboles codés constituant le mot de code Reed-Muller de premier ordre, l'élément de perforation 120 perfore les troisième, quatrième, cinquième et sixième symboles codés. Lorsque le cinquième symbole codé est sélectionné à partir de la suite des 16 symboles codés constituant le mot de code Reed-Muller de premier ordre, l'élément de perforation 120 perfore les cinquième, sixième, septième et huitième symboles codés. Lorsque le septième symbole codé est sélectionné à partir de la suite des 16 symboles codés constituant le mot de code Reed-Muller de premier ordre, l'élément de perforation 120 perfore les septième, huitième, neuvième et dixième symboles codés. Lorsque le neuvième symbole codé est sélectionné à partir de la suite des 16 symboles codés constituant le mot de code ReedMuller de premier ordre, l'élément de perforation 120 perfore les neuvième, dixième, onzième et douzième symboles codés. Enfin, Lorsque le onzième symbole codé est sélectionné à partir de la suite des 16 symboles codés constituant le mot de code Reed-Muller de premier ordre, l'élément de perforation 120 perfore les onzième, douzième, treizième et quatorzième symboles codés.
La figure 2 illustre une structure détaillée du codeur Reed-Muller 110 montré sur la figure 1. En référence à la figure 2, le codeur Reed-Muller 110 comprend un générateur de mot de code orthogonal constitué d'un générateur 210 de code Walsh et de multiplieurs 230 à 260 ; un générateur 200 de code constitué uniquement de 1, appelé code tout en 1, et un multiplieur 220 ; et un additionneur 270. Le générateur de mot de code orthogonal génère des mots de code orthogonal constitués chacun de 16 symboles codés en multipliant 4 bits parmi la suite de bits d'information d'entrée à 5 bits par des codes orthogonaux de base associés Wl, W2, W4 et W8. Le générateur de mot de code orthogonal est constitué du générateur 210 de code Walsh destiné à générer un code Walsh, un code orthogonal
<Desc/Clms Page number 11>
typique, et les multiplieurs 230 à 260. Le générateur 200 de code génère le code tout en 1 et le code tout en 1 est multiplié par le bit restant de la suite de bits d'information d'entrée à l'aide du multiplieur 200. L'additionneur 270 délivre en sortie un mot de code en phase inversée des mots de code orthogonal, un mot de code Reed-Muller de premier ordre en soumettant à une opération OU exclusif (X-OU) les mots de code délivrés en sortie du multiplieur 220 et les mots de code orthogonal.
Les 5 bits d'information d'entrée aO, al, a2, a3 et a4 sont fournis aux multiplieurs 220,230, 240,250 et 260, respectivement. Le générateur de code 200 génère un code tout en 1 et les générateurs 210 de code Walsh génèrent simultanément des codes Walsh Wl, W2, W4 et W8 de longueur 16. Le code tout en 1 et les codes Walsh Wl, W2, W4 et W8 sont également appliqués aux multiplieurs associés 220, 230,240, 250 et 260, respectivement. Autrement dit, le code tout en 1 est appliqué au multiplieur 220, le code Walsh W1 au multiplieur 230, le code Walsh W2 au multiplieur 240, le code Walsh W4 au multiplieur 250 et le code Walsh W8 au multiplieur 260. Ici, le générateur 200 de code génère le code tout en 1 pour créer un code biorthogonal en convertissant un code orthogonal en un code orthogonal à phase inversée. D'autres codes peuvent également être utilisés, pourvu qu'ils puissent être utilisés dans la création d'un code bi-orthogonal en convertissant le code orthogonal en un code orthogonal à phase inversée.
Le multiplieur 220 multiplie le bit d'information d'entrée aO par le code tout en 1 en une unité de symbole.
Le multiplieur 230 multiplie le bit d'information d'entrée al par le code Walsh W1 en une unité de symbole. Le multiplieur 240 multiplie le bit d'information d'entrée a2 par le code Walsh W2 en une unité de symbole. Le multiplieur 250 multiplie le bit d'information d'entrée a3 par le code Walsh W4 en une unité de symbole. Le
<Desc/Clms Page number 12>
multiplieur 260 multiplie le bit d'information d'entrée a4 par le code Walsh W8 en une unité de symbole.
Les 5 mots de code constitués chacun de 16 symboles codés, comprenant un mot de code qui est le résultat de la multiplication des bits restant de la suite de bits d'information d'entrée par un signal formé par des 1 et quatre mots de code orthogonal délivrés en sortie des multiplieurs 220 et 260, sont appliqués à l'additionneur 270. L'additionneur 270 soumet à une opération OU exclusif les 5 mots de code constitués chacun de 16 symboles codés en sortie des multiplieurs 220 à 260 pour produire une unité de symbole, et délivre en sortie un mot de code d'une longueur de 16, c'est-à-dire, un mot de code Reed-Muller de premier ordre.
La figure 3 illustre la structure d'un appareil de décodage selon la première forme de réalisation de l'invention. En référence à la figure 3, une suite de symboles codés de longueur 12 reçue de l'émetteur est appliquée à un élément 310 d'insertion de zéros dans un décodeur (12,5) 300. L'élément 310 d'insertion de zéros recevant la suite de symboles codés de longueur 12 insère des bits zéro (0) dans les positions de perforation utilisées par l'élément de perforation 120 dans le codeur (12,5) 100 de l'émetteur, et applique la suite de symboles dans laquelle des zéros ont été insérés à une partie 320 de transformation Hadamard inverse rapide. Par exemple, si l'élément de perforation 120 dans le codeur (12,5) 100 a perforé les zéroième, troisième, sixième et neuvième symboles codés, l'élément 310 d'insertion de zéros dans le décodeur (12, 5) 300 insère les bits zéro dans les quatre positions de perforation ci-dessus de la suite de symboles codés de longueur 12, puis délivre en sortie une suite de symboles codés de longueur 16. Ici, l'élément 310 d'insertion de zéros doit connaître les positions dans lesquelles des bits zéro doivent être insérés, c'est-à-dire les positions de perforation utilisées par l'élément de
<Desc/Clms Page number 13>
perforation 120. L'élément 310 d'insertion de zéros reçoit l'information de positions de perforation en provenance de l'émetteur dans une procédure donnée. La partie 320 de transformation Hadamard inverse compare la suite de symboles codés de longueur 16 délivrée en sortie de l'élément 310 d'insertion de zéros au mot de code ReedMuller de premier ordre pour calculer des facteurs de fiabilité entre eux, et délivre en sortie des facteurs de fiabilité calculés pour les mots de code Reed-Muller de premier ordre et les bits d'information d'entrée pour les mots de code Reed-Muller de premier ordre. Ici, on entend par tous les mots de code Reed-Muller de premier ordre 32 mots de code incluant des mots de code du code Walsh de longueur 16 et 16 mots de code calculés en inversant les mots de code du code Walsh de longueur 16. Par conséquent, 32 facteurs de fiabilité sont calculés. Les facteurs de fiabilité et les bits d'information d'entrée pour les mots de code Reed-Muller de premier ordre forment des paires dont le nombre est égal au nombre de mots de code ReedMuller de premier ordre. Les paires des facteurs de fiabilité et des bits d'information d'entrée, délivrées en sortie de la partie de transformation Hadamard inverse 320 sont appliquées à un comparateur 330. Le comparateur 330 sélectionne le facteur de fiabilité le plus élevé parmi les facteurs de fiabilité fournis puis délivre en sortie les bits d'information d'entrée associés au facteur de fiabilité sélectionné, en tant que bits décodés.
La première forme de réalisation propose 15 autres combinaisons de perforation en plus de la combinaison de perforation ci-dessus {0, 31 6, 9} pour les positions optimales de perforation. Lorsque la combinaison de perforation est modifiée, les positions d'insertion de l'élément 310 d'insertion de zéros dans le décodeur 300 de la figure 3 sont également modifiées. Par exemple, si l'élément de perforation 120 dans le codeur (12, 5) 100 perfore 4 symboles codés consécutifs en commençant à un
<Desc/Clms Page number 14>
symbole codé sélectionné parmi les premier, troisième, cinquième, septième, neuvième et onzième symboles codés faisant partie des 16 symboles codés, et délivre en sortie un mot de code (12,5) optimal, l'élément 310 d'insertion de zéros dans le décodeur (12,5) décodant une suite de symboles codés à 12 bits et délivrant en sortie une suite codés à 5 bits, effectue une opération d'insertion de zéros de la manière suivante. A savoir, l'élément 310 d'insertion de zéros délivre en sortie une suite de symboles codés à 16 bits en insérant des bits zéro (0) dans les positions de la suite de symboles codés à 12 bits correspondant aux positions de 4 symboles codés consécutifs en commençant à un symbole codé sélectionné parmi les premier, troisième, cinquième, septième, neuvième et onzième symboles codés faisant partie des 16 symboles codés. En outre, les positions de perforation sont déterminées de façon à maximiser les performances du codeur, et ont une régularité simple, en sorte que le codeur dans l'émetteur et le codeur dans le récepteur peuvent présenter une faible complexité matérielle.
La seconde forme de réalisation de l'invention propose un processus pour créer un mot de code en utilisant un code linéaire (24,6) en tant que code optimal de correction d'erreurs pour le système de communications du service mobile du type AMRC, puis en décodant le mot de code (24,6) créé. Par exemple, la seconde forme de réalisation utilise, en tant que code de correction d'erreurs, un code ReedMuller de premier ordre (24,6) obtenu en perforant 8 symboles à partir de 32 symboles codés constituant un mot de code Reed-Muller de premier ordre d'une longueur 32.
Bien qu'il existe d'innombrables moyens pour créer le code Reed-Muller de premier ordre (24,6), il est possible non seulement de minimiser la complexité du matériel, mais également de créer un mot de code optimal en utilisant le procédé de création d'un code Reed-Muller de premier ordre, puis en perforant le code Reed-Muller de premier ordre
<Desc/Clms Page number 15>
créé, comme décrit ci-dessous dans la seconde forme de réalisation de l'invention. Une réduction importante de la longueur du code Reed-Muller de premier ordre contribue à minimiser la complexité du matériel. De plus, il est non seulement possible de minimiser davantage la complexité du matériel, mais également de créer un code optimisé pour des performances de correction d'erreurs, en perforant le mot de code Reed-Muller de premier ordre. Comme indiqué précédemment, la forme de réalisation de l'invention utilise le code Reed-Muller de premier ordre en tant que code de correction d'erreurs et, ici, un mot de code biorthogonal est utilisé pour le code Reed-Muller de premier ordre.
Comme indiqué ci-dessus, le mot de code (24,6) est créé en perforant 8 symboles à partir de 32 symboles codés (symboles de code bi-orthogonal) constituant un mot de code Reed-Muller de premier ordre de longueur 32. Une distance minimale dmin du mot de code dépend des positions de perforation où les 8 symboles sont perforés à partir des 32 symboles de code bi-orthogonal. Comme mentionné précédemment, la distance minimale d'un mot de code fait référence à la valeur la plus petite parmi les valeurs de distance de Hamming du mot de code, et une augmentation de la distance minimale améliore les performances de correction d'erreurs d'un code linéaire de correction d'erreurs. Il est donc important de déterminer des positions appropriées de perforation pour créer un mot de code bi-orthogonal (24,6) ayant d'excellentes performances de correction d'erreurs dans le mot de code Reed-Muller de premier ordre d'une longueur 32.
Des combinaisons de perforation pour déterminer les 8 positions de perforation nécessaires à la création d'un mot de code (24,6) optimal peuvent être calculées expérimentalement. Il y a 3 combinaisons typiques de perforation : {2, 5,8, 11,14, 17,20, 21}, {6, 9,12, 15, 18,21, 24, 25} et {10, 13,16, 19,22, 25,28, 29}. Un mot
<Desc/Clms Page number 16>
de code Reed-Muller de premier ordre est constitué de 32 symboles codés allant du zéroième au trente et unième symboles codés. Par exemple, la combinaison de perforation {2, 5,8, 11,14, 17,20, 21} est une combinaison de perforation pour perforer, à partir de la suite des 32 symboles codés constituant le mot de code Reed-Muller de premier ordre, un deuxième symbole codé, pour perforer 6 symboles codés à des intervalles de 3 symboles, en commençant au deuxième symbole codé, et pour perforer également un symbole codé à un intervalle de 1 symbole en commençant au dernier symbole parmi les 6 symboles codés perforés. La combinaison de perforation {6,9, 12,15, 18, 21, 24, 25} est une combinaison de perforation pour perforer à partir de la suite des 32 symboles codés constituant le mot de code Reed-Muller de premier ordre, un sixième symbole codé, pour perforer 6 symboles codés à des intervalles de 3 symboles, en commençant au sixième symbole codé, et pour perforer aussi un symbole codé à un intervalle de 1 symbole en commençant au dernier symbole parmi les 6 symboles codés perforés. La combinaison de perforation {10, 13,16, 19,22, 25, 28, 29} est une combinaison de perforation pour perforer, à partir de la suite des 32 symboles codés constituant le mot de code Reed-Muller de premier ordre, un dixième symbole codé, pour perforer 6 symboles codés à des intervalles de 3 symboles en commençant au dixième symbole codé, et pour perforer aussi un symbole codé à un intervalle de 1 symbole en commençant au dernier symbole parmi les 6 symboles codés perforés. En résumé, les combinaisons de perforation sont utilisées pour sélectionner l'un des deuxième, sixième et dixième symboles codés parmi la suite de 32 symboles codés constituant le mot de code Reed-Muller de premier ordre, puis pour perforer le symbole codé sélectionné, 6 symboles codés à un intervalle de 3 symboles en commençant au symbole codé sélectionné, et 1 symbole codé à un intervalle de 1 symbole en commençant par le dernier symbole parmi les
<Desc/Clms Page number 17>
6 symboles codés perforés. Si un émetteur du système de communications du service mobile utilise les combinaisons de perforation ayant les facteurs de régularité pendant le codage, un récepteur associé à l'émetteur devrait également utiliser les combinaisons de perforation ayant les mêmes facteurs de régularité pendant le décodage, grâce à un accord préalable. Cet accord est généralement prescrit par un protocole de communications. Il est cependant possible à l'émetteur d'informer le récepteur des positions de perforation.
La figure 4 illustre une structure d'un appareil de codage selon une seconde forme de réalisation de l'invention. En référence à la figure 4, un appareil de codage selon la seconde forme de réalisation de l'invention procure un codeur (24,6) 1100 destiné à délivrer en sortie 24 symboles codés en recevant une suite de bits d'information à 6 bits. Le codeur (24,6) 1100 comprend un codeur bi-orthogonal (32,6) 1110 et un élément de perforation 1120. Le codeur bi-orthogonal (codeur ReedMuller) 1110 dans l'appareil de codage (24,6) 1100 code une suite de bits d'information d'entrée à 6 bits aO, al, a2, a3, a4 et a5 en un mot de code Reed-Muller de premier ordre (une suite de symboles codés) de longueur 32. L'élément de perforation 1120 reçoit la suite des symboles codés de longueur 32, sortant du codeur bi-orthogonal 1110, et perfore 8 symboles codés dans les positions de perforation correspondant à une combinaison prédéterminée de perforation, à partir de la suite des symboles codés de longueur 32. L'élément de perforation 1120 délivre donc en sortie une suite de 24 symboles codés, un mot de code (24,6) optimal.
Par exemple, l'élément de perforation 1120 sélectionne l'un des deuxième, sixième et dixième symboles codés parmi la suite de 32 symboles codés constituant le mot de code Reed-Muller de premier ordre, puis perfore le symbole codé sélectionné, 6 symboles codés à intervalles de 3 symboles
<Desc/Clms Page number 18>
en commençant au symbole codé sélectionné, et un symbole codé à un intervalle de 1 symbole en commençant au dernier symbole parmi les six symboles codés perforés. Lorsque le deuxième symbole codé est sélectionné dans la suite des 32 symboles codés constituant le mot de code Reed-Muller de premier ordre, l'élément de perforation 1120 perfore les deuxième, cinquième, huitième, onzième, quatorzième, dixseptième, vingtième et vingt et unième symboles codés.
Lorsque le sixième symbole codé est sélectionné à partir de la suite des 32 symboles codés constituant le mot de code Reed-Muller de premier ordre, l'élément de perforation 1120 perfore les sixième, neuvième, douzième, quinzième, dixhuitième, vingt et unième, vingt-quatrième et vingtcinquième symboles codés. Lorsque le dixième symbole codé est sélectionné à partir de la suite des 32 symboles codés constituant le mot de code Reed-Muller de premier ordre, l'élément de perforation 1120 perfore les dixième, treizième, seizième, dix-neuvième, vingt-deuxième, vingtcinquième, vingt-huitième et vingt-neuvième symboles codés.
La figure 5 montre la structure détaillée du codeur Reed-Muller 1110 représenté sur la figure 4. En référence à la figure 5, le codeur Reed-Muller 1110 comprend un générateur de mot de code orthogonal constitué d'un générateur 1210 de code orthogonal et de multiplieurs 1220 à 1270 ; un générateur 1200 de code tout en 1 ; et un additionneur 1280. Le générateur de mot de code orthogonal génère des mots de code orthogonal constitués chacun de 32 symboles codés en multipliant 5 bits faisant partie de la suite de bits d'information d'entrée à 6 bits par des codes orthogonaux de base associés, un code orthogonal typique, un code de Walsh Wl, W2, W4, W8 et W16, respectivement. Le générateur de mot de code orthogonal est constitué du générateur 1210 de code Walsh destiné à générer un code Walsh, un code orthogonal typique, et des multiplieurs 1230 à 1270. Le générateur de code 1200 de code génère un code tout en 1 et le code tout en 1 est multiplié par le bit
<Desc/Clms Page number 19>
restant de la suite de bits d'information d'entrée au moyen du multiplieur 1220. L'additionneur 1280 délivre en sortie un mot de code à phase inversée des mots de code orthogonal, un mot de code Reed-Muller de premier ordre en soumettant à une opération OU exclusif (X-OU) les mots de code délivrés en sortie du multiplieur 1220 et les mots de code orthogonal.
Les 6 bits d'information d'entrée aO, al, a2, a3, a4 et a5 sont appliqués aux multiplieurs 1220,1230, 1240, 1250,1260 et 1270, respectivement. Le générateur de code 1200 génère un code tout en 1 et le générateur 1210 de code Walsh génère simultanément des codes Walsh Wl, W2, W4, W8 et W16 de longueur 32. Le code tout en 1 et les codes Walsh
Wl, W2, W4, W8 et W16 sont également appliqués aux multiplieurs associés 1220,1230, 1240,1250, 1260 et 1270, respectivement. Autrement dit, le code tout en 1 est appliqué au multiplieur 1220, le code Walsh W1 au multiplieur 1230, le code Walsh W2 au multiplieur 1240, le code Walsh W4 au multiplieur 1250, le code Walsh W8 au multiplieur 1260 et le code Walsh W16 au multiplieur 1270.
Wl, W2, W4, W8 et W16 sont également appliqués aux multiplieurs associés 1220,1230, 1240,1250, 1260 et 1270, respectivement. Autrement dit, le code tout en 1 est appliqué au multiplieur 1220, le code Walsh W1 au multiplieur 1230, le code Walsh W2 au multiplieur 1240, le code Walsh W4 au multiplieur 1250, le code Walsh W8 au multiplieur 1260 et le code Walsh W16 au multiplieur 1270.
Ici, le générateur de code 1200 génère le code tout en 1 afin de créer un code bi-orthogonal en convertissant un code orthogonal en un code orthogonal à phase inversée. D'autres codes peuvent également être utilisés, pourvu qu'ils puissent être utilisés pour créer un code biorthogonal en convertissant le code orthogonal en un code orthogonal à phase inversée.
Le multiplieur 1220 multiplie le bit aO d'information d'entrée par le code tout en 1 en une unité de symbole. Le multiplieur 1230 multiplie le bit al d'information d'entrée par le code Walsh W1 en une unité de symbole. Le multiplieur 1240 multiplie le bit a2 d'information d'entrée par le code Walsh W2 en une unité de symbole. Le multiplieur 1250 multiplie le bit a3 d'information d'entrée par le code Walsh W4 en une unité de symbole. Le multiplieur 1260 multiplie le bit a4 d'information d'entrée
<Desc/Clms Page number 20>
par le code Walsh W8 en une unité de symbole. Le multiplieur 1270 multiplie le bit a5 d'information d'entrée par le code Walsh W16 en une unité de symbole.
Les 6 mots de code constitués chacun de 32 symboles codés, comprenant un mot de code qui est le résultat de la multiplication du bit restant de la suite de bits d'information d'entrée par un signal formé par des 1 et cinq mots de code orthogonal délivrés en sortie des multiplieurs 1220 à 1270, sont appliqués à l'additionneur 1280. L'additionneur 1280 soumet à une opération OU exclusif les 6 mots de code délivrés en sortie des multiplieurs 1220 à 1270, pour former une unité de symbole, et délivrer en sortie un mot de code de longueur 32, c'est- à-dire, un mot de code Reed-Muller de premier ordre.
La figure 6 illustre une structure d'un appareil de décodage selon la seconde forme de réalisation de l'invention. En référence à la figure 6, une suite de symboles codés de longueur 24 reçue de l'émetteur est appliquée à un élément 1310 d'insertion de zéros dans un décodeur (24, 6) 1300. L'élément 1310 d'insertion de zéros recevant la suite de symboles codés de longueur 24 insère des bits 0 (zéro) dans les positions de perforation utilisées par l'élément de perforation 1120 dans le codeur (24,6) 1100 de l'émetteur, et applique la suite de symboles dans laquelle des zéros sont insérés à une partie 1320 de transformation Hadamard inverse rapide. Par exemple, si l'élément de perforation 1120 dans le codeur (24,6) 1100 a perforé les deuxième, cinquième, huitième, onzième, quatorzième, dix-septième, vingtième et vingt et unième symboles codés, l'élément 1310 d'insertion de zéros dans le décodeur (24,6) 1300 insère les bits zéro dans les huit positions de perforation ci-dessus de la suite de symboles codés de longueur 24, puis délivre en sortie une suite de symboles codés de longueur 32. Ici, l'élément 1310 d'insertion de zéros doit connaître les positions dans lesquelles les bits zéro doivent être insérés, c'est-à-dire
<Desc/Clms Page number 21>
les positions de perforation utilisées par l'élément de perforation 1120. L'élément 1310 d'insertion de zéros reçoit l'information des positions de perforation en provenance de l'émetteur dans une procédure donnée. La partie 1320 de transformation Hadamard inverse compare la suite de symboles codés de longueur 32 délivrée en sortie de l'élément 1310 d'insertion de zéros au mot de code ReedMuller de premier ordre pour calculer des facteurs de fiabilité entre eux, et délivre en sortie des facteurs de fiabilité calculés pour les mots de code Reed-Muller de premier ordre et les bits d'information d'entrée pour les mots de code Reed-Muller de premier ordre. Ici, on entend par tous les mots de code Reed-Muller de premier ordre 64 mots de code incluant des mots de code de code Walsh de longueur 32 et 32 mots de code calculés en inversant les mots de code Walsh de longueur 32. Par conséquent, 64 facteurs de fiabilité sont calculés. Les facteurs de fiabilité et les bits d'information d'entrée pour les mots de code Reed-Muller de premier ordre forment des paires dont le nombre est égal au nombre de mots de code ReedMuller de premier ordre. Les paires des facteurs de fiabilité et des bits d'information d'entrée, délivrées en sortie de la partie 1320 à transformation Hadamard inverse, sont appliquées à un comparateur 1330. Le comparateur 1330 sélectionne le facteur de fiabilité de plus élevé parmi les facteurs de fiabilité produits puis délivre en sortie les bits d'information d'entrée associés au facteur de fiabilité sélectionné, en tant que bits décodés.
La seconde forme de réalisation de l'invention propose deux autres combinaisons de perforation en plus de la composition de perforation ci-dessus {2, 5,8, 11,14, 17, 20, 21} pour les positions optimales de perforation.
Lorsque la combinaison de perforation est modifiée, les positions d'insertion utilisées par l'élément 1310 d'insertion de zéros dans le décodeur 1300 de la figure 6 sont également modifiées. Par exemple, si l'élément de
<Desc/Clms Page number 22>
perforation 1120 dans le codeur (24, 6) 1100 délivre en sortie un mot de code (24, 6) optimal en sélectionnant une position de symbole codé parmi les deuxième, sixième et dixième positions de symboles codés faisant partie de la suite de 32 symboles codés et en perforant le symbole codé sélectionné, 6 symboles codés à intervalles de 3 en commençant au symbole codé sélectionné et le symbole codé à un intervalle de 1 en commençant au dernier symbole parmi les 6 symboles codés, l'élément 1310 d'insertion de zéros dans le décodeur (24,6) décodant une suite de symboles codés à 24 bits et délivrant en sortie une suite codée à 6 bits, effectue une opération d'insertion de zéros de la manière suivante. A savoir, l'élément 1310 d'insertion de zéros sélectionne une position de symbole codé parmi les deuxième, sixième et dixième positions de symboles codés faisant partie de la suite de 32 symboles codés constituant le mot de code Reed-Muller, et délivre en sortie une suite de symboles codés à 32 bits en insérant les bits zéro (0) dans la suite de symboles codés à 24 bits correspondant au symbole codé sélectionné, 6 symboles codés à intervalles de 3 en commençant au symbole codé sélectionné et le symbole codé à l'intervalle de 1 en commençant au dernier symbole des 6 symboles codés. En outre, les positions de perforation sont déterminées de façon à maximiser les performances du codeur, et ont un facteur de régularité simple, en sorte que le codeur de l'émetteur et le codeur du récepteur peuvent être d'une faible complexité de matériel.
Comme décrit ci-dessus, le système de communications du service mobile du type AMRC selon l'invention permet d'obtenir une distance minimale optimale par un codage/décodage optimal des codes de correction d'erreurs, ce qui rend donc possible d'améliorer les performances de correction d'erreurs. De plus, il est possible de simplifier la structure matérielle pour le codage/décodage en déterminant les positions de perforation de façon
<Desc/Clms Page number 23>
régulière, contribuant ainsi à minimiser la complexité du matériel.
Une nouvelle fois de nombreuses modifications peuvent être apportées à l'appareil et au procédé décrits et représentés sans sortir du cadre de l'invention.
Claims (28)
- REVENDICATIONS 1. Appareil pour le codage d'une suite de bits d'information d'entrée à 5 bits en un mot de code (12, 5) constitué de 12 symboles codés, caractérisé en ce qu'il comporte un codeur Reed-Muller 110 destiné à recevoir la suite de bits d'information d'entrée à 5 bits et à créer un mot de code Reed-Muller de premier ordre constitué de 16 symboles codés ; et un élément de perforation 120 destiné à délivrer en sortie un mot de code (12,5) optimal en perforant 4 symboles codés consécutifs à partir d'une suite des 16 symboles codés constituant le mot de code ReedMuller de premier ordre, en commençant à un symbole codé choisi parmi les premier, troisième, cinquième, septième, neuvième et onzième symboles codés.
- 2. Appareil selon la revendication 1, caractérisé en ce que l'élément de perforation perfore les premier, deuxième, troisième et quatrième symboles codés.
- 3. Appareil selon la revendication 1, caractérisé en ce que le codeur Reed-Muller comporte un générateur 210-260 de mots de codes orthogonaux destinés à générer des mots de code orthogonal constitués chacun de 16 symboles codés, en multipliant 4 bits de la suite de bits d'information d'entrée à 5 bits par des codes orthogonaux de base associés Wl, W2, W4 et W8, respectivement ; un générateur 200 de code destiné à générer un code constitué entièrement de 1 ; et un additionneur 270 destiné à délivrer en sortie le mot de code Reed-Muller de premier ordre, 16 symboles codés étant le mot de code à phase inversée des mots de code orthogonal, en soumettant à une opération OU-exclusif le résultat de la multiplication d'un bit restant de la suite de bits d'information d'entrée par le code constitué entièrement de 1.
- 4. Procédé pour le codage d'une suite de bits d'information d'entrée à 5 bits en un mot de code (12,5) constitué de 12 symboles codés, caractérisé en ce qu'il comprend les étapes qui consistent à recevoir la suite de<Desc/Clms Page number 25>bits d'information d'entrée à 5 bits et à créer un mot de code Reed-Muller de premier ordre constitué de 16 symboles codés ; et à délivrer en sortie un mot de code (12,5) optimal en perforant 4 symboles codés consécutifs à partir d'une suite des 16 symboles codés constituant le mot de code Reed-Muller de premier ordre en commençant à un symbole codé sélectionné parmi les premier, troisième, cinquième, septième, neuvième et onzième symboles codés.
- 5. Procédé selon la revendication 4, caractérisé en ce que les symboles codés perforés comprennent les premier, deuxième, troisième et quatrième symboles codés.
- 6. Procédé selon la revendication 4, caractérisé en ce que l'étape de génération du mot de code Reed-Muller de premier ordre comprend les étapes qui consistent à générer des mots de codes orthogonaux, constitués chacun de 16 symboles codés, en multipliant 4 bits de la suite de bits d'information d'entrée à 5 bits tels par des codes orthogonaux de base associés W1, W2, W4 et W8, respectivement ; à multiplier le bit restant de la suite de bits d'information d'entrée par un code constitué entièrement de 1 ; et à délivrer en sortie le mot de code Reed-Muller de premier ordre, 16 symboles codés étant le mot de code à phase inversée des mots de code orthogonal en soumettant une opération OU exclusif le résultat de la multiplication du bit restant de la suite de bits d'information d'entrée par le code constitué entièrement de 1.
- 7. Appareil pour le codage d'une suite de bits d'information d'entrée à 5 bits en un mot de code (12,5) constitué de 12 symboles codés, caractérisé en ce qu'il comporte un codeur Reed-Muller 110 destiné à recevoir la suite de bits d'information d'entrée à 5 bits et à générer un mot de code Reed-Muller de premier ordre constitué de 16 symboles codés ; et un élément de perforation 120 destiné à délivrer en sortie un mot de code (12,5) optimal en perforant un symbole codé sélectionné parmi les deuxième, troisième, sixième et septième symboles codés à partir<Desc/Clms Page number 26>d'une suite des 16 symboles codés constituant le mot de code Reed-Muller de premier ordre, et en perforant aussi 3 symboles codés à des intervalles de 2 symboles en commençant au symbole codé sélectionné.
- 8. Appareil selon la revendication 7, caractérisé en ce que l'élément de perforation perfore les deuxième, quatrième, sixième et huitième symboles codés.
- 9. Appareil selon la revendication 7, caractérisé en ce que le codeur Reed-Muller comporte un générateur 210-260 de mots de code orthogonal destinés à générer des mots de code orthogonal, constitués chacun de 16 symboles codés, en multipliant 4 bits de la suite de bits d'information d'entrée à 5 bits par des codes orthogonaux de base associés Wl, W2, W4 et W8, respectivement ; un générateur 200 de code destiné à générer un code constitué entièrement de 1 ; et un additionneur 270 destiné à délivrer en sortie le mot de code Reed-Muller de premier ordre, 16 symboles codés étant le mot de code à phase inversée des mots de code orthogonal en soumettant à une opération OU exclusif des mots de code orthogonal et le résultat de la multiplication d'un bit restant de la suite de bits d'information d'entrée par le code constitué entièrement de 1.
- 10. Procédé pour le codage d'une suite de bits d'information d'entrée à 5 bits en un mot de code (12,5) constitué de 12 symboles codés, caractérisé par les étapes qui consistent à recevoir la suite de bits d'information d'entrée à 5 bits et à générer un mot de code Reed-Muller de premier ordre constitué de 16 symboles codés ; et à délivrer en sortie un mot de code (12,5) optimal en perforant un symbole codé sélectionné parmi les deuxième, troisième, sixième et septième symboles codés provenant d'une suite des 16 symboles codés constituant le mot de code Reed-Muller de premier ordre, et en perforant aussi 3 symboles codés à des intervalles de 2 symboles en commençant au symbole codé sélectionné.<Desc/Clms Page number 27>
- 11. Procédé selon la revendication 10, caractérisé en ce que les symboles codés perforés comprennent les deuxième, quatrième, sixième et huitième symboles codés.
- 12. Procédé selon la revendication 10 caractérisé en ce que l'étape de génération du mot de code Reed-Muller de premier ordre comprend les étapes qui consistent à générer des mots de code orthogonal, constitués chacun de 16 symboles codés, en multipliant 4 bits de la suite de bits d'information d'entrée à 5 bits par des codes orthogonaux de base associés Wl, W2, W4 et W8, respectivement ; à multiplier le bit restant de la suite de bits d'information d'entrée par un code constitué entièrement de 1 ; et à délivrer en sortie le mot de code Reed-Muller de premier ordre, 16 symboles codés étant le mot de code à phase inversée des mots de code orthogonal en soumettant à une opération OU exclusif les mots de codes orthogonaux et le résultat de la multiplication.
- 13. Appareil pour le codage d'une suite de bits d'information d'entrée à 5 bits en un mot de code (12,5) constitué de 12 symboles codés, caractérisé en ce qu'il comporte un codeur Reed-Muller 110 destiné à recevoir la suite de bits d'information d'entrée à 5 bits et à générer un mot de code Reed-Muller de premier ordre constitué de 16 symboles codés ; et un élément de perforation 120 destiné à délivrer en sortie un mot de code (12,5) optimal en perforant un symbole codé sélectionné parmi les zéroième, premier, deuxième, quatrième, cinquième et sixième symboles codés à partir d'une suite des 16 symboles codés constituant le mot de code Reed-Muller de premier ordre, et en perforant aussi 3 symboles codés à des intervalles de 3 symboles en commençant au symbole codé sélectionné.
- 14. Appareil selon la revendication 13, caractérisé en ce que l'élément de perforation perfore les zéroième, troisième, sixième et neuvième symboles codés.
- 15. Appareil selon la revendication 13, caractérisé en ce que le codeur Reed-Muller comporte un générateur 210-260<Desc/Clms Page number 28>de mot de code orthogonal destiné à générer des mots de code orthogonal, constitués chacun de 16 symboles codés, en multipliant 4 bits de la suite de bits d'information d'entrée à 5 bits par des codes orthogonaux de base associés Wl, W2, W4 et W8, respectivement ; un générateur 200 de code destiné à générer un code constitué entièrement de 1 ; et un additionneur 270 destiné à délivrer en sortie le mot de code Reed-Muller de premier ordre, 16 symboles codés étant le mot de code à phase inversée des mots de code orthogonal en soumettant à une opération OU exclusif les mots de code orthogonal et le résultat de la multiplication d'un bit restant de la suite de bits d'information d'entrée par le code constitué entièrement de 1.
- 16. Procédé pour coder une suite de bits d'information d'entrée à 5 bits en un mot de code (12,5) constitué de 12 symboles codés, caractérisé par les étapes qui consistent à recevoir la suite de bits d'information d'entrée à 5 bits et à générer un mot de code Reed-Muller de premier ordre constitué de 16 symboles codés ; et à délivrer en sortie un mot de code (12, 5) optimal en perforant un symbole codé sélectionné parmi les zéroième, premier, deuxième, quatrième, cinquième et sixième symboles codés à partir d'une suite des 16 symboles codés constituant le mot de code Reed-Muller de premier ordre, et en perforant également 3 symboles codés à des intervalles de 3 symboles en commençant au symbole codé sélectionné.
- 17. Procédé selon la revendication 16, caractérisé en ce que les symboles codés perforés comprennent les zéroième, troisième, sixième et neuvième symboles codés.
- 18. Procédé selon la revendication 16, caractérisé en ce que l'étape de génération du mot de code Reed-Muller de premier ordre comprend les étapes qui consistent à générer des mots de code orthogonal, constitués chacun de 16 symboles codés, en multipliant 4 bits de la suite de bits d'information d'entrée à 5 bits par des codes orthogonaux de base associés W1, W2, W4 et W8, respectivement ; à<Desc/Clms Page number 29>multiplier le bit restant de la suite de bits d'information d'entrée par un code constitué entièrement de 1 ; et à délivrer en sortie le mot de code Reed-Muller de premier ordre, 16 symboles codés étant le mot de code à phase inversée des mots de code orthogonal en soumettant à une opération OU exclusif les mots de code orthogonal et le résultat de la multiplication.
- 19. Appareil pour le codage d'une suite de bits d'information d'entrée à 6 bits en un mot de code (24,6) constitué de 24 symboles codés, caractérisé en ce qu'il comporte un codeur Reed-Muller 1110 destiné à recevoir la suite de bits d'information d'entrée à 6 bits et à générer un mot de code Reed-Muller de premier ordre constitué de 32 symboles codés ; et un élément de perforation 1120 destiné à délivrer en sortie un mot de code (24,6) optimal en sélectionnant un symbole codé parmi les deuxième, sixième et dixième symboles codés à partir d'une suite des 32 symboles codés constituant le mot de code Reed-Muller de premier ordre, et en perforant le symbole codé sélectionné, 6 symboles codés à des intervalles de 3 symboles en commençant au symbole codé sélectionné, et 1 symbole codé un intervalle de 1 symbole en commençant à un dernier symbole parmi les 6 symboles codés perforés.
- 20. Appareil selon la revendication 19, caractérisé en ce que l'élément de perforation perfore les deuxième, cinquième, huitième, onzième, quatorzième, dix-septième, vingtième et vingt et unième symboles codés.
- 21. Appareil selon la revendication 19, caractérisé en ce que le codeur Reed-Muller comporte un générateur 1210- 1270 de mots de codes orthogonaux destinés à générer des mots de codes orthogonaux, constitués chacun de 32 symboles codés, en multipliant 5 bits de la suite de bits d'information d'entrée à 6 bits par des codes orthogonaux de base associés W1, W2, W4, W8 et W16, respectivement ; un générateur 1200 de code destiné à générer un code constitué entièrement de 1 ; et un additionneur 1280 destiné à<Desc/Clms Page number 30>délivrer en sortie le mot de code Reed-Muller de premier ordre, 32 symboles codés étant le mot de code à phase inversée des mots de codes orthogonaux en soumettant à une opération OU exclusif les mots de codes orthogonaux et le résultat de la multiplication d'un bit restant de la suite de bits d'information d'entrée par le code constitué entièrement de 1.
- 22. Procédé pour coder une suite de bits d'information d'entrée à 6 bits en un mot de code (24,6) constitué de 24 symboles codés, caractérisé par les étapes qui consistent à recevoir la suite de bits d'information d'entrée à 6 bits et à générer un mot de code Reed-Muller de premier ordre constitué de 32 symboles codés ; et à délivrer en sortie un mot de code (24,6) optimal en sélectionnant un symbole codé parmi les deuxième, sixième et dixième symboles codés à partir d'une suite des 32 symboles codés constituant le mot de code Reed-Muller de premier ordre, et en perforant le symbole codé sélectionné, 6 symboles codés à des intervalles de 3 symboles en commençant au symbole codé sélectionné, et un symbole codé à un intervalle de 1 symbole en commençant à un dernier symbole parmi les 6 symboles codés perforés.
- 23. Procédé selon la revendication 22, caractérisé en ce que les symboles codés perforés comprennent les deuxième, cinquième, huitième, onzième, quatorzième, dixseptième, vingtième et vingt et unième symboles codés.
- 24. Procédé selon la revendication 22, caractérisé en ce que l'étape de génération du mot de code Reed-Muller de premier ordre comprend les étapes qui consistent à générer des mots de codes orthogonaux, constitués chacun de 32 symboles codés, en multipliant 5 bits de la suite de bits d'information d'entrée à 6 bits par des codes orthogonaux de base associés Wl, W2, W4, W8 et W16, respectivement ; à multiplier le bit restant de la suite de bits d'information d'entrée par un code constitué entièrement de 1 ; et à délivrer en sortie le mot de code Reed-Muller de premier<Desc/Clms Page number 31>ordre, 32 symboles codés étant le mot de code à phase inversée des mots de codes orthogonaux en soumettant à une opération OU-exclusif les mots de codes orthogonaux et le résultat de la multiplication.
- 25. Appareil de décodage (12,5) pour décoder une suite de symboles codés à 12 bits en une suite binaire décodée à 5 bits, caractérisé en ce qu'il comporte un élément 1310 d'insertion de zéros (0) destiné à délivrer en sortie une suite de symboles codés à 16 bits en insérant des bits zéro (0) dans des positions de la suite de symboles codés à 12 bits correspondant à des positions de 4 symboles codés consécutifs en commençant à un symbole codé sélectionné parmi les premier, troisième, cinquième, septième, neuvième et onzième symboles codés faisant partie des 16 symboles codés constituant un mot de code Reed-Muller de premier ordre ; une partie 1320 de transformation Hadamard inverse destinée à calculer des facteurs de fiabilité en comparant la suite de symboles codés à 16 bits à chacun des mots de code de Reed-Muller de premier ordre, constitués chacun de la suite de symboles codés à 16 bits, et en délivrant en sortie des suites de bits d'information à 5 bits correspondant à la totalité des mots de code Reed-Muller de premier ordre ainsi que des valeurs de fiabilité associées ; et un comparateur 1330 destiné à comparer les facteurs de fiabilité pour la totalité des mots de code Reed-Muller de premier ordre et à délivrer en sortie une suite de bits d'informations à 5 bits correspondant à un mot de code Reed-Muller de premier ordre ayant le facteur de fiabilité le plus élevé, en tant que suite de bits décodée.
- 26. Procédé de décodage (12,5) destiné à décoder une suite de symboles codés à 12 bits en une suite binaire décodée à 5 bits, caractérisé par les étapes qui consistent à délivrer en sortie une suite de symboles codés à 16 bits en insérant des bits zéro (0) dans des positions de la suite de symboles codés à 12 bits correspondant à des positions de 4 symboles codés consécutifs en commençant à<Desc/Clms Page number 32>un symbole codé sélectionné parmi les premier, troisième, cinquième, septième, neuvième et onzième symboles codés faisant partie des 16 symboles codés constituant un mot de code Reed-Muller de premier ordre ; à calculer des facteurs de fiabilité en comparant la suite de symboles codés à 16 bits à chacun des mots de code de Reed-Muller de premier ordre, constitués chacun de la suite de symboles codés à 16 bits, et en délivrant en sortie des suites binaires d'information à 5 bits correspondant à la totalité des mots de code Reed-Muller de premier ordre ainsi que des valeurs de fiabilité associées ; et à comparer les facteurs de fiabilité de tous les mots de code Reed-Muller de premier ordre, et à délivrer en sortie une suite binaire d'informations à 5 bits correspondant à un mot de code Reed-Muller de premier ordre ayant le facteur de fiabilité le plus élevé, en tant que suite binaire décodée.
- 27. Appareil de décodage (24,6) pour décoder une suite de symboles codés à 24 bits en une suite binaire décodée à 6 bits, caractérisé en ce qu'il comporte un élément 1310 d'insertion de zéros (0) destiné à délivrer en sortie un symbole codé à 32 bits en sélectionnant un symbole codé parmi les deuxième, sixième et dixième symboles codés à partir d'une suite de 32 symboles codés constituant le mot de code Reed-Muller de premier ordre ; et en insérant des bits zéro (0) dans des positions de la suite de symboles codés à 24 bits correspondant à la position des symboles codés dans la position sélectionnée, à la position de 6 symboles codés dans la position ayant 3 intervalles en commençant au symbole codé sélectionné et la position d'un symbole codé dans la position ayant un intervalle en commençant au dernier symbole des 6 symboles codés ; une partie 1320 de transformation Hadamard inverse destinée à calculer des facteurs de fiabilité en comparant la suite de symboles codés à 32 bits à chacun des mots de code de ReedMuller de premier ordre, constitués chacun de la suite de symboles codés à 16 bits, et en délivrant en sortie des<Desc/Clms Page number 33>suites binaires d'information à 6 bits correspondant à la totalité des mots de code Reed-Muller de premier ordre ainsi que des valeurs de fiabilité associées ; et un comparateur 1330 destiné à comparer les facteurs de fiabilité pour tous les mots de code Reed-Muller de premier ordre, et à délivrer en sortie une suite de bits d'informations à 6 bits correspondant à un mot de code Reed-Muller de premier ordre ayant le facteur de fiabilité le plus élevé, en tant que suite binaire décodée.
- 28. Procédé de décodage (24, 6) destiné à décoder une suite de symboles codés à 24 bits en une suite binaire décodée à 6 bits, caractérisé par les étapes qui consistent à délivrer en sortie un symbole codé à 32 bits en sélectionnant un symbole codé parmi les deuxième, sixième et dixième symboles codés à partir d'une suite de 32 symboles codés constituant le mot de code Reed-Muller de premier ordre ; et en insérant des bits zéro (0) dans des positions de la suite de symboles codés à 24 bits correspondant à la position du symbole codé dans la position sélectionnée, à la position de 6 symboles codés dans la position ayant 3 intervalles en commençant au symbole codé sélectionné et dans la position d'un symbole codé à la position ayant un intervalle en commençant au dernier symbole des 6 symboles codés ; à calculer des facteurs de fiabilité en comparant la suite de symboles codés à 32 bits à chacun des mots de code Reed-Muller de premier ordre, constitués chacun d'une suite de symboles codés à 16 bits, et à délivrer en sortie des suites binaires d'information à 6 bits correspondant à tous les mots de code Reed-Muller de premier ordre ainsi qu'à des valeurs de fiabilité associées ; et à comparer les facteurs de fiabilité pour tous les mots de code Reed-Muller de premier ordre, et à délivrer en sortie une suite binaire d'informations à 6 bits correspondant à un mot de code Reed-Muller de premier ordre ayant le facteur de fiabilité le plus élevé, en tant que suite binaire décodée.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20010007628 | 2001-02-15 | ||
| KR20010007625 | 2001-02-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2820906A1 true FR2820906A1 (fr) | 2002-08-16 |
| FR2820906B1 FR2820906B1 (fr) | 2004-05-14 |
Family
ID=36442006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0201851A Expired - Fee Related FR2820906B1 (fr) | 2001-02-15 | 2002-02-14 | Appareils et procedes de codage et de decodage pour un systeme de communications du service mobile |
Country Status (13)
| Country | Link |
|---|---|
| US (1) | US7043676B2 (fr) |
| EP (1) | EP1237316B1 (fr) |
| JP (1) | JP3708078B2 (fr) |
| KR (1) | KR100464454B1 (fr) |
| CN (1) | CN1264279C (fr) |
| AU (1) | AU2002233767B2 (fr) |
| BR (1) | BR0204144A (fr) |
| CA (1) | CA2405935C (fr) |
| DE (1) | DE60211055T2 (fr) |
| FR (1) | FR2820906B1 (fr) |
| GB (1) | GB2377145B (fr) |
| RU (1) | RU2233025C1 (fr) |
| WO (1) | WO2002065648A1 (fr) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100429536B1 (ko) * | 2000-09-21 | 2004-05-03 | 삼성전자주식회사 | 이동 통신 시스템에서 최적 (11,5) 부호어를부호화/복호화하는 장치 및 방법 |
| KR100493094B1 (ko) * | 2002-09-17 | 2005-06-02 | 삼성전자주식회사 | 이동통신 시스템의 채널 부호화 및 복호화를 위한심볼천공 방법 |
| KR20040044589A (ko) | 2002-11-21 | 2004-05-31 | 한국전자통신연구원 | 다수결 논리를 이용한 ｒｍ 부호의 연판정 복호 방법 및그 장치 |
| US20040170121A1 (en) * | 2003-02-28 | 2004-09-02 | Samsung Electronics Co., Ltd. | Apparatus and method for transmitting header information in an ultra wide band communication system |
| TWI419478B (zh) * | 2007-12-24 | 2013-12-11 | Lg Electronics Inc | 使用塊碼之可變長度資訊的通道編碼方法 |
| ES2686629T3 (es) | 2007-12-24 | 2018-10-18 | Lg Electronics Inc. | Codificación de canal usando un código (32,11) de bloque y un código (20,O) de bloque con longitud variable O |
| KR100983282B1 (ko) * | 2007-12-24 | 2010-09-24 | 엘지전자 주식회사 | 블록 코드를 이용한 다양한 길이를 가진 정보의 채널 코딩방법 |
| KR100970645B1 (ko) | 2007-12-24 | 2010-07-15 | 엘지전자 주식회사 | 블록 코드를 이용한 다양한 길이를 가진 정보의 채널 코딩방법 |
| WO2009082146A2 (fr) | 2007-12-24 | 2009-07-02 | Lg Electronics Inc. | Procédé de codage de canal sur des informations de longueurs variables au moyen d'un code de blocs |
| US8549374B2 (en) * | 2011-02-11 | 2013-10-01 | Sharp Laboratories Of America, Inc. | Dual Reed-Muller (RM) code segmentation for uplink control information (UCI) |
| US10581462B2 (en) * | 2015-12-01 | 2020-03-03 | Huawei Technologies Co., Ltd. | Signature-enabled polar encoder and decoder |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001003366A1 (fr) * | 1999-07-06 | 2001-01-11 | Samsung Electronics Co., Ltd. | Appareil et procede de codage/decodage d'un indicateur de combinaison de format de transport dans un systeme de communication mobile amrc |
| WO2002015409A1 (fr) * | 2000-08-18 | 2002-02-21 | Samsung Electronics Co., Ltd | Dispositif et procede de codage et decodage de voix pour systeme de communication mobile amdc |
| WO2002032016A1 (fr) * | 2000-10-09 | 2002-04-18 | Samsung Electronics Co., Ltd. | Dispositif et procede de codage/decodage de bits tfci dans un systeme de communication amrc asynchrone |
| US20020075838A1 (en) * | 2000-10-09 | 2002-06-20 | Samsung Electronics Co., Ltd. | Apparatus and method for transmitting TFCI bits in a CDMA communication system |
| US20020114268A1 (en) * | 2000-09-21 | 2002-08-22 | Samsung Electronics Co., Ltd | Apparatus and method for coding/decoding optimal (11,5) codeword in a mobile communication system |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5511082A (en) * | 1994-05-10 | 1996-04-23 | General Instrument Corporation Of Delaware | Punctured convolutional encoder |
| US6097321A (en) * | 1998-04-30 | 2000-08-01 | Lucent Technologies, Inc. | Punctured maximum transition run code, apparatus and method for providing the same |
| US6134696A (en) * | 1998-05-28 | 2000-10-17 | Lsi Logic Corporation | Encoding and decoding rate-1/n convolutional codes and their punctured versions |
| FI107217B (fi) | 1998-09-25 | 2001-06-15 | Ericsson Telefon Ab L M | Signalointi telekommunikaatiojärjestelmässä |
| US6014411A (en) * | 1998-10-29 | 2000-01-11 | The Aerospace Corporation | Repetitive turbo coding communication method |
| KR100421164B1 (ko) * | 2000-06-12 | 2004-03-04 | 삼성전자주식회사 | 이동통신시스템에서 전송율 정보 부호화 및 복호화 장치 및 방법 |
| WO2002029976A1 (fr) * | 2000-10-06 | 2002-04-11 | Samsung Electronics Co., Ltd | Dispositif et procede permettant de generer un code (n,3)et un code (n,4) au moyen de codes simplex |
-
2002
- 2002-02-07 JP JP2002564844A patent/JP3708078B2/ja not_active Expired - Fee Related
- 2002-02-07 CN CNB028006909A patent/CN1264279C/zh not_active Expired - Fee Related
- 2002-02-07 AU AU2002233767A patent/AU2002233767B2/en not_active Ceased
- 2002-02-07 BR BR0204144-8A patent/BR0204144A/pt not_active IP Right Cessation
- 2002-02-07 WO PCT/KR2002/000193 patent/WO2002065648A1/fr active IP Right Grant
- 2002-02-07 RU RU2002127588/09A patent/RU2233025C1/ru not_active IP Right Cessation
- 2002-02-07 CA CA002405935A patent/CA2405935C/fr not_active Expired - Fee Related
- 2002-02-14 FR FR0201851A patent/FR2820906B1/fr not_active Expired - Fee Related
- 2002-02-14 US US10/076,156 patent/US7043676B2/en not_active Expired - Lifetime
- 2002-02-15 DE DE60211055T patent/DE60211055T2/de not_active Expired - Lifetime
- 2002-02-15 KR KR10-2002-0008181A patent/KR100464454B1/ko active IP Right Grant
- 2002-02-15 EP EP02003581A patent/EP1237316B1/fr not_active Expired - Lifetime
- 2002-02-15 GB GB0203643A patent/GB2377145B/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001003366A1 (fr) * | 1999-07-06 | 2001-01-11 | Samsung Electronics Co., Ltd. | Appareil et procede de codage/decodage d'un indicateur de combinaison de format de transport dans un systeme de communication mobile amrc |
| WO2002015409A1 (fr) * | 2000-08-18 | 2002-02-21 | Samsung Electronics Co., Ltd | Dispositif et procede de codage et decodage de voix pour systeme de communication mobile amdc |
| US20020114268A1 (en) * | 2000-09-21 | 2002-08-22 | Samsung Electronics Co., Ltd | Apparatus and method for coding/decoding optimal (11,5) codeword in a mobile communication system |
| WO2002032016A1 (fr) * | 2000-10-09 | 2002-04-18 | Samsung Electronics Co., Ltd. | Dispositif et procede de codage/decodage de bits tfci dans un systeme de communication amrc asynchrone |
| US20020075838A1 (en) * | 2000-10-09 | 2002-06-20 | Samsung Electronics Co., Ltd. | Apparatus and method for transmitting TFCI bits in a CDMA communication system |
Non-Patent Citations (1)
| Title |
|---|
| BROUWER A E ET AL: "AN UPDATED TABLE OF MINIMUM-DISTANCE BOUNDS FOR BINARY LINEAR CODES", IEEE TRANSACTIONS ON INFORMATION THEORY, IEEE INC. NEW YORK, US, vol. 39, no. 2, 1 March 1993 (1993-03-01), pages 662 - 677, XP000377724, ISSN: 0018-9448 * |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020067677A (ko) | 2002-08-23 |
| DE60211055D1 (de) | 2006-06-08 |
| GB0203643D0 (en) | 2002-04-03 |
| JP3708078B2 (ja) | 2005-10-19 |
| JP2004519161A (ja) | 2004-06-24 |
| AU2002233767B2 (en) | 2005-01-06 |
| GB2377145A (en) | 2002-12-31 |
| US20020112210A1 (en) | 2002-08-15 |
| CA2405935A1 (fr) | 2002-08-22 |
| FR2820906B1 (fr) | 2004-05-14 |
| GB2377145B (en) | 2003-06-04 |
| BR0204144A (pt) | 2003-02-11 |
| EP1237316B1 (fr) | 2006-05-03 |
| CA2405935C (fr) | 2007-08-21 |
| WO2002065648A1 (fr) | 2002-08-22 |
| CN1264279C (zh) | 2006-07-12 |
| EP1237316A3 (fr) | 2003-05-14 |
| RU2233025C1 (ru) | 2004-07-20 |
| KR100464454B1 (ko) | 2005-01-03 |
| US7043676B2 (en) | 2006-05-09 |
| DE60211055T2 (de) | 2006-09-28 |
| CN1459147A (zh) | 2003-11-26 |
| EP1237316A2 (fr) | 2002-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2232765B1 (fr) | Procede et entite de chiffrement symetrique probabiliste | |
| FR2820906A1 (fr) | Appareils et procedes de codage et de decodage pour un systeme de communications du service mobile | |
| FR2797736A1 (fr) | Procede de configuration d'un systeme de telecommunications | |
| EP1475912A1 (fr) | Appareil et procédé de codage/décodage d' un indicateur de combinaison de format de transport dans un système de communication mobile AMRC | |
| EP0187086B1 (fr) | Procédé d'interrogation ami-ennemi, et système utilisant ce procédé | |
| EP0995272B1 (fr) | Decodage iteratif de codes produits | |
| EP1073038B1 (fr) | Système de codage audio à sous-bandes | |
| FR2794915A1 (fr) | Procede et dispositif d'emission, procede et dispositif de reception, et systemes les mettant en oeuvre | |
| WO1997038495A1 (fr) | Procede et dispositif de codage convolutif de blocs de donnees, et procede et dispositif de decodage correspondants | |
| FR2743229A1 (fr) | Procede et dispositif de decodage d'un signal code | |
| FR2601212A1 (fr) | Modem prevu pour l'utilisation dans des systemes de telecommunication comportant des chemins multiples | |
| EP2183851A1 (fr) | Codage/decodage par plans de symboles, avec calcul dynamique de tables de probabilites | |
| WO1998027659A1 (fr) | Decodeur a correction d'erreur pour systeme de codage de la parole | |
| FR2799320A1 (fr) | Procede d'equilibrage de debit entre des canaux de transport de donnees, dispositif, station de base et station mobile correspondants | |
| WO2007042685B1 (fr) | Procede de reception de trames d'un flux numerique | |
| EP0668682A1 (fr) | Système de codage convolutionnel et de décodage de Viterbi transparent aux sauts de phase de pi et pi/2 | |
| FR2770056A1 (fr) | Demodulateur, circuit de recuperation de signal d'horloge, procede de demodulation et procede de recuperation de signal d'horloge | |
| EP0917294B1 (fr) | Système de transmission numérique, décodeur, et procédé de décodage | |
| EP1422859A2 (fr) | Procédé et système de décodage d'un indicateur de combinaison de format de transport (TFCI) | |
| EP1989807B1 (fr) | Procede et systeme permettant de transmettre un message s' exprimant au moyen d' un polynome | |
| AU2002233767A1 (en) | Apparatus and method for coding/decoding channels in a mobile communication system | |
| EP2728823A2 (fr) | Méthode et dispositif de modulation numérique à faible densité de transitions | |
| EP0629059A1 (fr) | Système de transmission numérique à étalement de spectre obtenu par codage pseudo-aléatoire basse fréquence de l'information utile et procédé d'étalement et de compression de spectre utilisé un tel système | |
| FR2972878A1 (fr) | Procede d'encodage correcteur d'erreur, procede de decodage et dispositifs associes. | |
| CA2436688C (fr) | Methode et systeme pour determiner aveuglement les caracteristiques de systeme de saut de frequence et synchronisation connexe |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 15 |
|
| PLFP | Fee payment |
Year of fee payment: 16 |
|
| ST | Notification of lapse |
Effective date: 20181031 |