FR2808901A1 - Systeme de traitement de donnees - Google Patents

Systeme de traitement de donnees Download PDF

Info

Publication number
FR2808901A1
FR2808901A1 FR0103158A FR0103158A FR2808901A1 FR 2808901 A1 FR2808901 A1 FR 2808901A1 FR 0103158 A FR0103158 A FR 0103158A FR 0103158 A FR0103158 A FR 0103158A FR 2808901 A1 FR2808901 A1 FR 2808901A1
Authority
FR
France
Prior art keywords
memory
monitor
processor
application
keyword
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0103158A
Other languages
English (en)
Other versions
FR2808901B1 (fr
Inventor
John Alun Davies
James Frederick Moore
Peter John Stevens
Denis Vaughan Weale
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Smiths Group PLC
Original Assignee
Smiths Group PLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Smiths Group PLC filed Critical Smiths Group PLC
Publication of FR2808901A1 publication Critical patent/FR2808901A1/fr
Application granted granted Critical
Publication of FR2808901B1 publication Critical patent/FR2808901B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3065—Monitoring arrangements determined by the means or processing involved in reporting the monitored data
    • G06F11/3072—Monitoring arrangements determined by the means or processing involved in reporting the monitored data where the reporting involves data filtering, e.g. pattern matching, time or event triggered, adaptive or policy-based reporting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1491—Protection against unauthorised use of memory or access to memory by checking the subject access rights in a hierarchical protection system, e.g. privilege levels, memory rings
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/468—Specific access rights for resources, e.g. using capability register
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2101—Auditing as a secondary aspect
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2105—Dual mode as a secondary aspect

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Storage Device Security (AREA)
  • Debugging And Monitoring (AREA)

Abstract

L'invention concerne un système de traitement de données perfectionné. Ce système de traitement comprend un processeur (1) ayant une configuration mémoire (10) qui identifie des emplacements d'une mémoire (20) où les données associées à une application sont stockées au même emplacement chaque fois qu'une application est exécutée et qui comprend une mémoire flash (201). La mémoire (20) est connectée au processeur (1) par trois canaux de données (11, 12 et 13). Ce processeur exécute chaque application pendant des tranches de temps de traitement spécifiées. Un moniteur (30), connecté à un dispositif (2) contenant des paramètres déterminés au cours de la conception du système, contient une information indiquant les emplacements de la mémoire qui sont associés à chaque application et les tranches de temps pendant lesquelles chaque application devra être exécutée. Le moniteur (30) comporte également une mémoire (31) et un registre (32) contenant un mot-clé qui est comparé à un mot-clé fourni par le processeur (1) lorsqu'il bascule entre le mode utilisateur et le mode superviseur, de sorte que le moniteur refuse l'accès à des emplacements de mémoire associés à l'autre mode.

Description

I
SYSTEME DE TRAITEMENT DE DONNEES
L'invention concerne un système de traitement de données du type comprenant un processeur, une mémoire et un moniteur, ledit processeur étant connecté à la mémoire et comprenant une configuration mémoire qui identifie des emplacements à l'intérieur de la mémoire o des données
précises sont stockées.
Les systèmes de traitement utilisés dans les applications aéronautiques et 1o militaires sont habituellement construits et testés spécialement pour garantir qu'ils travailleront de la façon prévue. Toutefois, les fabricants subissent une pression de plus en plus forte leur demandant de réduire le coût de
l'équipement en utilisant des composants normaux du commerce.
Malheureusement, les processeurs qu'on trouve dans le commerce ne sont pas appropriés pour être utilisés dans les applications à haute intégrité pour différentes raisons. Par exemple, bien que le système d'exploitation du microprocesseur contienne une configuration mémoire indiquant l'emplacement de la mémoire o différents articles de programmes et de données sont stockés, les mêmes articles de données ne sont généralement
pas placés au même emplacement chaque fois qu'on allume le processeur.
Du fait que les données ne sont pas placées dans la même partition de la mémoire à chaque fois, il ne peut pas être garanti que les données sont toujours contenues dans des partitions de la mémoire qui ont une capacité suffisante, ou encore qui ont été testées au standard requis pour une application particulière. En outre, bien que plusieurs applications de logiciels différentes soient exécutées simultanément sur un processeur, le système d'exploitation exécute habituellement les différentes applications dans des tranches de temps qui sont habituellement attribuées arbitrairement. Ceci peut avoir pour résultat que certaines applications se voient attribuer un temps insuffisant pour être exécutées chaque fois de façon fiable, tandis que des applications moins importantes se voient attribuer un temps plus long que
celui qui est strictement nécessaire.
En opération, les microprocesseurs fonctionnent dans l'un ou l'autre de deux modes différents, à savoir un mode utilisateur et un mode superviseur. Les programmes d'application s'exécutent entièrement dans le mode utilisateur tandis que le mode superviseur est plus puissant et est utilisé pour offrir des services de système d'exploitation au mode utilisateur et pour exécuter le système d'exploitation du processeur. Les processeurs classiques basculent du mode utilisateur au mode superviseur, soit à la fin d'une période de temps attribuée pour une application particulière, soit lorsque l'application appelle des services en provenance du mode utilisateur. On ne dispose généralement pas d'indication signalant le fait que le processeur travaille dans le mode utilisateur ou dans le mode superviseur. Ceci contribue à engendrer une incertitude concernant l'exploitation du système processeur, ce qui n'est pas
acceptable dans les systèmes à haute intégrité.
Il existe des systèmes qui évitent ces problèmes, mais ces systèmes exigent une fabrication spéciale qui n'est généralement pas appropriée pour être
utilisée avec des processeurs du commerce.
Un but de la présente invention consiste à réaliser un système de traitement
de données perfectionné.
Selon un aspect de la présente invention, on fournit un système de traitement de données tel que défini en préambule, caractérisé en ce que la configuration mémoire est agencée de manière que les données associées à une application soient stockées au même emplacement chaque fois qu'une application est exécutée, en ce que le processeur est agencé pour exécuter chaque application pendant des tranches de temps de traitement spécifiées, le moniteur contenant une information qui indique que l'emplacement de la mémoire dans lequel les données associées à chaque application sont stockées, et une information qui indique les tranches de temps pendant lesquelles le processeur devra exécuter chaque application, en ce que le moniteur est connecté de manière à recevoir des signaux indicatifs des emplacements de mémoire qui sont adressés et de l'application en cours d'exécution, et en ce que le moniteur est agencé pour vérifier si ce sont les bons emplacements de la mémoire qui sont adressés et si c'est la bonne
application qui est en cours d'exécution dans une tranche de temps donnée.
Selon un autre aspect de la présente invention, le processeur peut travailler dans deux modes différents dans lesquels il a accès à différents emplacements de mémoire respectifs le moniteur contenant une mémoire d'au moins un mot-clé, ledit processeur étant agencé pour fournir un mot-clé au moniteur lorsqu'il bascule entre les deux modes différents, le moniteur étant capable de comparer le mot.clé fourni par le processeur au mot-clé stocké dans le moniteur, et agencé pour refuser au processeur l'accès à des emplacements de la mémoire associés à un mode si le mot-clé fourni par le
processeur n'est pas compatible avec le mot-clé contenu dans le moniteur.
La mémoire comprend de préférence une mémoire flash contenant un logiciel relatif aux applications qui doivent être exécutées sur le système et qui peut
être chargé dans d'autres emplacements de la mémoire.
La présente invention se mieux comprise en référence à la description de
formes de réalisation préférées données à titre d'exemples et au dessin
annexé dans lequel la figure unique représente schématiquement le système.
Le système comprend un processeur 1 et une mémoire 20. Le processeur 1 peut être d'un type classique et il comprend une unité de configuration mémoire 10 qui spécifie des emplacements de la mémoire o différentes données doivent être stockées. Le processeur 1 est utilisé pour exécuter les
différentes applications de programme d'un logiciel.
La mémoire 20 comporte de nombreux emplacements différents qui peuvent être adressés individuellement pour créer une mémoire de données partitionnée. On comprendra que cette mémoire 20 ne doit pas nécessairement être une unité unique mais qu'elle pourrait être composée d'un nombre quelconque d'unités séparées. La mémoire 20 peut comprendre une mémoire flash 201 dans laquelle tous les logiciels relatifs aux applications qui doivent être exécutées sur le système sont stockés et depuis laquelle le logiciel peut être récupéré pour être envoyé à d'autres emplacements de la mémoire. La mémoire 20 est connectée au processeur 1 par l'intermédiaire de trois canaux de données 11, 12 et 13. Un canal de données 11 transporte l'information concernant des emplacements d'adresses contenus dans la mémoire 20, le deuxième canal 12 transporte des données à fournir à la mémoire ou à prendre dans la mémoire à l'adresse spécifiée sur le premier canal et le troisième canal 13 spécifie si les données doivent être écrites dans la mémoire ou lues dans cette mémoire. Ces trois canaux 11, 12 et 13
peuvent être constitués par un bus de données unique.
Le système comprend un composant additionnel qui est constitué par un dispositif moniteur 30 qui a pour fonction de vérifier le fonctionnement du système. Le moniteur 30 est connecté à un dispositif 2 constitué par une EPROM ou par un processeur de manière que l'information provenant du dispositif soit fournie au moniteur. Le dispositif 2 contient des paramètres déterminés au cours de la conception du système, qui définissent des droits d'accès admissibles à la mémoire et des temps admissibles de durée d'exécution. Le dispositif 2 peut aussi gérer des violations, soit en forçant le
processeur 1 à s'arrêter, soit en produisant un avertissement ou une alarme.
Le moniteur 30 est aussi connecté aux trois canaux 11 à 13 de telle manière qu'il reçoive des informations de ces trois canaux. Le moniteur 30 renferme une mémoire 31 d'informations concernant les emplacements ou les partitions de la mémoire 20 auxquels différents articles de données doivent être stockés et des informations concernant les tranches de temps pendant lesquelles des applications spécifiées doivent être exécutées. Le moniteur 30 contient aussi des registres 32 qui contiennent des mots-clés qu'il s'agit de comparer avec
des mots-clés fournis au moniteur.
Le processeur 1 bascule entre le mode utilisateur UM et le mode superviseur SM selon qu'il exécute une application ou une autre fonction. Le processeur 1 bascule entre ces deux modes au moyen d'une interface de programmes d'application API qui est une couche logicielle à haute assurance. Dans la s présente invention, la API est agencée pour envoyer un mot-clé au moniteur chaque fois qu'on lui demande de passer de UM à SM et elle envoie un mot-clé différent chaque fois qu'il revient à UM. Si le mot-clé transmis par la API correspond à celui stocké dans le registre 32 dans le moniteur 30, le moniteur autorise l'accès du processeur 1 aux partitions de la mémoire 20
réservées exclusivement pour l'utilisation dans le mode superviseur. Si le mot-
clé ne correspond pas, le moniteur envoie un signal au processeur 1 pour indiquer un défaut de fonctionnement. A partir des données issues des canaux 1 à 13 et du processeur E/S 2, le moniteur 30 sait quelle application il est en cours d'exécuter et à quelle partition de mémoire un accès a été demandé. Si la partition de mémoire demandée n'est pas appropriée pour l'application en cours d'exécution, le moniteur refuse l'accès, même si le bon
mot-clé est envoyé.
Le moniteur 30 indique aussi le moment o une application commence et se termine sur le processeur et les partitions de la mémoire auxquelles on a accès à un moment donné. Les mémoires 31 dans le moniteur 30 définissent des séquences de temps et des cartes d'adresses de mémoire qui tournent en boucle répétitivement. Si on n'a pas accès à la partition de la mémoire qui est appropriée dans la tranche de temps appropriée, le moniteur 30 indique un
défaut de fonctionnement au processeur 1.
Le système de la présente invention peut aisément être appliqué à des processeurs classiques vendus clans le commerce sans modifications excessives. Il peut aussi être utilisé avec une large diversité de différents processeurs et il est relativement protégé des changements de conception
des processeurs.
La présente invention n'est pas limitée à la forme de réalisation préférée décrite, mais peut subir différentes modifications ou variantes évidentes pour
l'homme du métier.

Claims (3)

Revendications
1. Système de traitement de données comprenant un processeur (1), une mémoire (20) et un moniteur (30), ledit processeur étant connecté à la mémoire et comprenant une configuration mémoire (10) qui identifie des emplacements à l'intérieur de la mémoire (20) o des données précises sont stockées, caractérisé en ce que la configuration mémoire (10) est agencée de manière que les données associées à une application soient stockées au même emplacement chaque fois qu'une application est exécutée, en ce que le processeur (1) est agencé pour exécuter chaque application pendant des tranches de temps de traitement spécifiées, le moniteur (30) contenant une information qui indique que l'emplacement de la mémoire dans lequel les données associées à chaque application sont stockées et une information qui indique les tranches de temps pendant lesquelles le processeur devra exécuter chaque application, en ce que le moniteur (30) est connecté de manière à recevoir des signaux indicatifs des emplacements de mémoire qui sont adressés et de l'application en cours d'exécution, et en ce que le moniteur (30) est agencé pour vérifier si ce sont les bons emplacements de la mémoire qui sont adressés et si c'est la bonne application qui est en cours d'exécution dans une tranche de
temps donnée.
2. Système de traitement selon la revendication 1, caractérisé en ce que le processeur (1) peut travailler dans deux modes différents dans lesquels il a accès à différents emplacements de mémoire respectifs, en ce que le moniteur (30) contient une mémoire (31) d'au moins un mot-clé, en ce que le processeur (1) est agencé pour fournir un mot-clé au moniteur (30) lorsqu'il bascule entre les deux modes différents, en ce que le moniteur (30) est capable de comparer le mot-clé fourni par le processeur (1) au mot-clé stocké dans le moniteur, et en ce que le moniteur (30) est agencé pour refuser au processeur (1) I'accès à des emplacements de la mémoire (20) associés à un mode si le mot-clé fourni par le processeur n'est pas
compatible avec le mot-clé contenu dans le moniteur.
3. Système selon les revendications 1 ou 2, caractérisé en ce que la
mémoire (20) comprend une mémoire flash (201) qui contient un logiciel relatif aux applications qui doivent être exécutées sur le système et qui
peut être chargé à d'autres emplacements de la mémoire.
FR0103158A 2000-03-09 2001-03-08 Systeme de traitement de donnees Expired - Lifetime FR2808901B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GBGB0005535.0A GB0005535D0 (en) 2000-03-09 2000-03-09 Processing systems

Publications (2)

Publication Number Publication Date
FR2808901A1 true FR2808901A1 (fr) 2001-11-16
FR2808901B1 FR2808901B1 (fr) 2006-10-20

Family

ID=9887174

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0103158A Expired - Lifetime FR2808901B1 (fr) 2000-03-09 2001-03-08 Systeme de traitement de donnees

Country Status (4)

Country Link
US (1) US6526490B2 (fr)
DE (1) DE10110808B4 (fr)
FR (1) FR2808901B1 (fr)
GB (2) GB0005535D0 (fr)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060075236A1 (en) * 2004-09-30 2006-04-06 Marek James A Method and apparatus for high assurance processing
WO2010108087A1 (fr) * 2009-03-20 2010-09-23 Algal Scientific Corporation Système et procédé de traitement des eaux usées par croissance de micro-organismes hétérotrophes phototactiques
US9400722B2 (en) 2011-11-15 2016-07-26 Ge Aviation Systems Llc Method of providing high integrity processing

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0312194A2 (fr) * 1987-10-09 1989-04-19 Hitachi, Ltd. Processeur de données ayant deux modes d'opération
FR2759177A1 (fr) * 1997-01-31 1998-08-07 Sextant Avionique Procede et dispositif de traitement de plusieurs applications techniques avec pour chacune d'elles la surete qui lui est propre
DE19927657A1 (de) * 1999-06-17 2001-01-04 Daimler Chrysler Ag Partitionierung und Überwachung von softwaregesteuerten Systemen

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4104721A (en) * 1976-12-30 1978-08-01 International Business Machines Corporation Hierarchical security mechanism for dynamically assigning security levels to object programs
KR910006851A (ko) * 1989-09-01 1991-04-30 원본미기재 실시간 컴퓨터 구조장치 및 그 방법
US5513337A (en) * 1994-05-25 1996-04-30 Intel Corporation System for protecting unauthorized memory accesses by comparing base memory address with mask bits and having attribute bits for identifying access operational mode and type
JP3451595B2 (ja) * 1995-06-07 2003-09-29 インターナショナル・ビジネス・マシーンズ・コーポレーション 二つの別個の命令セット・アーキテクチャへの拡張をサポートすることができるアーキテクチャ・モード制御を備えたマイクロプロセッサ
US5968136A (en) * 1997-06-05 1999-10-19 Sun Microsystems, Inc. Apparatus and method for secure device addressing
US6055650A (en) * 1998-04-06 2000-04-25 Advanced Micro Devices, Inc. Processor configured to detect program phase changes and to adapt thereto
US6202130B1 (en) * 1998-04-17 2001-03-13 Motorola, Inc. Data processing system for processing vector data and method therefor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0312194A2 (fr) * 1987-10-09 1989-04-19 Hitachi, Ltd. Processeur de données ayant deux modes d'opération
FR2759177A1 (fr) * 1997-01-31 1998-08-07 Sextant Avionique Procede et dispositif de traitement de plusieurs applications techniques avec pour chacune d'elles la surete qui lui est propre
DE19927657A1 (de) * 1999-06-17 2001-01-04 Daimler Chrysler Ag Partitionierung und Überwachung von softwaregesteuerten Systemen

Also Published As

Publication number Publication date
GB0005535D0 (en) 2000-04-26
US20010021968A1 (en) 2001-09-13
US6526490B2 (en) 2003-02-25
FR2808901B1 (fr) 2006-10-20
GB0104820D0 (en) 2001-04-18
DE10110808A1 (de) 2001-09-13
DE10110808B4 (de) 2011-03-17
GB2365597A (en) 2002-02-20
GB2365597B (en) 2004-09-15

Similar Documents

Publication Publication Date Title
Burgess et al. Short duration synchronization of human theta rhythm during recognition memory
FR2675602A1 (fr) Procede et dispositif de protection d'un systeme informatique.
US20130254326A1 (en) Electronic device, cloud storage system for managing cloud storage spaces, method and tangible embodied computer readable medium thereof
FR2613856A1 (fr) Systeme d'enregistrement d'informations
EP2366147A1 (fr) Gestionnaire physique de barriere de synchronisation entre processus multiples
FR2611289A1 (fr) Dispositif electronique portatif
FR2609175A1 (fr) Carte a circuits integres et systeme pour verifier le bon fonctionnement de la carte
FR2722015A1 (fr) Systeme de traitement d'informations
FR3103586A1 (fr) Procédé de gestion du fonctionnement d’un système sur puce formant par exemple un microcontrôleur, et système sur puce correspondant
EP1086415B1 (fr) Systeme de protection d'un logiciel
EP1316874B1 (fr) Blocage du fonctionnement d'un circuit intégré
FR2808901A1 (fr) Systeme de traitement de donnees
FR3089322A1 (fr) Gestion des restrictions d’accès au sein d’un système sur puce
EP1341087B1 (fr) Procédé et système de gestion d'un journal personnel d'évènements
FR2577332A1 (fr) Systeme de mesure de l'utilisation de logiciel d'application sur un ordinateur ou un micro-ordinateur
WO2012013904A1 (fr) Téléphone mobile sous android comprenant une chaîne de mise à disposition de contenus
EP0924600B1 (fr) Appareil électronique comportant un dispositif de protection pour une mémoire et procédé pour protéger des données dans une mémoire
WO2004084525A2 (fr) Procede de protection d’un terminal de telecommunication de type telephone mobile
EP1742162B1 (fr) Protection de l'exécution d'un programme
EP0246119B1 (fr) Système optionnel de protection de l'accès à un ordinateur
CN113377451B (zh) 应用程序重启方法、装置、计算机设备和可读存储介质
FR3038421A1 (fr) Procede de gestion de profils dans un element securise
FR2601480A1 (fr) Procede et dispositif de controle de l'utilisation d'un materiel tel qu'un ordinateur personnel
EP0908828A1 (fr) Procédé et système contrÔle d'accès partagés à une mémoire vive
EP1055988A1 (fr) Procédé de contrôle d'accès à des fonctions de programmes informatiques.

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 16

PLFP Fee payment

Year of fee payment: 17

PLFP Fee payment

Year of fee payment: 18

PLFP Fee payment

Year of fee payment: 20