FR2802742A1

FR2802742A1 - Audio and image digital words transmission/switching having memory store memorizing fixed length memory cells and identifier replacement unit variable length memory replacing fixed length packets.

Info

Publication number: FR2802742A1
Application number: FR0010634A
Authority: FR
Inventors: Munenori Tsuzuki
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1999-12-20
Filing date: 2000-08-14
Publication date: 2001-06-22
Also published as: JP2001177532A; CA2313683A1

Abstract

The digital word switching system has automatic transfer cells of fixed length with a virtual path identifier. The system has a memory store (4) memorizing cells of fixed length. An identifier replacement unit (9-1) replaces the variable length memory replacing it with the identifier of a number of cells of fixed length to shape the packets of variable length.

Description

La présente invention concerne un système de com mutation de données. Plus particulièrement la présente invention concerne un système et un procédé de commutation de données, qui minimisent le nombre d'identifiants devant être utilisés pour la transmission et la commutation de données multimédia incluant par exemple des données audio et des données d'image à grande vitesse. The present invention relates to a data transfer system. More particularly, the present invention relates to a data switching system and method, which minimizes the number of identifiers to be used for transmitting and switching multimedia data including, for example, audio data and high-speed image data. .

La figure 17, annexée à la présente demande, représente un schéma-bloc d'un dispositif de tri de cel lules à mode de transfert automatique (désignées ci-après de façon abrégée par cellules ATM), qui est décrit dans la demande de brevet japonais publiée sans examen N Hei 10 56459. Ce dispositif classique de tri de cellules ATM traite des cellules ATM qui sont encapsulées sur la base du type de couche d'adaptation ATM 5 (AAL 5). En référence à la figure, le dispositif 31 de tri de cellules ATM est constitué par une unité d'entrée 32, une unité 33 de rem placement d'un identifiant VPI/VCI (c'est-à-dire un identi fiant de trajet virtuel/identifiant de canal virtuel), une unité de commutation 34, une unité de sortie 35, une première table 36 de remplacement d'identifiant VPI/VCI et une seconde table de remplacement d'identifiant VPI/VCI 37. L'unité d'entrée 32 reçoit une cellule ATM transmise depuis l'extérieur du dispositif 31 de tri de cellules ATM. L'unité 33 de remplacement de l'identifiant VPI/VCI exécute une opération de remplacement de l'identifiant VPI/VCI de la cellule ATM reçue par l'unité d'entrée 32. L'unité de commutation 34 reçoit la cellule ATM remplacée par l'unité 33 de remplacement de l'identifiant VPI/VCI et délivre la cellule ATM, dont l'identifiant VPI/VCI est remplacé, par un port de sortie désigné. L'unité de sortie 35 reçoit la cellule ATM délivrée par le port de sortie désigné, de la part de l'unité de commutation 34 et transmet la cellule ATM par l'intermédiaire du port de sortie désigné à l'extérieur du dispositif 31 de tri des cellules ATM. On va maintenant expliquer le fonctionnement du dispositif classique 31 de tri des cellules ATM. Fig. 17, appended to the present application, shows a block diagram of an automatic transfer mode cell sorting device (hereinafter abbreviated as ATM cells), which is described in the patent application. This conventional ATM cell sorting device processes ATM cells which are encapsulated based on ATM adaptation layer type 5 (AAL 5). With reference to the figure, the ATM cell sorting device 31 is constituted by an input unit 32, a unit 33 for the replacement of a VPI / VCI identifier (i.e. a path identifier virtual / virtual channel identifier), a switching unit 34, an output unit 35, a first VPI / VCI identifier replacement table 36 and a second VPI / VCI identifier replacement table 37. input 32 receives an ATM cell transmitted from outside the ATM cell sorting device 31. The VPI / VCI identifier replacement unit 33 performs a replacement operation of the VPI / VCI identifier of the ATM cell received by the input unit 32. The switching unit 34 receives the replaced ATM cell. by the unit 33 for replacing the VPI / VCI identifier and delivers the ATM cell, whose VPI / VCI identifier is replaced, with a designated output port. The output unit 35 receives the ATM cell delivered by the designated output port from the switching unit 34 and transmits the ATM cell via the designated output port outside the device 31 of the sorting ATM cells. We will now explain the operation of the conventional device 31 for sorting ATM cells.

Lorsque l'unité 33 de remplacement de l'identi fiant VPI/VCI reçoit une cellule ATM de la part de l'unité d'entrée 32, l'unité 33 de remplacement de l'identifiant VPI/VCI effectue une opération de recherche avec un identi fiant VPI/VCI qui est contenu dans la cellule ATM, en tant que clé dans la seconde table de replacement VPI/VCI. Dans le cas où la cellule ATM est identifiée comme étant du type 1, comme conséquence d'une recherche, qui classe une cel lule incluant l'adresse, conforme au protocole Internet (IP) d'une destination de transmission, alors l'unité 33 de remplacement d'identifiant VPI/VCI exécute une autre opéra tion de recherche avec l'adresse IP de la destination d'émission ainsi qu'une clé dans la première table 36 de remplacement d'identifiant VPI/VCI pour l'obtention d'un identifiant VPI/VCI de la destination de transmission, qui correspond à l'adresse IP de la destination de l'émission et à un numéro correspondant de port de sortie. L'unité 33 de remplacement de l'identifiant VPI/VCI écrit alors l'identifiant VPI/VCI de la destination de la transmission et le numéro du port de sortie dans la seconde table 37 de remplacement de l'identifiant VPI/VCI. Simultanément, l'unité 33 de remplacement de l'identifiant VPI/VCI rem place l'identifiant VPI/VCI de la cellule ATM devant être traitée, par l'identifiant VPI/VCI de la destination de transmission obtenue, puis envoie la cellule ATM à l'unité de commutation 4. La cellule est délivrée par l'unité de commutation 4 par l'intermédiaire d'un port de sortie iden tifié par le numéro correspondant obtenu du port de sortie. When the VPI / VCI identifier replacement unit 33 receives an ATM cell from the input unit 32, the VPI / VCI identifier replacement unit 33 performs a search operation with a VPI / VCI identifier that is contained in the ATM cell, as a key in the second VPI / VCI replacement table. In the case where the ATM cell is identified as type 1, as a consequence of a search, which classifies a cell including the IP-compliant address of a transmission destination, then the unit VPI / VCI substitute substitute 33 performs another search operation with the IP address of the sending destination as well as a key in the first VPI / VCI replacement code table 36 for obtaining the IP address. a VPI / VCI identifier of the transmission destination, which corresponds to the IP address of the transmission destination and to a corresponding output port number. The VPI / VCI identifier replacement unit 33 then writes the VPI / VCI identifier of the destination of the transmission and the number of the output port in the second replacement code table VPI / VCI. Simultaneously, the VPI / VCI identifier replacement unit 33 places the VPI / VCI identifier of the ATM cell to be processed, by the VPI / VCI identifier of the obtained transmission destination, and then sends the ATM cell. to the switching unit 4. The cell is delivered by the switching unit 4 via an output port identified by the corresponding number obtained from the output port.

Dans le cas où la cellule ATM introduite est identifiée comme étant du type 2 ou comme n'étant pas du type 1, en tant que résultat de la recherche, l'unité 33 de remplacement de l'identifiant VPI/VCI exécute une opération de recherche avec un identifiant VPI/VCI d'une source de transmission en tant que code dans la seconde table 37 de remplacement de l'identifiant VPI/VCI pour obtenir l'identifiant VPI/VCI de la destination de la transmission et le numéro correspondant du port de sortie, qui ont été écrit dans la seconde table 7 de remplacement de l'identifiant VPI/VCI, lors du traitement de la cellule ATM du type 1. Alors l'unité 33 de l'identifiant VPI/VCI rem place l'identifiant VPI/VCI de la cellule reçue devant être traitée, par l'identifiant VPI/VCI de la destination de transmission obtenu et envoie la cellule à l'unité de com mutation 34. L'unité de commutation 34 délivre la cellule ATM par l'intermédiaire d'un port de sortie identifié par le port de sortie correspondant obtenu. Les éléments d'informations écrits dans la seconde table 37 de remplace ment de l'identifiant VPI/VCI sont supprimés après que le troisième bit du type à charge payante de la cellule ATM possédant une valeur 1 a été traité. In the case where the introduced ATM cell is identified as being type 2 or not being type 1, as a result of the search, the VPI / VCI identifier replacement unit 33 performs an operation of searching with a VPI / VCI identifier of a transmission source as code in the second replacement table of the VPI / VCI identifier to obtain the VPI / VCI identifier of the destination of the transmission and the corresponding number of the output port, which were written in the second table 7 to replace the VPI / VCI identifier, during the processing of the type 1 ATM cell. Then the unit 33 of the VPI / VCI identifier remembers the VPI / VCI identifier of the received cell to be processed, by the VPI / VCI identifier of the obtained transmission destination and sends the cell to the switching unit 34. The switching unit 34 delivers the ATM cell by the intermediate of an output port identified by r the corresponding output port obtained. The pieces of information written in the second VPI / VCI replacement table 37 are deleted after the third payload type bit of the ATM cell having a value 1 has been processed.

I1 existe un autre type de technique classique, qui est représenté dans la demande de brevet japonais publiée sans examen N Hei 07-15444 ayant pour titre "Asyn- chronous Transmission Mode Communication System". Ce type classique a un but qui est différent de celui de l'invention et est focalisé sur un système empêchant la perte de données, par rapport aux objectifs de la présente invention. Conformément à cette technique classique, des mémoires tampons sont prévues avant ou au niveau du côté d'un port d'entrée d'un commutateur ATM. Le système de com munication avec mode de transmission asynchrone selon ce document délivre un paquet de cellules de données, qui sont prêtes pour la transmission après détermination du fait qu'on dispose d'une capacité de traitement de données dans le serveur du port de sortie. There is another type of conventional technique which is shown in Japanese Unexamined Publication Mode Communication System Publication No. Hei 07-15444. This conventional type has a purpose which is different from that of the invention and is focused on a data loss preventing system, with respect to the objects of the present invention. According to this conventional technique, buffers are provided before or at the side of an input port of an ATM switch. The asynchronous transmission mode communication system according to this document delivers a packet of data cells, which are ready for transmission after determining that there is a data processing capability in the output port server. .

Cependant, en raison de la configuration de ce dispositif classique, qui contient des mémoires tampons au niveau du côté du port d'entrée, deux ou plusieurs identi- fiants VPI/VCI sont encore requis pour transmettre des don nées ATM dans le cas de deux ou plus de deux cellules mémo risées dans les mémoires tampons respectives et dans le cas où on essaie de commuter deux ou plus de deux cellules mémorisées dans les mémoires tampons respectives et de les délivrer par un port de sortie utilisé en commun. However, because of the configuration of this conventional device, which contains buffers at the input port side, two or more VPI / VCI identifiers are still required to transmit ATM data in the case of two or more than two cells stored in the respective buffers and in the case where one attempts to switch two or more cells stored in the respective buffers and output them through an output port used in common.

La technique classique est basée sur une caracté ristique consistant en ce que les cellules de deux ou plus de deux paquets se partageant un identifiant VPI/VCI de AAL 5 ne sont pas multiplexées ou imbriquées dans une suite de cellules. Par conséquent l'opération de tri des cellules est exécutée avec l'identifiant VPI/VCI de chaque cellule ATM de manière à distinguer le paquet de la cellule vis-à- vis d'autres paquets, au moyen du commutateur ATM. Un com mutateur ATM usuel est pourvu de deux ou de plus de deux canaux d'entrée et de deux ou plus de deux canaux de sor tie. Le commutateur ATM usuel a un rôle, de commutation de cellules ATM de manière à introduire une cellule à partir d'un canal d'entrée et délivrer la cellule à un canal de sortie spécifique. The conventional technique is based on the feature that cells of two or more packets sharing a VPI / VCI identifier of AAL 5 are not multiplexed or nested in a sequence of cells. Therefore, the cell sorting operation is performed with the VPI / VCI identifier of each ATM cell so as to distinguish the packet from the cell from other packets by means of the ATM switch. A typical ATM comuner is provided with two or more input channels and two or more output channels. The usual ATM switch has a role of switching ATM cells to introduce a cell from an input channel and deliver the cell to a specific output channel.

Il en résulte que, conformément aux systèmes de commutation de cellules de l'art antérieur, des cellules de paquets différents, qui sont introduites par différents canaux d'entrée et doivent être transmises en direction d'un canal de sortie utilisé en commun, peuvent être multi- plexées ou imbriquées dans une seule suite de cellules. C'est pourquoi pour distinguer des cellules de différents paquets qui sont introduits par l'intermédiaire de diffé rents canaux d'entrée au niveau de chaque canal de sortie, un nombre élevé d'identifiants VPI/VCI différents doivent être affectés aux cellules individuelles de paquets diffé rents. Ceci ne permet pas la transmission de paquets de cellules vers la même destination pour utiliser en commun un identifiant VPI/VCI si les paquets de cellules sont introduits au moyen de différents canaux d'entrée. Pour cette raison, dans la technique classique il se pose le problème consistant en ce qu'un réseau ATM à grande échelle ne peut pas être utilisé avec un nombre limité d'identifiants VPI/VCI pour commutation de données. As a result, in accordance with the prior art cell switching systems, different packet cells, which are introduced by different input channels and must be transmitted to an output channel used in common, can to be multiplexed or nested in a single sequence of cells. Therefore, to distinguish cells of different packets that are introduced through different input channels at each output channel, a large number of different VPI / VCI identifiers must be assigned to different packages. This does not allow the transmission of cell packets to the same destination to jointly use a VPI / VCI identifier if the cell packets are introduced through different input channels. For this reason, in the conventional technique there is the problem that a large-scale ATM network can not be used with a limited number of VPI / VCI identifiers for data switching.

Une forme de réalisation de la présente invention est conçue principalement pour résoudre le problème men tionné précédemment. Un but de cette forme de réalisation de la présente invention est de fournir un système de com mutation de données qui réduit le nombre d'identifiants VPI/VCI, ce qui permet de réduire d'éventuelles limitations provoquées par le nombre d'identifiants VPI/VCI dans des communications entre terminaux. An embodiment of the present invention is designed primarily to solve the problem mentioned above. An object of this embodiment of the present invention is to provide a data exchange system which reduces the number of VPI / VCI identifiers, thereby reducing possible limitations caused by the number of VPI / VPI identifiers. VCI in communications between terminals.

Ces buts et d'autres buts et formes de réalisa tion de la présente invention sont atteints grâce à la pré sente invention comme cela a été décrit ici de façon plus détaillée. These and other objects and embodiments of the present invention are achieved by the present invention as described herein in more detail.

Selon un aspect de la présente invention, un sys tème de commutation de données servant à commuter une plu ralité de cellules de transfert automatique (cellules ATM) de longueur fixe-, chacune de la pluralité de cellules ATM de longueur fixe comportant un identifiant de trajet vir tuel / un identifiant de canal virtuel (VPI/VCI), comprend une mémoire tampon et une unité de remplacement d'identi fiant VPI/VCI. La mémoire tampon mémorise la pluralité de cellules ATM de longueur fixe et délivre un paquet de lon gueur variable incluant la pluralité de cellules ATM de longueur fixe après la détection d'un drapeau pour l'identification d'une cellule finale de la pluralité de cellules ATM de longueur fixe. L'unité de remplacement d'identifiants VPI/VCI reçoit le paquet de longueur variable de la part de la mémoire tampon et remplace l'identifiant VPI/VCI de chacune de la pluralité de cel lules ATM de longueur fixe avec un seul type d'identifiant VPI/VCI devant être affecté au paquet de longueur variable. According to one aspect of the present invention, a data switching system for switching a plurality of automatic transfer cells (ATM cells) of fixed length, each of the plurality of fixed length ATM cells including a path identifier. virtual / virtual channel identifier (VPI / VCI), includes a buffer memory and a VPI / VCI identifier replacement unit. The buffer stores the plurality of fixed length ATM cells and delivers a variable length packet including the plurality of fixed length ATM cells after detecting a flag for identification of a final cell of the plurality of cells. Fixed length ATM. The VPI / VCI identifier replacement unit receives the variable length packet from the buffer and replaces the VPI / VCI identifier of each of the plurality of fixed length ATM cells with a single type of memory. VPI / VCI identifier to be assigned to the variable length packet.

La mémoire tampon peut être équipée d'une plura- lité de mémoires tampons à files d'attente, qui correspond à une pluralité de ports d'entrée. Chacune de la pluralité des mémoires tampons à files d'attente correspond à l'un de la pluralité des ports d'entrée. Chaque mémoire de la plu ralité de mémoires tampons à files d'attente mémorise la pluralité de cellules ATM de longueur fixe dans une file d'attente dans le cas où la pluralité de cellules ATM de longueur fixe est introduite dans le système de commutation de données par l'intermédiaire de l'un de la pluralité de ports d'entrée. The buffer may be equipped with a plurality of queue buffers, which corresponds to a plurality of input ports. Each of the plurality of queue buffers corresponds to one of the plurality of input ports. Each memory of the plurality of queue buffers stores the plurality of fixed length ATM cells in a queue in the case where the plurality of fixed length ATM cells are introduced into the data switching system. via one of the plurality of input ports.

Selon une autre caractéristique de l'invention, le système de commutation de données comporte une pluralité de mémoires tampons à files d'attente de sortie correspondant à une pluralité ports d'entrée qui sont prévus dans un commutateur de cellules, chaque mémoire de la pluralité des mémoires tampons à files d'attente de sortie correspondant à l'un la pluralité de ports d'entrée servant à mémoriser pluralité de cellules ATM de longueur fixe dans une file d'attente et à délivrer la pluralité de cellules ATM de longueur fixe et un numéro de l'un de la pluralité de ports entrée. According to another characteristic of the invention, the data switching system comprises a plurality of output queue buffers corresponding to a plurality of input ports which are provided in a cell switch, each memory of the plurality output queued buffers corresponding to one of the plurality of input ports for storing a plurality of fixed length ATM cells in a queue and outputting the plurality of fixed length ATM cells and a number of one of the plurality of ports entered.

Selon une autre caractéristique de l'invention, le système de commutation de données comporte en outre une unité d'addition d'informations de ports d'entrée pour ajouter une information de port d'entrée à chacune de la pluralité de cellules ATM de longueur fixe pour identifier l'un de la pluralité de ports d'entrée. According to another characteristic of the invention, the data switching system further comprises an input port information adding unit for adding input port information to each of the plurality of ATM cells of length. fixed to identify one of the plurality of input ports.

Selon une autre caractéristique de l'invention, le système de commutation de données est caractérisé en ce qu'en outre la mémoire tampon disposée en amont d'un commuta teur de cellules délivre une demande pour la délivrance du paquet de longueur variable incluant la pluralité de cel lules ATM de longueur fixe après détection du drapeau ser vant à identifier la cellule finale de la pluralité de cel- lules ATM de longueur fixe; et que le système de commutation de données comporte en outre une unité d'arbitrage servant à arbitrer l'utili sation du commutateur cellules de manière à permettre au commutateur de cellules d'exécuter une commutation continue du paquet de longueur variable incluant la cellule finale de la pluralité de cellules ATM de longueur fixe en réponse à la demande de délivrance du paquet de longueur variable délivré par la mémoire tampon. According to another characteristic of the invention, the data switching system is characterized in that in addition the buffer memory arranged upstream of a cell switch delivers a request for the delivery of the variable length packet including the plurality fixed-length ATM cells after detection of the flag used to identify the final cell of the plurality of fixed length ATM cells; and that the data switching system further comprises an arbitration unit for arbitrating the use of the cell switch so as to enable the cell switch to perform a continuous switching of the variable length packet including the final cell of the cell switch. the plurality of fixed length ATM cells in response to the request for delivery of the variable length packet delivered by the buffer.

Selon une autre caractéristique de l'invention, l'unité d'arbitrage permet la commutation continue d'une pluralité de paquets de longueur variable, chacun de la pluralité de paquets longueur variable comprenant une pluralité de cellules ATM de longueur fixe, d'une manière simultanée uniquement lorsque la pluralité de paquets de longueur variable doit être délivrée respectivement par l'intermédiaire de différents ports de sortie. According to another characteristic of the invention, the arbitration unit enables the continuous switching of a plurality of variable length packets, each of the plurality of variable length packets comprising a plurality of fixed length ATM cells, a simultaneously only when the plurality of variable length packets is to be delivered respectively via different output ports.

Selon un autre aspect de la présente invention, un procédé de commutation de données pour la commutation d'un paquet de longueur variable divisé en une pluralité de cellules ATM de longueur fixe, chaque cellule de la pluralité de cellules ATM de longueur fixe possédant un identifiant de trajet virtuel / identifiant de canal virtuel (VPI/VCI), inclut les étapes consistant à mémoriser la pluralité de cellules ATM de lon gueur fixe dans une file d'attente pour délivrer le paquet de longueur variable incluant une cellule finale de la plu ralité de cellules ATM de longueur fixe; détecter un drapeau pour identifier la cellule finale de la pluralité de cellules ATM de longueur fixe; et remplacer l'identifiant VPI/VCI de chacune de la pluralité de cellules ATM de longueur fixe par un seul type d'identifiant VPI/VCI devant être affecté au paquet de lon gueur variable incluant la cellule finale. Selon une autre caractéristique de l'invention, la plural de cellules ATM de longueur fixe introduite par l'intermédiaire d'une pluralité de ports d'entrée sont mémorisées dans la file d'attente correspondant à 1 un de la pluralité de ports d'entrée lors de l'étape de mémorisa tion. Selon une autre caractéristique de l'invention, le procédé de commutation de données comporte en outre l'étape consistant à ajouter une information de port d'entrée à chaque cellule de la pluralité de cellules ATM de longueur fixe pour identifier un port parmi la pluralité des ports d'entrée. According to another aspect of the present invention, a data switching method for switching a variable length packet divided into a plurality of fixed length ATM cells, each of the plurality of fixed length ATM cells having an identifier. virtual path / virtual channel identifier (VPI / VCI) method, includes the steps of storing the plurality of fixed length ATM cells in a queue to deliver the variable length packet including a final cell of the plurality fixed length ATM cells; detecting a flag to identify the final cell of the plurality of fixed length ATM cells; and replacing the VPI / VCI identifier of each of the plurality of fixed length ATM cells by a single type of VPI / VCI identifier to be assigned to the variable length packet including the final cell. According to another characteristic of the invention, the plurality of fixed length ATM cells introduced via a plurality of input ports are stored in the queue corresponding to one of the plurality of ports. input during the storage step. According to another characteristic of the invention, the data switching method further comprises the step of adding an input port information to each of the plurality of fixed length ATM cells to identify a port among the plurality of ports of entry.

Selon une autre caractéristique de l'invention, le procédé de commutation de données comporte en outre les étapes consistant à demander. une sortie du paquet de longueur variable incluant la pluralité de cellules ATM de longueur fixe après la détection du drapeau pour identifier cel lule finale de la pluralité de cellules ATM de longueur fixe lors de l'étape de détection; et arbitrer une utilisation d'un commutateur cel lules de manière à permettre au commutateur de cellules d'effectuer une commutation continue du paquet de longueur variable incluant la cellule finale de la pluralité de cel lules ATM de longueur fixe en réponse à une demande de sor tie du paquet de longueur variable lors de l'étape de demande. According to another characteristic of the invention, the data switching method further comprises the steps of requesting. an output of the variable length packet including the plurality of fixed length ATM cells after flag detection to identify the final cell of the plurality of fixed length ATM cells in the detection step; and arbitrating a use of a cell switch so as to enable the cell switch to continuously switch the variable length packet including the final cell of the plurality of fixed length ATM cells in response to a request for storage. of the variable length packet during the request step.

Selon une autre caractéristique de l'invention, une pluralité de paquets de longueur variable, dont chacun comprend la pluralité de cellules ATM de longueur fixe, est soumis à la commutation continue de façon simultanée lors de l'étape d'arbitrage uniquement lorsque la pluralité de paquets de longueur variable doivent être délivrés respec tivement par l'intermédiaire de différents ports de sortie. Selon une autre caractéristique de l'invention, le procède de commutation de données comporte en outre les étapes consistant à mémoriser la pluralité de cellules ATM de lon gueur fixe dans une file d'attente dans une plural " de mémoires tampons à files d'attente de sortie prévues dans un commutateur de cellules, et une pluralité de mémoires tampons a files d'attente de sortie correspondant a une pluralité de ports d'entrée; et délivrer la pluralité de cellules ATM de longueur fixe et un numéro de l'un de la pluralité de ports d'entrée à partir chacune de la pluralité de mémoires tampons à files d'attente correspondant à l'un de la plural " de ports d'entrée. According to another characteristic of the invention, a plurality of variable length packets, each of which comprises the plurality of fixed length ATM cells, is subject to continuous switching simultaneously during the arbitration step only when the plurality of variable length packets, each of which comprises the plurality of fixed length ATM cells. Variable length packets must be delivered respec tively via different output ports. According to another characteristic of the invention, the data switching method further comprises the steps of storing the plurality of fixed-length ATM cells in a queue in a plurality of queuing buffers. in a cell switch, and a plurality of output queued buffers corresponding to a plurality of input ports; and outputting the plurality of fixed length ATM cells and a number of one of the plurality of input ports from each of the plurality of queue buffers corresponding to one of the plurality of input ports.

description détaillée donnée ci-après fournira une vue plus complète de l'applicabilité de la presente invention. Cependant on comprendra que la description détaillée les expériences spécifiques bien qu'indiquant des formes de réalisation préférées de l'invention sont identiques uniquement à titre d'illustration étant donné que de nombreux changements et modifications dans le cadre de l'invention apparaîtront aux spécialistes de la tech nique à partir de la présente description détaillée. The detailed description given below will provide a more complete view of the applicability of the present invention. However, it will be understood that the detailed description of the specific experiments, while indicating preferred embodiments of the invention, are identical only by way of illustration since many changes and modifications within the scope of the invention will become apparent to those skilled in the art. the technique from the present detailed description.

autres caractéristiques et avantages de la.pré- sente invention ressortiront de la description donnée ci- après prise en référence aux dessins annexés, sur les quels la figure 1 représente un schéma-bloc d' - tème de commutation de données selon une première forme de réalisation de la présente invention; - la figure 2 représente un schéma-bloc d une mémoire tampon à files d'attente 51 de sortie de commuta teur, équipée d'un commutateur de cellules 4 du systeme de commutation de données de la figure 1; - la figure 3 représente un schéma-bloc d'une unité 81 de tri de paquets du système de commutation de données la figure 1; - la figure 4 représente un diagramme illustrant une suite de cellules d'un paquet conformément à la forme de réalisation de la présente invention; - la figure 5 représente un diagramme illustrant une suite typique de cellules arrivant par un port d'entrée dans le système de commutation de données selon forme de réalisation de la présente invention; - la figure 6 représente un diagramme illustrant une opération de tri de paquets exécutée par l'unité 81 de tri de paquets du système de commutation de donnees de la figure 1- _ la figure 7 représente un schéma-bloc 'un sys- tème de commutation de données selon une seconde forme de réalisation de la présente invention; - la figure 8 représente un schéma-bloc d'une unité de tri de paquets du système de commutation de données de la figure 7; - la figure 9 représente un schéma-bloc 'un sys tème de commutation de données conformément à une troisième forme de réalisation de la présente invention; - la figure 10 représente un schéma-bloc d'une unité 161 de tri de paquets du système de commutation de données de la figure 9; - la figure 11 représente un schéma-bloc illus trant une opération de commutation du système de commuta tion de données de la troisième forme de réalisation; - la figure 12 représente un schéma-bloc illus trant l'opération de commutation du système de commutation de données de la troisième forme de réalisation; - la figure 13 représente un schéma-bloc illus trant l'opération de commutation du système de commutation de données de la troisième forme de réalisation; - la figure 14 représente un schéma-bloc illus- trant l'opération de commutation du système de commutation de données de la troisième forme de réalisation; - la figure 15 représente un schéma-bloc illus trant l'opération de commutation du système de commutation de données de la troisième forme de réalisation; - la figure 16 représente un schéma-bloc illustrant l'opération de commutation du système de commutation de données de la troisième forme de réalisation; et - la figure 17, dont il a déjà été fait mention, représente un schéma-bloc d'un dispositif classique de tri de cellules ATM. va maintenant se référer de façon détaillée aux formes de réalisation préférées de 1 invention, dont des exemples sont représentés sur les dessins annexés, sur lesquels chiffres de référence identiques désignent des éléments identiques sur l'ensemble des différentes vues. Other features and advantages of the present invention will emerge from the following description given with reference to the accompanying drawings, in which FIG. 1 represents a block diagram of a data switching circuit according to a first form of FIG. embodiment of the present invention; FIG. 2 shows a block diagram of a switch output queuing buffer 51, equipped with a cell switch 4 of the data switching system of FIG. 1; FIG. 3 represents a block diagram of a packet sorting unit 81 of the data switching system of FIG. 1; Fig. 4 is a diagram illustrating a sequence of cells of a packet according to the embodiment of the present invention; Fig. 5 is a diagram illustrating a typical sequence of cells arriving through an input port in the data switching system according to an embodiment of the present invention; FIG. 6 is a diagram illustrating a packet sorting operation performed by the packet sorting unit 81 of the data switching system of FIG. 1; FIG. 7 is a block diagram, FIG. data switching according to a second embodiment of the present invention; FIG. 8 represents a block diagram of a packet sorting unit of the data switching system of FIG. 7; Fig. 9 is a block diagram of a data switching system according to a third embodiment of the present invention; FIG. 10 represents a block diagram of a packet sorting unit 161 of the data switching system of FIG. 9; Fig. 11 shows a block diagram illustrating a switching operation of the data switching system of the third embodiment; Fig. 12 is a block diagram illustrating the switching operation of the data switching system of the third embodiment; Fig. 13 shows a block diagram illustrating the switching operation of the data switching system of the third embodiment; Fig. 14 is a block diagram illustrating the switching operation of the data switching system of the third embodiment; Fig. 15 is a block diagram illustrating the switching operation of the data switching system of the third embodiment; Fig. 16 is a block diagram illustrating the switching operation of the data switching system of the third embodiment; and FIG. 17, which has already been mentioned, represents a block diagram of a conventional ATM cell sorting device. Reference will now be made in detail to the preferred embodiments of the invention, examples of which are shown in the accompanying drawings, in which like reference numerals designate like elements throughout the various views.

Forme de réalisation 1. Embodiment 1.

première forme de réalisation de la présente invention concerne un système de commutation de données comportant deux ou plus de deux unités de tri de paquets, disposées amont de ports correspondants de sortie. Cha cune des unités de tri de paquets est équipée de deux ou de plus de deux mémoires tampons à files d'attente correspon dant à de ports d'entrée individuels. Dans les unités de tri de paquets, des cellules arrivantes sont triées en fonction ports d'entrée, par l'intermédiaire desquels les cellules respectives sont introduites, et sont mémori sées dans les mémoires tampons à files d'attente correspon dant aux ports d'entrée individuels. Les cellules mémori sées sont délivrées dans un paquet à partir des mémoires tampons à files d'attente respectives suivant une suite, lorsqu'une cellule formant l'élément final du paquet est reçue par les mémoires tampons à files d'attente respec tives pour compléter le paquet incluant une cellule consti- tuant un premier élément et une cellule constituant l'élé ment final. A chaque paquet de cellules est alors affecté un identifiant VPI/VCI pour une transmission à partir du système de commutation de données. Conformément au système de commutation de données selon cette forme de réalisation, deux ou plus de deux paquets de cellules peuvent être affectés d'une manière répétée au même identifiant VPI/VCI. Ceci permet de réduire le nombre d'identifiants VPI/VCI devant être utilisés pour transmettre deux paquets ou plus de deux paquets de cellules. En d'autres termes, il n'est pas nécessaire d'avoir différents identifiants VPI/VCI pré vus pour différents ports d'entrée. On va maintenant décrire une configuration du système de commutation de don nées conforme à la première forme de réalisation. The first embodiment of the present invention relates to a data switching system having two or more packet sorting units arranged upstream of corresponding output ports. Each of the packet sorting units is equipped with two or more queue buffers corresponding to individual input ports. In the packet sorting units, incoming cells are sorted according to input ports, through which the respective cells are inputted, and are stored in the queue buffers corresponding to the ports. individual entries. The stored cells are delivered in a packet from the respective queue buffers in a sequence, when a cell forming the final element of the packet is received by the respective queue buffers to complete the packet including a cell constituting a first element and a cell constituting the final element. Each cell packet is then assigned a VPI / VCI identifier for transmission from the data switching system. According to the data switching system according to this embodiment, two or more packets of cells may be repeatedly assigned to the same VPI / VCI. This reduces the number of VPI / VCI identifiers to be used to transmit two or more packets of cells. In other words, it is not necessary to have different VPI / VCI identifiers seen for different input ports. A configuration of the data switching system according to the first embodiment will now be described.

La figure 1 représente un schéma-bloc illustrant la configuration du système de commutation de données selon la première forme de réalisation de la présente invention. Fig. 1 is a block diagram illustrating the configuration of the data switching system according to the first embodiment of the present invention.

En se référant maintenant à cette figure, le sys tème de commutation de données comporte un nombre m de ports d'entrée désignés par les références 11 à lm, tels que les ports d'entrée #1, #2 et #m, au moyen desquels les cellules ATM sont introduites dans le système de commuta tion de données, m étant un entier positif et cette condi tion devant être maintenue dans les descriptions données ci-après. Les références 21 à 2m désignent les unités d'analyse d'informations de destination telles que les uni tés #1, #2 et #m d'analyse d'informations de destination. Chacune des unités d'analyse d'informations de destination analyse l'information de destination incluse dans une cel lule ATM reçue à partir d'un port d'entrée correspondant pour déterminer un port de sortie, au moyen duquel la cel lule ATM reçue doit être délivrée par le système de commu tation de données. Les références 31 à 3m désignent des ports d'entrée de commutateur tels que les ports d'entrée #1, #2 et #m de commutateur. Les ports d'entrée 31 à 3m de commutateur reçoivent des cellules ATM au moyen d'une opé ration d'analyse d'informations de destination, qui est exécutée par les unités 21 à 2m d'analyse d'informations de destination devant être introduites dans un commutateur de cellules, qui est désigné par le chiffre de référence 4. Le commutateur de cellules 4 réalise une opération de commuta tion pour trier les cellules ATM reçues par l'intermédiaire des ports d'entrée 31 à 3m du commutateur, sur la base du port de sortie déterminé au moyen de l'opération d'analyse de l'information de destination. Les références 51 à 5m désignent des mémoires tampons à files d'attente de sortie, qui sont prévues dans le commutateur de cellules 4 comme par exemple des mémoires tampons à files d'attente de sor tie #1, #2 et #n, n étant un entier positif et cette condi tion devant être conservée dans les descriptions qui vont suivre. Les mémoires tampons à files d'attente 51 à 5n mémorise temporairement des cellules triées devant être délivrées par le commutateur de cellules 4. Les mémoires tampons à files d'attente de sortie 51 à 5n correspondent respectivement aux ports de sortie. Les références 61 à 6n désignent des ports de sortie du commutateur, tels que les ports de sortie #1, #2 et #n du commutateur, grâce auxquels le commutateur de cellules 4 délivre des cellules triées mises en file d'attente dans les mémoires tampons à file de sortie 51 à 5n. Les références 71 à 7n désignent des signaux de notification de ports d'entrée tels que des signaux d'identification des ports d'entrée #1, #2 et #n. Les signaux 71 à 7n de notification des ports d'entrée, qui sont délivrés par le commutateur de cellules 4 pour identi fier le port d'entrée d'une cellule délivrée par les ports respectifs 61 à 6n de sortie du commutateur, par lesquels la cellule délivrée a été envoyée au système de commutation de données. Les références 81 à 8n désignent des unités de tri de paquets comme par exemple des unités #1, #2 et #n de tri de paquets pour réaliser le tri supplémentaire de cel- lules triées et reçues provenant des ports de sortie 61 6n du commutateur conformément au port d'entrée, par lequel les cellules reçues ont été introduites, et pour la déli vrance de cellules reçues triées dans un paquet. Les réfé rences 91 à 9n désignent des ports de sortie tels que les ports de sortie #1, #2 et #n pour délivrer des cellules à partir des unités de tri de paquets ou du dispositif de commutation de données. Referring now to this figure, the data switching system includes a number m of input ports denoted by references 11 to 1m, such as input ports # 1, # 2 and #m, using of which the ATM cells are introduced into the data switching system, m being a positive integer and this condition to be maintained in the descriptions given hereinafter. References 21 to 2m denote the destination information analysis units such as destination information analysis units # 1, # 2 and #m. Each of the destination information analysis units analyzes the destination information included in an ATM cell received from a corresponding input port to determine an output port, by which the received ATM cell must be delivered by the data communication system. References 31 to 3m refer to switch input ports such as switch input ports # 1, # 2 and #m. The switch ports 31 to 3m receive ATM cells by means of a destination information analysis operation, which is performed by the destination information analysis units 21 to 2m to be introduced. in a cell switch, which is designated by the reference numeral 4. The cell switch 4 performs a switching operation to sort the ATM cells received through the input ports 31 to 3m of the switch, on the the output port determined by the destination information analysis operation. References 51 to 5m denote output queued buffers, which are provided in the cell switch 4 such as eg queue queues # 1, # 2 and #n, n being a positive integer and this condition must be preserved in the descriptions that follow. The queue buffers 51 to 5n temporarily store sorted cells to be delivered by the cell switch 4. The output queue buffers 51 to 5n correspond respectively to the output ports. References 61 to 6n denote switch output ports, such as the switch output ports # 1, # 2, and #n, whereby the cell switch 4 delivers queued cells queued in the memories. buffers with output stream 51 at 5n. References 71 to 7n designate input port notification signals such as input port identification signals # 1, # 2 and #n. Notification signals 71 to 7n of the input ports, which are issued by the cell switch 4 to identify the input port of a cell provided by the respective ports 61 to 6n of the switch output, whereby the delivered cell was sent to the data switching system. References 81 to 8n denote packet sorting units such as packet sorting units # 1, # 2 and #n for performing additional sorting of sorted and received cells from output ports 61 6n of the switch. according to the input port, through which the received cells were introduced, and for the delivery of received cells sorted in a packet. References 91 to 9n designate output ports such as output ports # 1, # 2 and #n to output cells from the packet sorting units or the data switching device.

La figure 2 représente un schéma-bloc représen tant la configuration des mémoires tampons à files d'attente de sortie 51 à 5n prévues dans le commutateur 4 de cellules et qui correspondent aux ports de sortie 91 à 9n, dont l'un seulement, qui porte la référence 51, est représenté. Chacune des mémoires tampons à files d'attente de sortie 51 à 5n comprend des mémoires tampons à files d'attente correspondant aux ports d'entrée respectifs 11 lm. FIG. 2 shows a block diagram showing the configuration of the output queue buffers 51 to 5n provided in the cell switch 4 and corresponding to the output ports 91 to 9n, only one of which carries the reference 51, is shown. Each of the output queue buffers 51 to 5n includes queue buffers corresponding to the respective input ports 11 1m.

La figure 3 représente un schéma-bloc illustrant la configuration des unités 81 à 8n de tri de paquets dont 'un seulement, qui porte la référence 81, est représenté. FIG. 3 represents a block diagram illustrating the configuration of the packet sorting units 81 to 8n of which only one, which bears the reference 81, is shown.

L'unité #1 81 de tri de paquets est équipée d'une mémoire tampon à files d'attente de tri de paquets 101 et d'une unité 111 de remplacement de l'identifiant VPI/VCI. La mémoire tampon à files d'attente de tri de paquets 101 a eté pourvue de mémoires tampons à files d'attente corres pondant aux ports d'entrée respectifs. L'unité 111 de rem placement de l'identifiant VPI/VCI exécute une opération de remplacement de l'identifiant VPI/VCI prévu à l'intérieur de l'en-tête de chaque cellule. The packet sorting unit 81 is equipped with a packet sort queuing buffer 101 and a replacement unit VPI / VCI identifier 111. The packet sort queue buffer 101 has been provided with queue buffers corresponding to the respective input ports. The unit 111 for replacing the VPI / VCI identifier executes an operation for replacing the VPI / VCI identifier provided inside the header of each cell.

On va maintenant décrire un fonctionnement du système de commutation de données selon la présente forme de réalisation. An operation of the data switching system according to the present embodiment will now be described.

On suppose que le système de commutation de don nées conformément à cette forme de réalisation reçoit des cellules ATM de données de paquets et qu'on utilise une unité AAL 5 en tant que type de couche d'adaptation ATM MAL). Avec la couche AAL 5, comme cela est représenté schématiquement sur la figure 4, un drapeau est utilisé pour indiquer une cellule finale. Le drapeau est positionné sur le bit du type à charge (PT) d'une cellule formant élément final de chaque paquet. Le drapeau identifie également un intervalle présent entre des paquets de cellules. La figure 5 est une suite typique de cellules qui arrivent dans le système de commutation de données par l'intermédiaire des ports d'entrée respectifs 11 à lm. Comme cela est représenté schématiquement sur la figure 5, on suppose que le système de commutation de données peut recevoir, par l'intermédiaire des ports d'entrée respectifs 11 à lm, une suite imbriquée ou multiplexée de cellules comprenant des cellules de différents paquets devant être transmis en direction de différents ports de sortie. Cependant le système de commutation de données ne reçoit jamais, par l'intermédiaire des ports d'entrée respectifs 11 à lm, une suite imbriquée ou multiplexée de cellules incluant des cellules de différents paquets devant être transmises en direction du même port de sortie. It is assumed that the data switching system in accordance with this embodiment receives packet data ATM cells and that an AAL unit 5 is used as the type of ATM adaptation layer MAL). With the AAL layer 5, as schematically shown in FIG. 4, a flag is used to indicate a final cell. The flag is positioned on the load type (PT) bit of a final element cell of each packet. The flag also identifies an interval between cell packets. Fig. 5 is a typical sequence of cells arriving in the data switching system through the respective input ports 11 to 1m. As shown diagrammatically in FIG. 5, it is assumed that the data switching system can receive, via the respective input ports 11 to 11, a nested or multiplexed sequence of cells comprising cells of different packets in front of each other. be forwarded to different ports of exit. However, the data switching system never receives, via the respective input ports 11 to 1 m, a nested or multiplexed sequence of cells including cells of different packets to be transmitted to the same output port.

Par exemple, on suppose qu'une cellule devant être transmise en direction du port de sortie # 1 91 arrive au niveau port d'entrée #1 11 et est envoyée au système de commutation de données. La cellule introduite est alors envoyée à l'unité #1 21 d'analyse d'informations de desti nation pour être soumise à une opération d'analyse d'informations de destination afin d'identifier un port de sortie au moyen duquel la cellule introduite doit être délivrée par le système de commutation de données. Le port de sortie étant identifié, la cellule entrante est envoyée au commutateur 4 de cellules. Le commutateur 4 de cellules mémorise la cellule temporairement dans la mémoire tampon à files d'attente de sortie 51, qui correspond au port de sortie #1 91, en direction duquel la cellule doit être transmise. De façon spécifique dans la mémoire tampon à files d'attente de sortie 51 la cellule est mémorisée dans une mémoire tampon à files d'attente correspondant au port d'entrée #1 il étant donné que la cellule est introduite dans le système de commutation de données par l'intermé diaire du port d'entrée #1 il. La cellule mémorisée tempo rairement est ensuite lue à partir de la mémoire tampon à files d'attente pour être délivrée par le port de sortie #1 61 du commutateur à une unité #1 81 de tri des paquets. Lorsque la cellule est introduite dans l'unité #1 81 de tri des paquets, le signal #1 71 de notification du port d'entrée est délivré pour notifier à l'unité #1 81 de tri des paquets que la cellule a été introduite dans le système de commutation de données par l'intermédiaire du port d'entrée #1 11. Cette opération de notification du port d'entrée par le signal #1 71 de notification du port d'entrée dépend d'un procédé de tri et de mémorisation de cellules utilisé dans le commutateur 4 de cellules lorsque des cellules triées devant être transmises en direction du port de sortie #1 91 dans la mémoire tampon à files d'attente de sortie 51 sont en outre triées en fonction de ports d'entrée correspondants pour être mémorisées dans les mémoires tampons à files d'attente correspondant au port d'entrée respectif. For example, it is assumed that a cell to be forwarded to the output port # 1 91 arrives at the input port level # 11 and is sent to the data switching system. The introduced cell is then sent to the destination information analysis unit # 1 to be subjected to a destination information analysis operation to identify an output port by which the introduced cell must be delivered by the data switching system. With the output port identified, the incoming cell is sent to cell switch 4. The cell switch 4 temporarily stores the cell in the output queue buffer 51, which corresponds to the output port # 1 91, to which the cell is to be transmitted. Specifically in the output queuing buffer 51 the cell is stored in a queued buffer corresponding to the input port # 1, since the cell is introduced into the queuing buffer system. data through port of entry # 1 il. The temporally stored cell is then read from the queued buffer to be outputted from the output port # 1 61 of the switch to a packet sorting unit # 1. When the cell is introduced in the packet sorting unit # 1 81, the incoming port notification signal 71 is issued to notify the package sorting unit # 1 81 that the cell has been introduced. in the data switching system via the input port # 1 11. This notification operation of the input port by the signaling signal # 1 71 of the input port depends on a sorting process and cell storage used in the cell switch 4 when sorted cells to be transmitted to the output port # 1 91 in the output queuing buffer 51 are further sorted according to input ports corresponding to be stored in the queue buffers corresponding to the respective input port.

Les mémoires tampons à files d'attente 51 à 5n sont pourvues chacune des mémoires tampons à files d'attente correspondant aux ports d'entrée respectif il à 1m. I1 existe plusieurs procédés possibles tels qu'un pro cédé de lecture à tour de rôle pour lire les cellules à partir des mémoires tampons à files d'attente respectives correspondant aux ports d'entrée respectifs 11 à lm dans chacune des mémoires tampons à files d'attente de sortie 51 à 5n. Cependant ces procédés possibles de lecture de cel lules ne peuvent s'accompagner d'aucune limitation spéci fique. Cependant, dans un cas spécifique de cellules telles qu'elles sont introduites par le même port d'entrée et pos sèdent le même niveau de priorité, les cellules doivent être lues conformément à un ordre original dans la file d'attente de sorte que l'ordre des cellules n'est pas modi fié. Comme cela est représenté schématiquement sur la figure 6, lorsqu'elle est introduite dans l'unité #1 81 de tri de paquets partir du port de sortie #1 61 du commuta teur, la cellule est mémorisée dans la mémoire tampon 101 à files d'attente de tri des paquets. La mémoire tampon 101 à files d'attente de tri des paquets est pourvue de mémoires tampons à files d'attente qui correspondent aux ports d'entrée respectifs. La cellule est mémorisée dans une mémoire tampon à files d'attente correspondant au port d'entrée #1 il étant donné que la cellule est introduite dans le système de commutation de données par l'intermé diaire du port d'entrée #1 11. La cellule est lue sur une base paquet par paquet à partir de la mémoire tampon 101 à files d'attente de tri de paquets uniquement lorsque toutes les cellules élémentaires d'un paquet sont présentes dans la mémoire tampon 101 à files d'attente de tri de paquets pour compléter le paquet. The queue buffers 51 to 5n are each provided with queue buffers corresponding to the respective input ports 1m to 1m. There are several possible methods such as a read-in-turn method for reading the cells from the respective queue buffers corresponding to the respective input ports 11 to 1m in each of the line buffer buffers. exit waiting 51 to 5n. However, these possible methods of reading cells can not be accompanied by any specific limitation. However, in a specific case of cells as introduced by the same input port and having the same priority level, the cells must be read in accordance with an original order in the queue so that the order of the cells is not changed. As shown diagrammatically in FIG. 6, when it is introduced into the packet sorting unit # 1 81 from the output port # 1 61 of the switch, the cell is stored in the buffer 101 of the packet. waiting for sorting packages. The packet sort buffer 101 is provided with queue buffers that correspond to the respective input ports. The cell is stored in a queued buffer corresponding to the input port # 1 since the cell is input to the data switching system through the input port # 1 11. The cell is read on a packet-by-packet basis from the packet sorting buffer 101 only when all the elementary cells of a packet are present in the sorting queue buffer 101. packets to complete the package.

Le complètement de chaque paquet avec toutes les cellules élémentaires peut être déterminé au moyen de l'observation des bits du type à charge (PT) de cellules arrivantes pour la détermination d'une cellule finale. Comme mentionné précédemment, une cellule finale s'identifie au drapeau prévu dans le bit du type à charge (PT). Les cellules, qui sont lues à partir de la mémoire tampon 101 à files d'attente de tri de paquets sur une base paquet par paquet, sont soumises à une opération de remplacement de l'identifiant VTI/VCI, qui est exécutée par l'unité 11 de remplacement de l'identifiant VPI/VCI sur une base paquet par paquet. L'opération de tri de paquets exécutée dans l'unité 81 de tri de paquets est illustrée schématiquement sur la figure 6. Comme représenté sur la figure 6, les cellules mélangées, imbriquées ou multi- plexées présentes dans une suite qui arrive dans la mémoire tampon 101 à files d'attente de tri de paquets sont triées en fonction du port d'entrée, pour être délivrées sous la forme d'une suite triée de cellules incluant une cellule finale dans un paquet complet dans une rangée. Un seul identifiant VPI/VCI devant être transmis est affecté au paquet complet de cellules. Par conséquent, conformément à cette forme de réalisation, des cellules de différents paquets ne sont pas imbriquées dans une suite de cellules sortant de la mémoire tampon 101 à files d'attente de tri de paquets, et par conséquent on peut réduire le nombre d'identifiants VPI/VCI. Completeness of each packet with all the elementary cells can be determined by observing incoming-type (PT) bits of arriving cells for determination of a final cell. As mentioned previously, a final cell identifies itself to the flag provided in the PT bit. The cells, which are read from the packet sorting buffer 101 on a packet-by-packet basis, are subjected to a replacement operation of the VTI / VCI identifier, which is executed by the unit 11 for replacing the VPI / VCI identifier on a packet-by-packet basis. The packet sorting operation performed in the packet sorting unit 81 is schematically illustrated in FIG. 6. As shown in FIG. 6, the mixed, nested or multiplexed cells present in a sequence that arrives in the memory buffer 101 to packet sort queues are sorted according to the input port, to be delivered as a sorted sequence of cells including a final cell in a complete packet in a row. Only one VPI / VCI identifier to be transmitted is assigned to the entire packet of cells. Therefore, according to this embodiment, cells of different packets are not nested in a sequence of cells exiting the packet sorting buffer 101, and therefore the number of packets can be reduced. VPI / VCI identifiers.

Le commutateur 4 de cellules exécute une opéra tion de commutation sur les cellules, la cellule ayant une longueur fixe, sur une base cellule par cellule. Cela per met au système de commutation de données de traiter des données à une vitesse élevée parmi deux ou plus de deux dispositifs d'entrée/sortie étant donné que l'opération de commutation est exécutée sur une base cellule par cellule, le commutateur 4 de cellules délivre encore une suite imbriquée de cellules traitées de différents paquets par l'intermédiaire des ports de sortie respectifs 61 à 6n de sortie du commutateur dans cet étage, les différents paquets de cellules ayant été introduits dans le système de commutation de données par l'intermédiaire de différents ports d'entrée 11 à lm. Cependant dans l'étage suivant, l'unité #1 81 de tri de paquets par exemple, qui reçoit la suite imbriquée de cellules de différents paquets provenant du commutateur 4 de cellules, trie les cellules imbriquées sur une base paquet par paquet pour l'obtention de paquets complets de cellules. Les cellules du paquet complet de cellules sont délivrées une par une avec un seul identi fiant VPI/VCI, par le système de commutation de données. Cela permet l'utilisation commune de l'identifiant VPI/VCI unique par différents paquets de cellules, qui ont été introduites dans le système de commutation de données par l'intermédiaire de différents ports d'entrée. En d'autres termes, l'identifiant unique VPI/VCI peut être util d'une manière répétée parmi deux ou plus de deux paquets de cellules, l'un après l'autre, lorsqu'il est délivré par le système de commutation de données. The cell switch 4 performs a switching operation on the cells, the cell having a fixed length, on a cell-by-cell basis. This allows the data switching system to process data at a high speed from two or more input / output devices since the switching operation is performed on a cell-by-cell basis, the switch 4 of cells still delivers a nested sequence of processed cells of different packets via the respective output ports 61 to 6n of the switch output in this stage, the different cell packets having been introduced into the data switching system by the intermediate of different input ports 11 to lm. However, in the next stage, packet sorting unit # 1 81, for example, which receives the nested sequence of cells of different packets from cell switch 4, sorts the nested cells on a packet-by-packet basis for the packet. obtaining complete packets of cells. The cells of the complete packet of cells are delivered one by one with a single VPI / VCI identifier, by the data switching system. This allows the common use of the unique VPI / VCI identifier by different cell packets, which have been introduced into the data switching system via different input ports. In other words, the unique VPI / VCI can be used repeatedly among two or more packets of cells, one after the other, when delivered by the switching system of data.

Par conséquent, le système de commutation de don nées conformément à cette forme de réalisation comprend les unités 81 à 8n de tri des paquets, placées en arrière du commutateur 4 de cellules et dont chacune possède une mémoire tampon à files d'attente en tant que mémoire tampon 101 a files d'attente de tri de paquets, qui est équipée des mémoires tampons à files d'attente correspondant aux ports d'entrée respectifs il à lm pour le tri de cellules qui arrivent, conformément aux ports d'entrée basés sur les signaux 71 à 7n de notification de ports d'entrée délivrés par le commutateur 4 de cellules pour l'identification des ports d'entrée correspondants, par lesquels les cellules individuelles ont été introduites dans le système de commu tation de données. Cela permet au système de commutation de données de délivrer des cellules sur une base paquet par paquet suivant une rangée, ce qui permet également au sys tème de commutation de données de réduire le nombre d'identifiants VPI/VCI pour une transmission efficace des données. Therefore, the data switching system according to this embodiment comprises the packet sorting units 81 to 8n, placed behind the cell switch 4 and each of which has a queued buffer as buffer 101 has the packet sort queues, which is equipped with the queue buffers corresponding to the respective input ports 11 to 1m for sorting arriving cells, in accordance with the input ports based on the input port notification signals 71 to 7n provided by the cell switch 4 for the identification of the corresponding input ports, through which the individual cells have been introduced into the data communication system. This allows the data switching system to deliver cells on a packet-by-packet basis in a row, which also allows the data switching system to reduce the number of VPI / VCI identifiers for efficient data transmission.

Forme de réalisation 2. Embodiment 2

Dans une deuxième forme de réalisation de la pré sente invention, il est prévu une variante du système de commutation de données de la première forme de réalisation. Conformément au système de commutation de données de la première forme de réalisation, les unités 81 à 8n de tri de paquets trient des cellules conformément aux ports d'entrée sur la base des signaux ##1 71 à #n 7n de notification de ports d'entrée, qui sont reçus respectivement par le commu tateur 4 de cellules, tandis que des unités correspondantes de tri de paquets du système de commutation de données de la seconde forme de réalisation trient des cellules sur la base de l'information qui est ajoutée à des cellules indi viduelles pour identifier les ports d'entrée respectifs #1 il à #m lm, au moyen desquels les cellules ont été intro duites dans le système de commutation de données. In a second embodiment of the present invention, there is provided a variant of the data switching system of the first embodiment. In accordance with the data switching system of the first embodiment, the packet sorting units 81 to 8n sort cells according to the input ports on the basis of the signals ## 1 71 to #n 7n. input, which are respectively received by the cell switch 4, while corresponding packet sorting units of the data switching system of the second embodiment are sorting cells on the basis of the information which is added to individual cells to identify the respective input ports # 1 through #m lm, by which the cells were input into the data switching system.

Le système de commutation de données de la deuxième forme de réalisation va être décrit ci-après en référence aux figures 7 et 8. La figure 7 représente un schéma-bloc du système de commutation de données selon la seconde forme de réalisation de la présente invention. En référence à la figure, les chiffres de référence 12, à 12m désignent des unités d'addition d'informations du port d'entrée comme par exemple des unités d'addition d'informa tions de ports d'entrée #1, #2 et #m. Les unités 12, à 12m d'addition d'informations concernant les ports d'entrée additionnent chacune une information de port d'entrée à des cellules ATM individuelles introduites pour l'identifica tion de ports d'entrée au moyen desquels les cellules sont introduites dans le système de commutation de données. Sur la figure 7, les unités 121 à 12m d'addition d'informations sur les ports d'entrée sont placées en avant des unités 121 à 12m d'analyse d'informations de destination. Cependant, les unités 12, à 12m d'addition d'informations sur les ports d'entrée peuvent sinon être placées en arrière des unités 21 à 2m d'analyse d'informations de destination. En outre les unités 121 à 12m d'addition d'informations sur les ports d'entrée et les unités 12, à 12m d'analyse de l'information de destination peuvent être combinées de telle sorte qu'une opération d'addition d'informations de port d'entrée et une opération d'analyse de l'information de destination sont exécutées dans une unité combinée. Les références13, à 13m désignent des mémoires tampons à files d'attente de sortie prévues dans le commutateur 4 de cel lules pour mémoriser temporairement des cellules arrivant dans des files d'attente. Les mémoires tampons à files d'attente de sortie 131 à 13m correspondent aux ports res pectifs de sortie 91 à 9n. The data switching system of the second embodiment will be described hereinafter with reference to Figs. 7 and 8. Fig. 7 shows a block diagram of the data switching system according to the second embodiment of the present invention. . With reference to the figure, the reference numerals 12 at 12m denote information adding units of the input port such as, for example, input port information adding units # 1, # 2 and M. Units 12, 12 m of input port information addition each add input port information to individual ATM cells introduced for the identification of input ports by which the cells are introduced. in the data switching system. In Fig. 7, the input port information adding units 121 to 12m are placed forward of the destination information analysis units 121 to 12m. However, the units 12, at 12m of addition of information on the input ports may otherwise be placed behind the units 21 to 2m of destination information analysis. In addition, the information port input units 121 to 12m and the units 12 to 12m of destination information analysis can be combined so that an addition operation of input port information and an analysis operation of the destination information are executed in a combined unit. The references 13m at 13m designate output queued buffers provided in the cell switch 4 for temporarily storing cells arriving in queues. The output queue buffers 131 to 13m correspond to the respective output ports 91 to 9n.

Les références 141 à 14n désignent des unités de tri de paquets comme par exemple les unités #1, #2 et #n de tri de paquets. Le système de commutation de données de cette forme de réalisation est caractérisé principalement par des unités 141 à 14n de tri de paquets. Les unités 141 à 14n de tri de paquets reçoivent des cellules triées envoyées aux ports de sortie respectifs 61 à 6n du commuta teur, qui correspondent aux ports d'entrée 91 à 9n. Les unités 141 à 14n de tri de paquets trient en outre les cel lules triées en fonction des ports d'entrée correspondants, sur la base de l'information concernant les ports d'entrée, qui est ajoutée aux cellules individuelles dans les unités respectives 121 à 12m d'addition d'informations de ports d'entrée. Les unités 141 à 14n de tri de paquets trient alors les cellules introduites sur une base paquet par paquet. Des composants autres que ceux identif' ci- dessus du système de commutation de données de cette forme de réalisation doivent être considérés comme ayant la même fonction et la même configuration que les composants du système de commutation de données de la première forme de réalisation représentée sur la figure 1, comme par exemple les ports d'entrée 11 à lm, les unités 21 à 2m d'analyse de l'information de destination, les ports d'entrée 31 à 3m du commutateur, le commutateur 4 de cellules, les ports de sortie 61 à 6n du commutateur et les ports de sortie 91 à 9n, La figure 8 représente un schéma-bloc des unités 141 14n de tri de paquets de cette forme de réalisation, dont l'un seulement, désigné par la référence 141, est représenté à titre d'exemple. L'unité 141 de tri de paquets comporte une unité 151 d'analyse de l'information du port d'entrée, une mémoire tampon10, à files d'attente de tri de paquets incluant une pluralité de mémoires tampons à files d'attente correspondant aux ports d'entrée respectifs 11 à 1m, et l'unité 111 de remplacement de l'identifiant VPI/VCI servant à remplacer l'identifiant VPI/VCI prévu dans l'en-tête d'une cellule ATM. La mémoire tampon10, à files d'attente de tri de paquets et l'unité 111 de rempla cement de l'identifiant VPI/VCI ont la même fonction et la même configuration que celles de la mémoire tampon 101 à files d'attente de tri de paquets et de l'unité111 de rem placement de l'identifiant VPI/VCI de la figure 1. References 141 to 14n denote packet sorting units, for example packet sorting units # 1, # 2 and #n. The data switching system of this embodiment is mainly characterized by packet sorting units 141 to 14n. The packet sorting units 141 to 14n receive sorted cells sent to the respective output ports 61 to 6n of the switch, which correspond to the input ports 91 to 9n. The packet sorting units 141 to 14n further sort the sorted cells according to the corresponding input ports, based on the information on the input ports, which is added to the individual cells in the respective units. to 12m of addition of input port information. The packet sorting units 141 to 14n then sort the introduced cells on a packet-by-packet basis. Components other than those identified above of the data switching system of this embodiment should be considered to have the same function and configuration as the components of the data switching system of the first embodiment shown in FIG. 1, as for example the input ports 11 to 1m, the units 21 to 2m analysis of the destination information, the input ports 31 to 3m of the switch, the cell switch 4, the ports 61 to 6n of the switch and the output ports 91 to 9n, Fig. 8 shows a block diagram of the packet sorting units 141 14n of this embodiment, only one of which, designated by the reference 141, is shown as an example. The packet sorting unit 141 comprises an input port information analysis unit 151, a packet sort queuing buffer including a plurality of queued buffers corresponding to the respective input ports 11 to 1m, and the replacement unit 111 of the VPI / VCI identifier used to replace the VPI / VCI identifier provided in the header of an ATM cell. The buffer 10, packet sort queues, and the VPI / VCI substitute unit 111 have the same function and configuration as those of the buffer memory. 101 to packet sorting queues and unit remover of the VPI / VCI identifier of FIG. 1.

On va maintenant décrire de façon détaillée, en référence aux figures 7 et 8, un fonctionnement du système de commutation de données conformément à la deuxième forme de réalisation. A operation of the data switching system according to the second embodiment will now be described in detail with reference to FIGS. 7 and 8.

De la même manière que pour la première forme de réalisation, on suppose que le système de commutation de données de cette forme de réalisation reçoit des cellules ATM de données de paquets. Une couche AAL 5 est utilisée en tant que couche d'adaptation ATM dans cette forme de réali sation. Des cellules de différents paquets arrivant dans le système de commutation de données par l'intermédiaire du port d'entrée respectif il à 1m ne sont pas mélangées ou multiplexées en une seule suite selon une base cellule par cellule, si les différents paquets doivent être transmis au même port de sortie. In the same manner as for the first embodiment, it is assumed that the data switching system of this embodiment receives packet data ATM cells. An AAL layer 5 is used as the ATM adaptation layer in this embodiment. Cells of different packets arriving in the data switching system via the respective input port 1m at 1m are not mixed or multiplexed into a single sequence on a cell-by-cell basis, if the different packets are to be transmitted at the same exit port.

Dans le cas où une cellule devant être transmise en direction du port de sortie #9 91 atteint le système de commutation de données par l'intermédiaire du port d'entrée #1 11, la cellule arrivante est reçue par l'unité #1 121 d'addition de l'information du port d'entrée, dans laquelle l'information du port d'entrée servant à identifier le port d'entrée 1 il est ajoutée à la cellule. La cellule équipée de l'information de port d'entrée est transmise à 'unité #1 21 d'analyse de l'information de destination dans laquelle l'information de destination de la cellule est analysee pour identifier un port de sortie par lequel la cellule peut être délivrée par le système de commutation de données. La cellule est alors transmise au commutateur 4 de cellules. Le commutateur 4 de cellules mémorise cette cellule temporairement dans la mémoire tampon #1 131 à files attente de sortie, qui correspond au port de sortie #1 91 vers lequel la cellule doit être transmise. La cellule mémorisée temporairement est alors lue à partir de la mémoire tampon #1 131 à files d'attente de sortie, puis est envoyée à l'unité #1 141 de tri de paquets par l'intermédiaire du port de sortie #1 61 du commutateur. Dans 'unité #1 141 de tri de paquets, la cellule est introduite dans l'unité 15 d'analyse d'informations de ports entrée, lorsque le port d'entrée de la cellule est déterminé, puis la cellule est envoyée à la mémoire tampon 101 à files d'attente de tri de paquets. La mémoire tampon 101 à files d'attente de paquet est pourvue d'une pluralité de mémoires tampons à files d'attente correspondant aux ports d'entrée respectifs 11 à lm. Dans la mémoire tampon à files d'attente de tri de paquets 101, la cellule est mémorisée dans l'une des mémoires tampons à files d'attente correspondant au port d'entrée #1 11 étant donné que la cellule a été introduite par le port d'entrée #1 11. De cette manière des cellules situées dans la mémoire tampon 101 à files d'attente de tri de paquets sont mémorisées dans mémoires tampons à files d'attente appropriées correspondant au port d'entrée respectifs 11 à lm ' sont détermines par l'unité 151 d'analyse des informations concernant les ports d'entrée. In the case where a cell to be transmitted to the output port # 9 91 reaches the data switching system via the input port # 1 11, the incoming cell is received by the unit # 1. adding the information of the input port, wherein the information of the input port for identifying the input port 1 it is added to the cell. The cell equipped with the input port information is transmitted to the destination information analysis unit # 1 21 in which the destination information of the cell is analyzed to identify an output port by which the cell can be delivered by the data switching system. The cell is then transmitted to cell switch 4. The cell switch 4 stores this cell temporarily in the output queuing buffer # 1 131, which corresponds to the output port # 1 to which the cell is to be transmitted. The temporarily stored cell is then read from the output queuing buffer # 1 131 and sent to the packet sorting unit # 1 141 through the output port # 1 61 of the packet. switch. In packet sorting unit # 1 141, the cell is entered into the input port analysis unit 15 when the input port of the cell is determined, and then the cell is sent to the memory. buffer 101 to packet sort queues. The packet queuing buffer 101 is provided with a plurality of queue buffers corresponding to the respective input ports 11 to 1m. In the packet sort queues buffer 101, the cell is stored in one of the queue buffers corresponding to the input port # 11, since the cell was introduced by the packet. In this way, cells in the packet sort queuing buffer 101 are stored in appropriate queue buffers corresponding to the respective input port 11 at the same time. are determined by the information analysis unit 151 for the input ports.

Ensuite les cellules sont lues à partir de la mémoire tampon 101 à files d'attente de tri des paquets sur une base paquet par paquet, uniquement lorsque le drapeau d'une cellule finale est détecté de sorte que toutes les cellules constituant un paquet sont mémorisées dans une mémoire tampon à files d'attente pour compléter le paquet. Les cellules lues à partir de la mémoire tampon 101 à files d'attente de tri de paquets dans un paquet sont ensuite soumises à une opération de remplacement de l'identifiant VPI/VCI exécutée dans l'unité 111 de remplacement de l'unité de l'identifiant VPI/VCI. Des cellules sont lues sur une base paquet par paquet à partir de la mémoire tam pon 101 à files d'attente de tri de paquets de sorte qu'une opération de remplacement de l'identifiant VPI/VCI est exé cutée avec les cellules basées sur des paquets, sur une base paquet par paquet, dans l'unité 111 de remplacement de l'identifiant VPI/VCI. Then the cells are read from the packet sort buffer 101 on a packet-by-packet basis only when the flag of a final cell is detected so that all cells constituting a packet are stored. in a queue buffer to complete the packet. The cells read from the buffer 101 of packet sorting queues in a packet are then subjected to a replacement operation of the VPI / VCI identifier executed in the unit 111 of the replacement unit. the VPI / VCI identifier. Cells are read on a packet-by-packet basis from the packet buffer queuing buffer 101 so that a VPI / VCI replacement operation is performed with the cell based on the packet sort queues. packets, on a packet-by-packet basis, in the replacement unit 111 of the VPI / VCI identifier.

Le commutateur 4 de cellules exécute une opération de commutation cellule par cellule pour des cellules de longueur fixée. Le commutateur 4 de cellules est capable de réaliser une commutation à grande vitesse entre deux ou plus de deux dispositifs d'entrée/sortie. Par conséquent les cellules sont commutées une par une de sorte que des cellules de différents paquets introduites par dif férents orifices d'entrée sont délivrées dans une suite de sortie d'une manière imbriquée ou multiplexée au niveau des ports de sortie 61 à 6n du commutateur, d'une manière cor respondant aux ports de sortie respectifs 91 à 9n. Cepen dant lors de l'étape suivante, dans les unités 141 à 14n de tri de paquets, la suite imbriquée de cellules est triée sur une base paquet par paquet de sorte que le même identi fiant VPI/VCI peut être affecté à deux ou plus de deux paquets différents de cellules introduites par l'inter médiaire de ports d'entrée différents pour être délivrés par le système de commutation de données. En d'autres termes, un identifiant VPI/VCI utilisé pour un paquet de cellules peut être réutilisé d'une manière répétée pour un paquet différent de cellules lorsqu'un premier paquet est délivre par le système de commutation de données. The cell switch 4 performs a cell-by-cell switching operation for cells of fixed length. The cell switch 4 is capable of high speed switching between two or more input / output devices. As a result, the cells are switched one by one so that cells of different packets introduced by different input ports are delivered in an output sequence in a nested or multiplexed manner at the switch output ports 61 to 6n. correspondingly to the respective output ports 91 to 9n. However, in the next step, in packet sorting units 141 to 14n, the nested cell sequence is sorted on a packet-by-packet basis so that the same VPI / VCI identifier can be assigned to two or more two different packets of cells introduced through different input ports to be delivered by the data switching system. In other words, a VPI / VCI identifier used for a cell packet can be reused repeatedly for a different cell packet when a first packet is delivered by the data switching system.

Par conséquent, le système de commutation de don nées selon cette forme de réalisation comprend les unités 141 à de tri des paquets, qui sont disposées en arrière du commutateur 4 de cellules. Chacune des unités 141 à 14n de tri des paquets comporte une mémoire tampon à files d'attente en tant que mémoire tampon10, à files d'attente de tri des paquets. La mémoire tampon10, à files d'attente de tri des paquets est équipée des mémoires tampons à files d'attente correspondant aux ports d'entrée respectifs 11 à lm pour le tri de cellules arrivantes conformément aux ports d'entrée sur la base de l'information de ports d'entrée ajoutée aux cellules individuelles pour identifier des ports d'entrée correspondants au moyen desquels les cellules individuelles étaient introduites dans le système de commutation de données. Cela permet au système de commu tation de données de délivrer des cellules sur une base paquet par paquet dans une rangée, ce qui permet également au système de commutation de données de réduire le nombre d'identifiants VPI/VCI pour une transmission efficace des données. Therefore, the data switching system according to this embodiment comprises the packet sorting units 141, which are arranged behind the cell switch 4. Each of the packet sorting units 141 to 14n has a queued buffer as a buffer 10, with packet sort queues. The packet sort queues buffer 10 is equipped with the queue buffers corresponding to the respective input ports 11 through 1m for incoming cell sorting according to the ports. input on the basis of the input port information added to the individual cells to identify corresponding input ports by which the individual cells were input to the data switching system. This allows the data communication system to deliver cells on a packet-by-packet basis in a row, which also allows the data switching system to reduce the number of VPI / VCI identifiers for efficient data transmission.

Forme réalisation 3. Achievement form 3.

Dans une troisième forme de réalisation de la présente invention, on utilise un système de commutation de données possédant une pluralité d'unités de de paquets, qui sont disposés en arrière des ports d'entrée respectifs. Contrairement aux unités 81 à 8n de tri paquets, qui sont disposées sur l'arrière du commutateur 4 de cellules conformément au système de commutation de données selon la première forme de réalisation, la pluralité des unités de tri de paquets de cette forme de réalisation sont disposées en amont d'un commutateur de cellules. En dehors de cela, le système de commutation de données selon la troisième forme de réalisation introduit un autre procédé selon l'invention pour délivrer des cellules de manière à réduire le nombre d'identifiants VPI/VCI. In a third embodiment of the present invention, a data switching system is used having a plurality of packet units, which are arranged behind the respective input ports. In contrast to the packet sorting units 81 to 8n, which are arranged on the back of the cell switch 4 according to the data switching system according to the first embodiment, the plurality of packet sorting units of this embodiment are arranged upstream of a cell switch. Apart from this, the data switching system according to the third embodiment introduces another method according to the invention for delivering cells so as to reduce the number of VPI / VCI identifiers.

La figure 9 représente un schéma-bloc du système de commutation de données selon la troisième forme de réa lisation. Lés références 11 à lm désignent un nombre m de ports d'entrée, par lesquels les cellules ATM sont introduites dans le système de commutation de données. Les références 161 à 16m désignent des unités de tri de paquets telles que des unités #1, #2 et #m de tri de paquets, qui sont déjà couplées directement aux ports d'entrée respectifs 11 à lm pour recevoir les cellules ATM de la part des ports d'entrée correspondants. Les unités 161 à 16m de tri de paquets déterminent les ports de sortie, par lesquels les cellules ATM introduites respectives doivent être délivrées par le système de commutation de données, exécutent l'opération de remplacement de l'identifiant VPI/VCI des cellules ATM reçues, trient les cellules ayant un identifiant VPI/VCI remplacé conformément aux ports de sortie, puis délivrent les cellules triées selon une base paquet par paquet. En dehors de cela, chacune des unités 161 à 16m de tri de paquets délivre un signal de demande d'émission sur une base paquet par paquet des cellules ATM et délivre un paquet des cellules ATM lors de la réception d'un signal d'autorisation d'émission en réponse au signal de demande d'émission. Les références 171 à 17m désignent des signaux de demande de transmission, qui sont transmis par les unités 161 à 16m respectives de tri de paquets de manière à demander une autorisation pour l'émission d'un paquet de cellules ATM. Les références 181 à 18m désignent les signaux d'autorisation de transmission, qui sont envoyés aux unités respectives 161 à 16m de tri des paquets de manière à permettre la transmission du paquet de cellules ATM en réponse à la transmission du signal de demande. Les références 191 à 19m désignent des signaux de notification d'achèvement, qui sont transmis par les unités respectives 161 à 16m de tri des paquets pour fournir une information de l'achèvement de la transmission du paquet de cellules ATM lors de l'achèvement de la transmission du paquet de cellules ATM. Les références 31 à 3m désignent des ports d'entrée du commutateur, par lesquels les cellules ATM basées sur les paquets triés sont envoyées à un commutateur 4B de cellules. Le commutateur 4B de cellules est pourvu d'une unité d'arbitrage 20 et d'une unité 21 de commutation de cellules. L'unité d'arbitrage 20 exécute une opération d'arbitrage de demandes de transmission au moyen des signaux de demande de transmission 171 à 17m émis par les unités respectives 161 à 16m de tri des paquets de manière à permettre aux unités respectives 161 à 16m de tri des paquets de transmettre un paquet de cellules en réponse à des signaux sélectionnés parmi les signaux de demande de transmission 171 à 17m par transmission des signaux de validation de transmission 181 à 18m. En dehors de cela, l'unité d'arbitrage 20 commande l'unité 21 de commutation de cellules à l'aide d'un signal 22 de commande du commuta teur. L'unité 21 de commutation de cellules est commandée par l'unité d'arbitrage 20 de manière à délivrer des paquets de cellules à des ports appropriés de sortie du commutateur. Les références 91 à 9n désignent les ports de sortie, par lesquels le système de commutation de données délivre et transmet un paquet sur la base d'appels triés. Conformément au système de commutation de données de cette forme de réalisation, les ports de sortie du commutateur sont choisis identiques aux ports de sortie 91 à 9n. Fig. 9 shows a block diagram of the data switching system according to the third embodiment. References 11 to 11m denote a number m of input ports through which ATM cells are introduced into the data switching system. The references 161 to 16m denote packet sorting units such as packet sorting units # 1, # 2 and #m, which are already coupled directly to the respective input ports 11 to 1m to receive the ATM cells of the packet. from the corresponding input ports. The packet sorting units 161 to 16m determine the output ports through which the respective input ATM cells are to be delivered by the data switching system, perform the VPI / VCI identifier replacement operation of the received ATM cells. , sort the cells having a VPI / VCI ID substituted according to the output ports, and then issue the sorted cells in a packet-by-packet basis. Apart from this, each of the packet sorting units 161 to 16m delivers a request transmission signal on a packet-by-packet basis of the ATM cells and delivers a packet of the ATM cells upon receipt of an authorization signal. in response to the transmit request signal. The references 171 to 17m denote transmission request signals, which are transmitted by the respective packet sort units 161 to 16m so as to request authorization for the transmission of an ATM cell packet. References 181 to 18m denote the transmission authorization signals, which are sent to the respective packet sorting units 161 to 16m so as to allow the transmission of the ATM cell packet in response to the transmission of the request signal. The references 191 to 19m denote completion notification signals, which are transmitted by the respective packet sorting units 161 to 16m to provide information on the completion of the transmission of the ATM cell packet upon completion of the transmission. the transmission of the ATM cell packet. References 31 to 3m refer to switch input ports, through which ATM cells based on sorted packets are sent to a cell switch 4B. The cell switch 4B is provided with an arbitration unit 20 and a cell switching unit 21. The arbitration unit 20 executes a transmission request arbitration operation by means of the transmission request signals 171 to 17m transmitted by the respective packet sorting units 161 to 16m so as to allow the respective units 161 to 16m method of sorting the packets to transmit a packet of cells in response to selected ones of the transmission request signals 171 to 17m by transmitting the transmission enable signals 181 to 18m. Apart from this, the arbitration unit 20 controls the cell switching unit 21 by means of a switch control signal 22. The cell switching unit 21 is controlled by the arbitration unit 20 so as to output cell packets to appropriate switch output ports. References 91 to 9n refer to the output ports, through which the data switching system delivers and transmits a packet based on sorted calls. According to the data switching system of this embodiment, the output ports of the switch are chosen to be identical to the output ports 91 to 9n.

La figure 10 représente un schéma-bloc des unités 161 à 16m de tri des paquets, dont l'une seulement, qui porte la référence 161, est représentée à titre d'exemple. L'unité 161 de tri des paquets est constituée par l'unité 23 de détermination des ports de sortie, l'unité 24 de rem placement de l'identifiant VPI/VCI, une mémoire tampon 26 à files d'attente de sortie et un circuit de commande 25. La mémoire tampon à files d'attente de sortie 26 est pourvue d'une pluralité de mémoires FIFO (premier entré - premier sorti) correspondant respectivement aux ports de sortie 91 9n. On va maintenant décrire un fonctionnement du système de commutation de données de cette forme de réalisation. Fig. 10 shows a block diagram of the packet sorting units 161 to 16m, only one of which, labeled 161, is shown by way of example. The unit 161 for sorting the packets is constituted by the unit 23 for determining the output ports, the unit 24 for replacing the VPI / VCI identifier, an output queuing buffer 26 and a storage queue. control circuit 25. The output queue buffer 26 is provided with a plurality of FIFOs (FIFOs) respectively corresponding to the output ports 91 9n. An operation of the data switching system of this embodiment will now be described.

Comme pour le système de commutation de données de la première forme de réalisation, on suppose que le système de commutation de données de cette forme de - lisation reçoit des cellules ATM de données de paquets. La couche AAL 5 est utilisée en tant que couche d'adaptation ATM. On suppose également que les cellules ATM de diffé rents paquets peuvent être imbriquées ou multiplexées sur une base cellule par cellule dans une suite arrivant dans le système de commutation de données par l'intermédiaire des ports d'entrée respectifs il à lm uniquement si les cellules ATM de différents paquets ne sont pas transmises en direction du même port de sortie. En d'autres termes les cellules ATM de différents paquets devant être transmis en direction du même port de sortie ne peuvent pas être imbriquées ou multiplexées sur une base cellule par cellule dans une seule suite d'entrées. As for the data switching system of the first embodiment, it is assumed that the data switching system of this form receives packet data ATM cells. The AAL layer 5 is used as the ATM adaptation layer. It is also assumed that the ATM cells of different packets can be nested or multiplexed on a cell-by-cell basis in a sequence arriving in the data switching system through the respective input ports 11 through 1m only if the cells ATM of different packets are not transmitted to the same output port. In other words, the ATM cells of different packets to be forwarded to the same output port can not be nested or multiplexed on a cell-by-cell basis in a single sequence of entries.

Dans le cas où une cellule ATM arrive au niveau du port d'entrée #1 11 et où la cellule ATM doit être transmise au port de sortie #1 91, la cellule ATM est tout d'abord envoyée à l'unité #1 161 de tri des paquets. Dans l'unité #1 161 de tri des paquets, la cellule est envoyée à l'unité 23 d'identification du port de sortie, dans laquelle un port de sortie, au moyen duquel la cellule ATM doit être délivrée par le système de commutation de données, est déterminé. Ensuite la cellule ATM est envoyée à l'unité 24, de remplacement de l'identifiant VPI/VCI, dans laquelle la valeur de l'identifiant VPI/VCI de la cellule ATM est remplacée. La cellule ATM est ensuite mémorisée temporairement dans la mémoire tampon 261 files d'attente de sortie. Dans la mémoire tampon 261 à files d'attente de sortie, la cellule ATM est mémorisée dans l'une appropriée des mémoires FIFO correspondant au port de sortie 91. La mémoire FIFO reçoit et mémorise les unes après les autres les cellules d'un paquet, dont la cellule ATM est un élément. Lorsque toutes les cellules constitu tives du paquet sont logées dans la mémoire FIFO ou dans la mémoire tampon à files d'attente de sortie 261 avec une détection du drapeau indiquant une cellule finale, alors le circuit de commande 251 délivre une demande permettant la transmission d'un paquet complet de cellules ATM par trans mission du signal de demande de transmission #1 171. Lors de la réception d'une autorisation de transmission de paquets complets des cellules ATM par l'intermédiaire du signal d'autorisation de transmission #1 181, le circuit de commande 251 commande la mémoire tampon à files d'attente de sortie 261 pour délivrer le paquet complet de cellules ATM à partir de la mémoire FIFO. Lorsque toutes les cel lules constitutives du paquet complet sont délivrées par la mémoire tampon à files d'attente de sortie 261, alors le circuit de commande 251 notifie au commutateur 4B des cel lules l'achèvement de la transmission du paquet de cellules par transmission du signal de notification d'achèvement d'exécution #1 191. In the case where an ATM cell arrives at the input port # 1 11 and where the ATM cell is to be transmitted to the output port # 1 91, the ATM cell is first sent to the unit # 1 161 sorting packages. In the packet sorting unit # 1 161, the cell is sent to the output port identification unit 23, in which an output port, by means of which the ATM cell is to be delivered by the switching system. of data, is determined. Then the ATM cell is sent to the unit 24, replacing the VPI / VCI identifier, in which the value of the VPI / VCI identifier of the ATM cell is replaced. The ATM cell is then temporarily stored in the output queuing buffer 261. In the output queuing buffer 261, the ATM cell is stored in an appropriate one of the FIFOs corresponding to the output port 91. The FIFO receives and stores the cells of a packet one after the other. whose ATM cell is an element. When all the constituent cells of the packet are housed in the FIFO memory or the output queuing buffer 261 with a flag detection indicating a final cell, then the control circuit 251 issues a request to transmit the flag. a complete packet of ATM cells by transmission of the transmission request signal # 1 171. Upon receipt of an authorization to transmit complete packets of the ATM cells via the transmission authorization signal # 1 181 the control circuit 251 controls the output queuing buffer 261 to deliver the complete packet of ATM cells from the FIFO. When all the cells constituting the complete packet are delivered by the output queuing buffer 261, then the control circuit 251 notifies the switch 4B of the cells that the transmission of the packet of cells has been completed by transmitting the packet. completion notification signal # 1 191.

On va maintenant décrire un fonctionnement de l'unité d'arbitrage 20 prévue dans le commutateur 4B de cellules en référence aux figures il à 16. Le système de commutation de données de cette forme de réalisation est caractérisé principalement par l'unité d'arbitrage 20 qui utilise une logique d'arbitrage pour l'opération simultanée commutation de deux ou plus de deux paquets délivrés par une pluralité d'unités 161 à 16m de tri de paquets, les cellules de différents paquets n'étant pas entrelacées dans une suite de sortie. L'unité 21 de commutation de cellules, qui est prévue dans le commutateur de cellules 4B a la fonction d'un commutateur du type à commutation croisée. Les figures 11 à 16 représentent une série opérationnelle d'arbitrage exécutée par l'unité d'arbitrage 20 conjointe ment avec les unités respectives #1 161, #2 162 et #3 163 de tri de paquets, et l'unité 21 de commutation de cel lules. En se référant maintenant à la figure il, l'unité de commutation 21 comporte des entrées 1, 2 et 3 correspon dant respectivement aux ports d'entrée #1 31, #2 32 et #3 33 du commutateur et à des sorties 1, 2 et 3 correspondant respectivement aux ports de sortie #1 91, #2 92 et #3 93. Les cellules mémorisées dans les mémoires FIFO respectives des mémoires tampons à files d'attente de sortie 261, 262 et 263 sont désignées par f, m ou e pour établir une dis tinction entre respectivement une cellule avant, une cel lule médiane ou une cellule d'extrémité ou cellule finale. Les cellules sont également distinguées au moyen d'un mar quage par des numéros de marquage 1, 2 et 3 pour identifier les ports de sortie #1 91, #2 92 et #3 93, vers lesquels les cellules doivent être transmises. Par conséquent une cellule qui est marquée avec un signe m:1 par exemple est l'une des cellules médianes d'un paquet, qui doit être transmise en direction du port de sortie #1 91 correspondant au signal de sortie 1 de l'unité 21 de commutation de cellules. La figure 11 représente un cas où l'unité d'arbitrage 20 reçoit à un instant donné une pluralité des signaux de demandes d'émission 171 à 17m. Conformément à cette figure, l'unité #2 162 de tri de paquets reçoit une cellule d'extrémité pour compléter un paquet qui doit être transmis en direction du port de sortie #1 91 et mémorisé dans une mémoire FIFO correspondant au port de sortie #1 91 dans la mémoire tampon à files d'attente de sortie 262 et l'unité #3 163 de tri de paquets reçoit également une cellule d'extrémité pour compléter un paquet qui doit être transmis en direction port de sortie #3 93 et est mémorisé dans une mémoire FIFO correspondant au port de sortie #3 93 dans la mémoire tampon à files d'attente 263. Alors, les circuits de commande 252 et 253 transmettent les signaux de demande d'émission 172 et 173 respectivement simultanément à l'unité d'arbitrage 20. An operation of the arbitration unit 20 provided in the cell switch 4B will now be described with reference to FIGS. 11 to 16. The data switching system of this embodiment is characterized primarily by the arbitration unit. 20 which uses an arbitration logic for the simultaneous operation of switching two or more packets delivered by a plurality of packet sort units 161 to 16m, the cells of different packets not being interleaved in a sequence of exit. The cell switching unit 21, which is provided in the cell switch 4B, has the function of a cross-switch type switch. Figs. 11 to 16 show an arbitration operational series performed by the arbitration unit 20 together with the respective packet sorting units # 1 161, # 2 162 and # 3 163, and the switching unit 21. of cells. Referring now to FIG. 11, the switching unit 21 has inputs 1, 2 and 3 respectively corresponding to the input ports # 1 31, # 32 and # 33 of the switch and outputs 1, 2 and 3 respectively corresponding to the output ports # 1 91, # 2 92 and # 3 93. The cells stored in the respective FIFOs of the output queue buffers 261, 262 and 263 are designated f, m or e to establish a distinction between respectively a front cell, a median cell or an end cell or end cell. The cells are also distinguished by tagging with tag numbers 1, 2 and 3 to identify output ports # 1, 91, # 92 and # 93, to which the cells are to be transmitted. Therefore, a cell that is marked with an m: 1 sign, for example, is one of the median cells of a packet, which must be transmitted towards the output port # 1 91 corresponding to the output signal 1 of the unit 21 cell switching. Fig. 11 shows a case where the arbitration unit 20 receives at a given instant a plurality of transmission request signals 171 to 17m. In accordance with this figure, the packet sorting unit # 2 162 receives an end cell to complete a packet to be transmitted to output port # 1, and stored in a FIFO corresponding to the output port # 1 91 in the output queue buffer 262 and the packet sorting unit # 3 163 also receives an end cell to complete a packet to be transmitted to output port # 3 93 and is stored in a FIFO memory corresponding to the output port # 3 93 in the queue buffer 263. Then, the control circuits 252 and 253 transmit the transmission request signals 172 and 173 respectively simultaneously to the unit. Arbitration 20.

figure 12 illustre une opération d'arbitrage de l'unité d'arbitrage 20 en réponse aux signaux de demandes d'émission 172 et 173. L'unité d'arbitrage 20 transmet signal de validation d'émission 182 à l'unité de tri de paquets #2 162 pour permettre une transmission du paquet devant être transmis en direction du port de sortie #1 91 et également le signal d'autorisation de transmission 183 à l'unité #3 163 de tri de paquets pour permettre une transmission du paquet devant être envoyé au port de sortie #3 93. En outre, l'unité d'arbitrage 20 commande l'unité 21 de commutation de cellules de manière qu'elle délivre le paquet de cellules, qui est reçu par l'entrée 2, à la sor tie 1 et délivre le paquet de cellules qui est reçu par l'entrée, à la sortie 3. Par conséquent, l'unité de commutation de cellules exécute une opération de commutation des cellules en fonction d'instructions de l'unité d arbitrage 20 de manière à délivrer une suite de cellules paquet devant être transmis en direction du port de sortie #1 91 à la sortie 1, et une suite de cel lules du paquet devant être transmis en direction du port de sortie 93 à la sortie 3. Fig. 12 illustrates an arbitration operation of the arbitration unit 20 in response to the transmission request signals 172 and 173. The arbitration unit 20 transmits transmission enable signal 182 to the sorting unit. packets # 2 162 to allow transmission of the packet to be transmitted to output port # 1 91 and also transmission enable signal 183 to packet sorting unit # 3 163 to allow transmission of the packet to be sent to the output port # 3 93. In addition, the arbitration unit 20 controls the cell switching unit 21 to output the cell packet, which is received by the input 2, at output 1 and delivers the packet of cells that is received by the input, at the output 3. Therefore, the cell switching unit performs a switching operation of the cells according to instructions of the unit of arbitration 20 so as to issue a sequence of This packet must be transmitted to output port # 1 91 at output 1, and a sequence of cells of the packet to be transmitted to output port 93 at output 3.

figures 13 à 16 représentent une séquence d'une opération d'arbitrage exécutée par l'unité d'arbitra ge 20 pour le traitement d'un autre cas. En se référant maintenant a la figure 13, deux cellules d'extrémité de paquets différents, dont l'une doit être transmise au port de sortie #1 91 et dont l'autre doit être transmise au port de sortie #2 92 atteignent, successivement, l'unité 161 de sortie des paquets, dans laquelle les sorties 1 et 2 de l'unité 21 de commutation des cellules sont utilisées pour transmettre les paquets de cellules respectivement à partir des unités 162 et 163 de tri des données. Une cellule arri vante, qui doit être transmise au port de sortie #1 91, est envoyée à une mémoire FIFO conformément au port de sortie #1 91 de manière à compléter un paquet de cellules dans la mémoire tampon à files d'attente de sortie 261. Par consé quent le circuit de commande 251 transmet le signal de demande de transmission 171 pour transmettre le paquet de cellules devant être transmises en direction du port de sortie #1 91, à l'unité d'arbitrage 20 comme représenté sur la figure 14. L'unité d'arbitrage 20 reçoit le signal de demande d'émission 171. Cependant, un trajet aboutissant à la sortie 1 est utilisé au moyen de la délivrance du paquet de cellules ou est reçu de la part de l'unité 162 de tri des paquets par l'intermédiaire de l'entrée 2 de l'unité 21 de commutation des cellules. Ensuite, dans cette situation, l'unité d'arbitrage 20 ne délivre aucune autorisation de transmission du paquet de cellules devant être transmises en direction du port de sortie #1 91. L'unité d'arbitrage 20 peut délivrer le signal d'autorisation de transmission 181 uniquement après que l'opération de sortie en cours du paquet de cellules en direction de la sortie 1 est achevée. Figures 13 to 16 show a sequence of an arbitration operation performed by the arbitration unit 20 for processing another case. Referring now to FIG. 13, two different packet end cells, one of which must be transmitted to the output port # 1 91 and the other of which must be transmitted to the output port # 2 92, successively , the packet output unit 161, in which the outputs 1 and 2 of the cell switching unit 21 are used to transmit the cell packets respectively from the data sorting units 162 and 163. An incoming cell, which is to be transmitted to the output port # 1 91, is sent to a FIFO memory according to the output port # 1 91 so as to complete a packet of cells in the output queued buffer Accordingly, the control circuit 251 transmits the transmission request signal 171 to transmit the packet of cells to be transmitted to the output port # 1 91, to the arbitration unit 20 as shown in FIG. 14. The arbitration unit 20 receives the transmission request signal 171. However, a path leading to the output 1 is used by means of the delivery of the packet of cells or is received from the unit 162 sorting the packets via the input 2 of the switching unit 21 of the cells. Then, in this situation, the arbitration unit 20 does not issue any transmission authorization of the packet of cells to be transmitted towards the output port # 1 91. The arbitration unit 20 can issue the authorization signal 181 only after the current output operation of the cell packet to output 1 is complete.

D'autre part, comme cela est représenté sur la figure 15, l'autre cellule d'extrémité devant être trans mise au port de sortie #2 92, est envoyée à une mémoire FIFO correspondant au port de sortie #2 92 pour compléter un paquet situé dans la mémoire tampon à files d'attente de sortie 261. Le circuit de commande 251 délivre alors le signal de demande de transmission 171 pour la transmission de ce paquet de cellules devant être transmis au port de sortie #2 92. Dans ce cas, aucun paquet de cellules n'utilise un trajet aboutissant à la sortie 2 dans l'unité 21 de commutation de cellules de sorte que l'unité d'arbitrage 20 délivre l'autorisation de transmission d'une transmission de délivrance du paquet devant être envoyé au port de sortie #2 92, à l'unité #1 161 de tri des paquets. I1 en résulte, comme cela est représenté sur la figure 16, le paquet de cellules devant être transmises en direction du port de sortie #2 92 est délivré par l'unité #1 161 de tri des paquets en direction de l'unité de commutation 21 puis est délivré par l'unité 21 de commutation de cellules par la sortie 2. On the other hand, as shown in Fig. 15, the other end cell to be transferred to the output port 92, is sent to a FIFO memory corresponding to the output port 92 to complete a packet in the output queue buffer 261. The control circuit 251 then delivers the transmission request signal 171 for the transmission of this packet of cells to be transmitted to the output port # 2 92. case, no cell packet uses a path leading to the output 2 in the cell switching unit 21 so that the arbitration unit 20 issues the transmission authorization of a delivery transmission of the packet in front of the to be sent to the output port # 2 92, to the packet sorting unit # 1 161. As a result, as shown in FIG. 16, the packet of cells to be transmitted to the output port # 2 92 is delivered by the packet sorting unit # 1 161 to the switching unit. 21 and is delivered by the cell switching unit 21 through the output 2.

Comme cela a été mentionné précédemment, le sys tème de commutation de données de cette forme de réalisa tion comportant les unités 161 à 16m de tri des paquets, qui sont disposées en aval des ports d'entrée 11 à 1m trie les cellules ATM reçues de différents paquets envoyés par l'intermédiaire d'un seul port d'entrée pour compléter un paquet de cellules ATM, commute les cellules ATM paquet par paquet et délivre le paquet complet de cellules ATM dans une rangée - la pluralité de ports de sortie. De ce fait le commutateur 4B des cellules reçoit une suite arrivante, paquet par paquet, de cellules ATM triées qui sont prêtent pour leur transmission à partir des unités respectives 161 à 16m de tri des paquets. En d'autres termes, le commutateur 15B de cellules ne reçoit aucune suite imbri quée ou multiplexée de cellules ATM envoyées par férents ports d'entrée, et qui doivent être transmises en direction d'un seul port de sortie. Pour cette raison, on peut utili ser un identifiant VPI/VCI pour deux ou plus deux paquets de cellules ATM devant être transmises d'une manière répétée à partir d'un système de commutation de données. En outre, deux ou plus de deux paquets de cellules peuvent être commutés de manière à être délivrés simultané ment si les paquets ne doivent pas être transmis par le même port de sortie. As previously mentioned, the data switching system of this embodiment comprising the packet sorting units 161 to 16m, which are arranged downstream of the input ports 11 to 1m, sorts the ATM cells received from different packets sent via a single input port to complete an ATM cell packet, switches the ATM cells packet by packet and delivers the complete packet of ATM cells in a row - the plurality of output ports. As a result, the switch 4B of the cells receives an incoming packet-by-packet sequence of sorted ATM cells that are ready for transmission from the respective packet sorting units 161 to 16m. In other words, the cell switch 15B does not receive an interleaved or multiplexed sequence of ATM cells sent by the different input ports, which must be transmitted to a single output port. For this reason, a VPI / VCI may be used for two or more ATM cell packets to be repeatedly transmitted from a data switching system. In addition, two or more cell packets may be switched so as to be delivered simultaneously if the packets are not to be transmitted by the same output port.

conséquent le système de commutation de don- nées de cette forme de réalisation est caractérisé par le fait que les unités 161 à 16m de tri de paquets sont dispo sées en amont du commutateur 4B de cellules et de 'unité arbitrage 20. L'unité d'arbitrage commande l'opération de commutation des cellules de l'unité 21 de commutation de cellules de manière à délivrer des paquets de lules une manière bien organisée. Accordingly, the data switching system of this embodiment is characterized in that the packet sorting units 161 to 16m are provided upstream of the cell switch 4B and the arbitration unit 20. Arbitration controls the switching operation of cells of the cell switching unit 21 so as to deliver packets of lules in a well-organized manner.

Après avoir décrit ainsi l'invention, il est évi dent qu'on peut la modifier de différentes manières. De telles modifications ne doivent pas être considérées comme sortant du cadre de l'invention, et, comme cela apparaîtra à l'évidence au spécialiste de la technique, toutes les modifications de ce type sont censées être incluses dans le cadre de l'invention.Having thus described the invention, it is obvious that it can be modified in various ways. Such modifications should not be considered outside the scope of the invention, and as will be apparent to those skilled in the art, any such modifications are intended to be included within the scope of the invention.

Claims

CLAIMS

A data switching system for switching a plurality of automatic transfer cells (ATM cells) of fixed length, each of the plurality of fixed length ATM cells including a virtual path identifier / virtual channel identifier (VPI / VCI) ), characterized in that the data switching system comprises a buffer memory for storing the plurality of fixed length ATM cells and delivering a variable length packet comprising the plurality of fixed length ATM cells after the detection of the fixed length ATM cells. a flag for identifying a final cell of the plurality of fixed length ATM cells, and a VPI / VCI replacement unit (111) for receiving the variable length packet from the buffer and for replacing the VPI / VCI identifier of each of the plurality of fixed length ATM cells to form the variable length packet with a single type of the VPI / VCI identifier to be assigned to the variable length packet.

A data switching system according to claim 1, characterized in that the buffer memory is provided with a plurality of queue buffers corresponding to a plurality of input ports (11-1n), each of the plurality of queue buffers corresponding to one of the plurality of input ports storing the plurality of fixed length ATM cells in a queue.

A data switching system according to claim 1, characterized in that it further comprises a plurality of output queue buffers (51) corresponding to a plurality of input ports which are provided in a cell switch (4), each of the plurality of output queued buffers corresponding to one of the plurality of input ports for storing the plurality of fixed length ATM cells in a queue waiting and delivering the plurality of fixed length ATM cells and a number of the one of the plurality of input ports.

The data switching system of claim 2 further comprising an input port information adding unit (121-12n) for adding input port information to each of the plurality of fixed length ATM cells to identify one of the plurality of input ports.

Data switching system according to claim 1, characterized in that furthermore. the buffer arranged upstream of a cell switch (4) delivers a request for the delivery of the variable length packet including the plurality of fixed length ATM cells after detecting the flag used to identify the final cell of the plurality of fixed length ATM cells; and that the data switching system further comprises an arbitration unit (20) for arbitrating the use of the cell switch (4) so as to enable the cell switch to execute a continuous switching of the variable length packet including the final cell of plurality of fixed length ATM cells in response to a request for delivery of the variable length packet delivered by the buffer.

A data switching system according to claim 5, characterized in that the arbitration unit (20) enables the continuous switching of a plurality of variable length packets, each of the plurality of variable length packets comprising a plurality of variable length packets of fixed length ATM cells, simultaneously only when the plurality of variable length packets is to be delivered respectively via different output ports.

A method of data switching for switching a variable length packet divided into a plurality of fixed length ATM cells, each of the plurality of fixed length ATM cells having a virtual path identifier / channel identifier virtual system (VPI / VCI), characterized in that the data switching method comprises the steps of storing the plurality of fixed-length ATM cells in a queue to deliver the variable length packet including a final cell of the majority of ATM cells of fixed length; detecting a flag to identify the final cell of the plurality of fixed length ATM cells; and replacing the VPI / VCI identifier of each of the plurality of fixed length ATM cells by a single type of VPI / VCI identifier to be assigned to the variable length packet including the final cell.

The data switching method according to claim 7, characterized in that the plurality of fixed length ATM cells introduced through a plurality of input ports are stored in the queue corresponding to the first one. one of the plurality of input ports during the storage step.

The data switching method of claim 8, further comprising the step of adding input port information to each of the plurality of fixed length ATM cells to identify a port. among the plurality of input ports.

A data switching method according to claim 7, characterized in that it further comprises the steps of requesting an output of the variable length packet including the plurality of fixed length ATM cells after the detection of the flag to identify the the final cell of the plurality of fixed length ATM cells in the detection step; and arbitrating a use of a cell switch so as to enable the cell switch to continuously switch the variable length packet including the final cell of the plurality of fixed length ATM cells in response to a request for out of the variable length packet during the request step.

The data switching method according to claim 10, characterized in that a plurality of variable length packets, each of which comprises the majority of fixed length ATM cells, is subject to continuous switching simultaneously at the same time. arbitration step only when the plurality of variable length packets are to be delivered respectively via different output ports.

The data switching method according to claim 7, characterized in that it further comprises the steps of storing the plurality of fixed-length ATM cells in a queue in a plurality of queue buffers. expected queuing in a cell switch, and a plurality of queued output buffers corresponding to a plurality of input ports; and delivering the plurality of fixed length ATM cells and a number of one of the plurality of input ports from each of the plurality of queue buffers corresponding to the one of the plurality of ports. 'Entrance.