FR2794891A1 - Treatment and preparation of the surface of a substrate, e.g. silicon, surface for direct bonding techniques - Google Patents

Treatment and preparation of the surface of a substrate, e.g. silicon, surface for direct bonding techniques Download PDF

Info

Publication number
FR2794891A1
FR2794891A1 FR9907686A FR9907686A FR2794891A1 FR 2794891 A1 FR2794891 A1 FR 2794891A1 FR 9907686 A FR9907686 A FR 9907686A FR 9907686 A FR9907686 A FR 9907686A FR 2794891 A1 FR2794891 A1 FR 2794891A1
Authority
FR
France
Prior art keywords
less
substrate
cleaning
smoothing
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR9907686A
Other languages
French (fr)
Inventor
Lionel Girardie
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to FR9907686A priority Critical patent/FR2794891A1/en
Publication of FR2794891A1 publication Critical patent/FR2794891A1/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J5/00Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers
    • C09J5/02Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers involving pretreatment of the surfaces to be joined
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Element Separation (AREA)

Abstract

Processes for the preparation of substrates for direct adhesion techniques, e.g. following use of the substrate to transfer a thin film onto another substrate, involves changing the order or modifying the parameters of stages involving high temperature annealing with hydrogen, selective chemical etching, and particular smoothing and cleaning techniques for direct bonding of substrates. Preparation of the surface of a substrate for different techniques of direct bonding of semiconductor slices, where the substrate has been subjected to cleavage by the implantation of ions creating strong discontinuities of the surface (2) between its center and its periphery above a zone (4) of point faults of thickness less than 20 microns in the depth of the silicon body, comprises the following stages: (a) selective chemical etching (I) using a mask to etch a height of peaks and other discontinuities below 20 microns ; (b) selective chemical etching (II) using gases to etch peaks and other discontinuities of thickness below 5 microns with selectivity of 10<6>:1; (c) high temperature annealing; (d) smoothing by plasma-assisted etching using gases or by chemical-mechanical polishing to thickness less than 20 nm, to obtain a depletion layer (3) (e) cleaning after smoothing; and (f) cleaning before bonding. Independent claims are given that describe similar processes with changes in the order of, or modification of the parameters of, the above stages.

Description

Description DOMAINE <B>DE</B> L'INVENTION La présente invention concerne un procédé de traitement et de préparation de surface d'un substrat pour que ce dernier corresponde à des caractéristiques spécifiques aux différentes techniques de collage direct de tranches de semiconducteur. Le substrat à traiter peut être une plaque de silicium après que cette dernière soit le résultat d'une séparation entre un film mince de silicium transféré sur un substrat après un collage direct des tranches â fin d'en réaliser un film mince de semiconducteur monocristallin sur isolant selon différents types de procédé d'élaboration, SUPPORT <B>DE L'INVENTION</B> La fabrication de film mince monocristallin sur isolant se fait à l'aide de différents procédés d'élaboration dont certains utilisent des méthodes de collage de deux tranches semiconducteurs . Ces techniques par collage direct de deux plaques ont pour objet de transférer un film mince de silicium monocristallin sur un autre substrat. Ces techniques de production des films minces sur isolant différent les unes des autres par des méthodes de création de zone de séparation dans le matériau ou sans zone de clivage. A titre d'exemple on ne citera que trois des techniques existant à ce jour opérant une séparation dans le matériau massif à savoir la technique par implantation d'hydrogène de Michel Bruel décrite dans le brevet de référence FR 2681 472, la technique par création d'au moins deux zones de porosité par Takao Yonehara et al illustrée dans le brevet de référence JP 7302889A et une technique d'implantation d'ions par immersion dans un plasma d'hydrogène présentée dans un brevet de référence US 5,653,811 de Chan complétée par une technique de séparation à température ambiante de Cheung. Pour la compréhension de la présente invention il est nécessaire de rappeler certains aspects des techniques précitées. La réalisation de film mince de semiconducteur monocristallin requiert donc l'utilisation de méthodes de collage de deux substrats. Etant donné les besoins du marché en film mince sur isolant pour des applications de plus en plus orientées vers des produits grands publics , il apparaît donc une nécessité de réduire le coût de fabrication de ces nanostructures en réutilisant le substrat clivé pour en répercuter la baisse des coûts de production. Les méthodes de séparation du film mince transféré du substrat originel requiert donc la réutilisation de ce substrat comme nouvelle tranche de semiconducteur pouvant servir à nouveau soit de plaque support ou raidisseur soit de plaque ayant la zone de clivage. Le prix des nanosiructures dépend donc du prix des tranches neuves qui est la matière première et de la capacité à réutiliser la tranche clivée. L'évolution rapide de ce marché conduit les fabricants à envisager un prix du silicium sur isolant en dessous de trois fois le coût d'une plaque neuve. D'où la nécessité de chercher des techniques à coûts maîtrisés pour rendre les plaques clivées aptes à nouveau pour des procédés d'élaboration du film sur isolant par collage direct pour répercuter l'économie d'une plaque neuve. Nous allons présenter brièvement ces techniques de séparation pour élaborer un film mince sur isolant. La technique par Dr.Michel Bruel requiert l'utilisation de deux substrats qui peuvent être des tranches de silicium monocristallin dont les surfaces présentent des caractéristiques particulières en terme de planéité et de contamination comme toutes tranches de silicium utilisées pour faire un collage direct. Les deux substrats peuvent être recouvert d'une couche d'isolant qui peut être opérée soit par un dépôt soit par une croissance d'un oxyde thermique. Une des plaques subit une technique d'implantation d'ions hydrogène H+ par un implanteur d'ions que l'on qualifiera de standard pour des doses et une énergie qui varient en fonction de l'épaisseur du film à transférer et de l'épaisseur de l'isolant. Cette implantation d'hydrogène dans le silicium a pour but de créer des zones de cavité qui à une température d'implantation donnée ne coalescent pas de façon à coller ultérieurement par des méthodes différentes le deuxième substrat servant ici de raidisseur. L'implantation des ions hydrogène conduit selon des études menées au LETI à la formation de sites interstitiels et de complexes Si-H. dans les cavités. Après le collage des deux tranches, il sera nécessaire d'apporter une énergie d'activation pour faire le clivage en utilisant un recuit entre 400 et 500 C sous atmosphère d'azote de façon à faire diffuser de l'hydrogène implanté au-delà des complexes Si-H,, dans des petites cavités où se forment des composées de molécules d'hydrogène H2 et autres complexes Si-H,, après ségrégation. Plusieurs types de défauts sont engendrés par l'implantation mais seules les cavités orientées (100) seraient responsables de la séparation. Ces cavités au départ de quelques nanomètres croissent selon le plan cristallographique parallèle à la surface des tranches pour des raisons de contraintes et se regroupent autour de la zone d'implantation RP laquelle varie en fonction de l'énergie d'implantation, c'est â dire que les cavités se développent selon le gradient de concentration en hydrogène et non selon un plan cristallographique préférentiel. Avec l'apport en énergie du recuit, la pression dans ces cavités croît fortement et conduit celles-ci d'abord à une coalescence des cavités puis à un regroupement autour de la profondeur d'implantation Rp : des microfissures parallèles à la surface atteignant ces épaisseurs de quelques microns apparaissent et les cavités par effet de surpression éclatent. Le transfert du film mince est ainsi opéré par la séparation de la structure comportant la couche d'isolant dont la surface est collée au raidisseur et le film de silicium monocristallin. La rugosité mesurée par AFM ( Atomic Force microscopy ) sur la surface des tranches après séparation est comprise entre 50 et 66 nm (nanomètres) RMS (de l'anglais Roughness Mean Square ) et varie selon les doses et l'énergie d'implantation mise en jeu. Suivant les doses et l'énergie d'implantation il y a plus ou moins de création de défauts dans la zone de clivage et au-delà de cette dernière dans le silicium massif d'où la nécessité de la maîtrise des points de fonctionnement de ce procédé en déterminant les doses et l'énergie d'implantation adéquates. La plaque ainsi clivée doit donc être traitée pour être réutiliser comme nouveau substrat selon une technique faisant partie de la présente invention. Description <B> DE </B> FIELD OF THE INVENTION The present invention relates to a process for treating and preparing the surface of a substrate so that the latter corresponds to characteristics specific to the various techniques for direct bonding of semiconductor wafers. The substrate to be treated can be a silicon wafer after the latter is the result of a separation between a thin film of silicon transferred to a substrate after direct bonding of the wafers in order to produce a thin film of monocrystalline semiconductor on it. insulation according to different types of production process, SUPPORT <B> OF THE INVENTION </B> The manufacture of monocrystalline thin film on insulation is done using different production processes, some of which use bonding methods of two semiconductor wafers. The purpose of these techniques by direct bonding of two wafers is to transfer a thin film of monocrystalline silicon onto another substrate. These techniques for producing thin films on insulation differ from one another by methods of creating a separation zone in the material or without a cleavage zone. By way of example, only three of the techniques existing to date operating a separation in the solid material, namely the technique by hydrogen implantation by Michel Bruel described in the reference patent FR 2 681 472, the technique by creation of 'at least two zones of porosity by Takao Yonehara et al illustrated in the reference patent JP 7302889A and an ion implantation technique by immersion in a hydrogen plasma presented in a reference patent US 5,653,811 to Chan supplemented by a Cheung's room temperature separation technique. For the understanding of the present invention, it is necessary to recall certain aspects of the aforementioned techniques. The production of a thin film of monocrystalline semiconductor therefore requires the use of bonding methods of two substrates. Given the needs of the thin film-on-insulator market for applications increasingly oriented towards consumer products, there is therefore a need to reduce the cost of manufacturing these nanostructures by reusing the cleaved substrate to pass on the lower costs. production costs. The methods of separating the transferred thin film from the original substrate therefore require the reuse of this substrate as a new semiconductor wafer which can again serve either as a support plate or stiffener or as a plate having the cleavage zone. The price of nanosiructures therefore depends on the price of new wafers, which is the raw material, and on the ability to reuse the cleaved wafer. The rapid evolution of this market leads manufacturers to consider a price of silicon on insulator below three times the cost of a new plate. Hence the need to seek cost-controlled techniques to make the cleaved plates suitable again for production processes of the film on insulation by direct bonding to reflect the economy of a new plate. We will briefly present these separation techniques to develop a thin film on insulator. The technique by Dr. Michel Bruel requires the use of two substrates which can be monocrystalline silicon wafers whose surfaces have particular characteristics in terms of flatness and contamination like all silicon wafers used for direct bonding. The two substrates can be covered with an insulating layer which can be operated either by deposition or by growth of a thermal oxide. One of the plates undergoes a technique of implantation of H + hydrogen ions by an ion implanter which will be qualified as standard for doses and an energy which vary according to the thickness of the film to be transferred and the thickness insulation. The purpose of this hydrogen implantation in the silicon is to create cavity zones which, at a given implantation temperature, do not coalesce so as to subsequently bond by different methods the second substrate serving here as a stiffener. The implantation of hydrogen ions leads, according to studies carried out at LETI, to the formation of interstitial sites and Si-H complexes. in the cavities. After bonding the two slices, it will be necessary to provide activation energy to perform the cleavage using annealing between 400 and 500 C under a nitrogen atmosphere so as to diffuse the hydrogen implanted beyond the Si-H, complexes in small cavities where compounds of hydrogen H2 molecules and other Si-H complexes are formed after segregation. Several types of defects are generated by the implantation but only the oriented cavities (100) would be responsible for the separation. These cavities at the start of a few nanometers grow along the crystallographic plane parallel to the surface of the wafers for reasons of constraints and are grouped together around the implantation zone RP which varies according to the implantation energy, it is â say that the cavities develop according to the hydrogen concentration gradient and not according to a preferential crystallographic plane. With the energy input from the annealing, the pressure in these cavities increases strongly and leads them first to a coalescence of the cavities then to a grouping around the implantation depth Rp: microcracks parallel to the surface reaching these Thicknesses of a few microns appear and the cavities by overpressure effect burst. The transfer of the thin film is thus effected by the separation of the structure comprising the insulating layer, the surface of which is bonded to the stiffener, and the monocrystalline silicon film. The roughness measured by AFM (Atomic Force microscopy) on the surface of the slices after separation is between 50 and 66 nm (nanometers) RMS (English Roughness Mean Square) and varies according to the doses and the implantation energy put involved. Depending on the doses and the implantation energy, there is more or less creation of defects in the cleavage zone and beyond the latter in the massive silicon, hence the need to control the points of operation of this process by determining the doses and adequate implantation energy. The plate thus cleaved must therefore be treated in order to be reused as a new substrate according to a technique forming part of the present invention.

La technique par création d'au moins deux zones de porosité par Dr.Takao Yonehara et al requiert le collage de deux substrats dont l'un sert de support pour le transfert. La plaque servant au clivage subit un traitement pour rendre poreux le matériau cristallin en deux parties à savoir que le silicium a d'abord une couche de faible porosité de l'ordre de 13<B>gin</B> ( micromètre ) d'épaisseur, puis une deuxième couche en profondeur épaisse de 3 Wn avec une porosité trois fois supérieure à la précédente. Ces différences de porosité successives se réalisent au moyen d'une modification du courant d'anodisation. Une croissance par épitaxie est effectuée sur la première couche poreuse de 13 gm à fin de réaliser le film mince ainsi que la couche isolante par croissance d'oxyde thermique de la couche épitaxiée réalisant de fait le film mince et l'isolant. Un collage direct est opéré pour souder la surface épitaxiée à la surface de la plaque support pour en réaliser la nanostructure. La séparation s'opèrent à température ambiante avec l'aide d'une lame et d'effet piézoélectrique entre autre et permettant d'en séparer les deux couches poreuses. Le clivage serait dû à la différence de porosité des deux couches et à l'état de contrainte exercée entre ces deux types de porosité : de fait la plaque recouverte dune couche poreuse de 3 lun ainsi clivée pourra être réutilisée dans cette technique d'obtention de film mince sur isolant après un procédé de traitement de sa surface faisant l'objet de la présente invention. The technique by creating at least two porosity zones by Dr. Takao Yonehara et al requires the bonding of two substrates, one of which serves as a support for the transfer. The plate used for the cleavage undergoes a treatment to make the crystalline material in two parts porous, namely that the silicon first has a layer of low porosity of the order of 13 <B> gin </B> (micrometer) of thickness, then a second layer in depth 3 Wn thick with a porosity three times greater than the previous one. These successive porosity differences are achieved by means of a modification of the anodization current. Growth by epitaxy is carried out on the first porous layer of 13 μm in order to produce the thin film as well as the insulating layer by thermal oxide growth of the epitaxial layer thereby forming the thin film and the insulator. Direct bonding is operated to weld the epitaxial surface to the surface of the support plate to produce the nanostructure. The separation takes place at room temperature with the help of a blade and piezoelectric effect among other things and making it possible to separate the two porous layers. The cleavage would be due to the difference in porosity of the two layers and to the state of stress exerted between these two types of porosity: in fact the plate covered with a porous layer of 3 lun thus cleaved could be reused in this technique for obtaining thin film on insulator after a process for treating its surface which is the subject of the present invention.

La technique d'implantation d'ions par immersion dans un plasma d'hydrogène du Dr. Chan se pratique à des doses plus élevées que dans le cas d'une implantation d'ions par une source variant selon le type d'implanteur choisi à cette fin. A titre d'exemple pour illustrer cette différence la dose usuelle par la première technique présentée du Dr.Bruel requiert des doses d'ions H` inférieures à 2.10" atomes/cm2 alors que la technique selon Dr. Chan demande des doses d'ions HF supérieures à 2.10" atomeslcm2 . Cette différence permettra en outre de réaliser un clivage dans le silicium massif à une température ambiante et donc ne nécessitant pas d'un apport en énergie. Ce phénomène a été d'ailleurs observé par Dr.Thierry Poumeyrol , lequel a montré qu'une dose d'ions H+ supérieure à 2.10" atomes/em2 implantée conventionnellement par une source à filament conduit à la température d'implantation à une fracture dans le matériau et ceci sans apport en énergie. Cette nouvelle technique d'implantation d'ions H+ par immersion des tranches dans un plasma d'hydrogène requiert l'utilisation de points de fonctionnement en fonction des épaisseurs de films à transférer et utilise comme paramètres une énergie d'implantation et une dose d'ions suivant les transferts de film à opérer. Cette méthode commence par un dépôt ou une croissance d'une couche d'isolant suivi d'une implantation par immersion dans un plasma avant le collage direct à un substrat . Les deux surfaces seront immergées dans un autre plasma pour en établir une force de collage et donc de cohésion des surfaces. Cette étape est importante dans ce procédé étant donné que la technique de clivage est liée autant à la méthode d'implantation qui crée des microfissures dans le silicium qu'à l'énergie d'activation engendrée par le collage par plasma. La séparation est opérée à l'aide d'une instrumentation présentant une force mécanique à l'aide entre autre d'une lame et d'un flux d'azote au niveau des fractures engendrées par la technique pertinente d'implantation par immersion dans un plasma. Le collage par plasma est alors activé de sorte que les forces de cohésion des deux surfaces des substrats mis en contact soient plus fortes que la force de cisaillement entre autre engendrée par le clivage dans la zone fracturée du silicium. Ainsi sans apport d'énergie on sépare une tranche du film de silicium qui se retrouve transférer sur l'autre substrat. D'après des mesures de non uniformité il apparaît que la surface du film transféré présente une rugosité inférieure à 4 nm RMS. Ainsi la tranche clivée pourra être réutilisée dans ce procédé à condition qu'elle subisse le traitement selon le procédé de la présente invention. Il apparaît des techniques précitées que la surface des tranches clivées requiert un traitement approprié pour rendre à la fois le matériau et sa surface apte à un nouveau collage direct quelle que soient les méthodes employées. Etant donné que la nanostructure de film mince sur isolant possède un état de contrainte conséquent et que le collage direct des substrats exige des états de surface particuliers à savoir <B>un</B> niveau de contamination inférieur à 1 ppb ( partie par billion ), une densité de particules de diamètre supérieur à 0,2 lun voisine de zéro et une rugosité proche de 0,1 mu RMS, des paramètres de planéité tels que le bow, le warp, le TI'V, le rolloff correspondant à des valeurs voisines de celles obtenues pour des tranches de silicium de qualité prime, il apparaît nécessaire d'éviter d'augmenter la flèche des substrats par l'utilisation de procédé qui augmente l'état de contrainte du matériau. D'autre part le matériau de silicium ne doit pas présenter après traitement un niveau de défauts cristallins supérieur au niveau des plaques neuves comme des fautes d'empilement, des précipités d'oxygène, des densités de dislocations entre autre. C'est pourquoi la présente invention a pour objet de démontrer la mise en aeuvre d'un procédé par étapes successives à coûts maîtrisés sans augmenter le stress de la tranche à recycler. Les trois techniques d'élaboration de film mince sur isolant occasionnent des défauts de surface différents selon la méthode de clivage opérée â savoir que la technique par implantation d'ions H"- rend une surface très discontinue présentant à la périphérie de la plaque des pics alors que son centre en est creusé. La technique de séparation par différence de porosité conduit à des défauts dans le silicium dont il faut éviter de les faire diffuser. La technique par implantation d'ions par immersion dans un plasma présente un état de contrainte conséquent et suite aux effets des cavités créées des discontinuités en périphérie de la tranche, ceci demandant d'éviter de creuser la surface du silicium en son centre sans en augmenter la contrainte du matériau par un coût de mise en ocuvre le plus modeste possible. Dr. Chan's technique of implantation of ions by immersion in a hydrogen plasma is practiced at higher doses than in the case of ion implantation by a source varying according to the type of implanter chosen at this end. As an example to illustrate this difference, the usual dose by the first technique presented by Dr. Bruel requires doses of H` ions of less than 2.10 "atoms / cm2 while the technique according to Dr. Chan requires doses of ions. HF greater than 2.10 "atomslcm2. This difference will also make it possible to carry out a cleavage in the bulk silicon at ambient temperature and therefore not requiring an energy supply. This phenomenon was also observed by Dr. Thierry Poumeyrol, who showed that a dose of H + ions greater than 2.10 "atoms / em2 conventionally implanted by a filament source leads at the implantation temperature to a fracture in the material and this without energy input. This new technique of implantation of H + ions by immersion of the wafers in a hydrogen plasma requires the use of operating points according to the thicknesses of the films to be transferred and uses as parameters a implantation energy and ion dose depending on the film transfers to be operated. This method begins with a deposition or growth of an insulating layer followed by implantation by immersion in a plasma before direct bonding to a substrate. The two surfaces will be immersed in another plasma to establish a bonding force and thus of cohesion of the surfaces. This step is important in this process since the technique of cl ivage is linked as much to the implantation method which creates microcracks in the silicon as to the activation energy generated by plasma bonding. The separation is carried out using an instrumentation exhibiting a mechanical force using, among other things, a blade and a flow of nitrogen at the level of the fractures generated by the relevant technique of implantation by immersion in a plasma. Plasma bonding is then activated so that the cohesive forces of the two surfaces of the substrates placed in contact are greater than the shear force, among other things, generated by the cleavage in the fractured zone of the silicon. Thus without energy input, a wafer of the silicon film is separated which is found to be transferred to the other substrate. From non-uniformity measurements it appears that the surface of the transferred film has a roughness of less than 4 nm RMS. Thus the cleaved wafer can be reused in this process provided that it undergoes the treatment according to the process of the present invention. It appears from the aforementioned techniques that the surface of the cleaved slices requires an appropriate treatment to make both the material and its surface suitable for a new direct bonding whatever the methods used. Since the thin film-on-insulator nanostructure has a consequent stress state and the direct bonding of the substrates requires particular surface states namely <B> a </B> contamination level of less than 1 ppb (parts per billion ), a density of particles with a diameter greater than 0.2 lun close to zero and a roughness close to 0.1 mu RMS, flatness parameters such as bow, warp, TI'V, rolloff corresponding to values close to those obtained for prime quality silicon wafers, it appears necessary to avoid increasing the deflection of the substrates by using a process which increases the stress state of the material. On the other hand, the silicon material must not present after treatment a level of crystalline defects higher than the level of the new plates such as stacking faults, oxygen precipitates, dislocation densities among others. This is why the object of the present invention is to demonstrate the implementation of a process by successive stages at controlled costs without increasing the stress of the wafer to be recycled. The three thin film-on-insulator fabrication techniques give rise to different surface defects depending on the cleavage method used, namely the H "ion implantation technique - results in a very discontinuous surface showing peaks at the periphery of the plate. while its center is hollowed out. The technique of separation by difference in porosity leads to defects in the silicon which must be avoided to diffuse them. The technique by implantation of ions by immersion in a plasma presents a consequent state of stress and following the effects of the cavities created by discontinuities at the periphery of the wafer, this requiring to avoid hollowing out the surface of the silicon in its center without increasing the stress of the material by a cost of implementation which is as modest as possible.

Le problème posé est de maîtriser un procédé variable constitué de cycle d'étapes d'élaboration dont la mise en ceuvre et les propriétés de chacune des étapes soient à la fois complémentaires et nécessaires pour en fixer le coût d'exploitation et rendre le substrat apte au collage direct quel que soit la méthode employée pour produire un film mince sur isolant. D'autre part étant donné que chacune de ces méthodes pour film mince sur isolant occasionne des défauts dissemblables et requiert les mêmes caractéristiques du substrat lors de son utilisation, d'où la nécessité d'apporter une solution qui satisfasse tout les types de méthodes de production ultérieures. Etant donné que les défauts engendrés par ces méthodes possèdent la particularité commune de défauts localisés à la surface du silicium et que les méthodes d'obtention de film mince sur isolant requierent entre autre des spécifications en terme de planéité, de terminaison chimique de surface, de rugosité en raison du collage direct, il apparaît que des procédés basés sur le polissage à étapes avec d'abord un tissu dur pour la planarisation suivi d'abrasion sur des tissus de plus en plus souple est une solution envisageable pour reconditionner les tranches de silicium. D'autre part les techniques de polissage sur des épaisseurs de plusieurs microns sont utilisées de façon courante dans l'industrie du secteur et donc maîtrisées. Le polissage de forte épaisseur de silicium permet de planariser tout en abrasant ce qui en fait toute la difficulté à trouver les bons paramètres qui régissent les mécanismes mis en jeu dans cette technique : ceci permettrait de réduire les discontinuités dues aux fractures occasionnées par les cavités dans le silicium massif sans toute fois assurer une rugosité inférieure à 0,2 nm RMS à cause des particules abrasives de taille supérieure aux discontinuités de surface exigées pour des applications de collage direct. Mais le polissage de ce type a des effets négatifs comme le coût d'exploitation, le faible débit, le manque de régularité dû à l'aspect empirique du mécanisme de polissage d'une couche de plusieurs microns, l'écrouissage<B>dû</B> au mécanisme de polissage de planarisation de couches épaisses, l'état de contrainte très élevé et caractérisé par des mesures de stress des tranches ainsi polies, les défauts occasionnés et caractérisés en surface par ce type de polissage comme des rayures et autres marques, la planéité n'en est pas complètement améliorée comme l'ont montré plusieurs études de caractérisation dans lesquelles des paramètres tels que le warp, le TTV ( total thickness variation ), le rolloff prennent des valeurs nettement supérieures aux valeurs obtenues sur des plaques neuves . La caractérisation du monocristal de silicium de ces substrats soumis à un procédé connu et maîtrisé de polissage à étapes sur des épaisseurs supérieures à 5 gm a montré que ce procédé ne permet pas d'améliorer la planéité et que les défauts caractérisés par des méthodes telles que les défauts Wright, SECCO et autres techniques de caractérisation ont donné des valeurs répétées de densité élevée sur des plaques n'ayant pas subi de méthode de clivage auparavant et que les tranches de silicium ayant servi à l'élaboration des films sur isolant présentent une densité de défauts caractérisés du cristal supérieure à celle obtenue avant le traitement de reconditionnement. Les différentes études menées sur le polissage de ce type ont montré que tes mécanismes chimiques et abrasifs s'étendent sur une profondeur de silicium qui varie entre 1 et 25 pin dans laquelle l'écrouissage et la perturbation de la matrice de silicium sont opérés. Or cette profondeur a les dimensions de la couche de déplétion caractéristique des tranches clivées. De ce constat sur le bilan d'une technique répandue de polissage de couches de plusieurs microns, il apparaît nécessaire d'établir une nouvelle technique basée sur un cycle comportant des étapes de réduction des défauts cristallins et de lissage des surfaces de silicium comme par exemple un recuit approprié, d'une technique d'abrasion qui lisse la surface sur une profondeur de couche inférieure à 20 nm en utilisant des particules colloïdales de diamètre inférieure à 10 nm dispersées dans une solution abrasive originale, d'attaques chimiques sélectives de la surface pour en réduire les discontinuités à des fins de planarisation et de gravure anisotropique à vitesse contrôlée et à une sélectivité de l'ordre 106:1. D'autre part des mesures de flèche et autres paramètres de planéité ont montré que les plaques de silicium après clivage possèdent un profil non pas lié à une plaque neuve ou à la nanostructure obtenue après transfert mais plutôt au profil des tranches de silicium après croissance d'un oxyde thermique. On sait d'ailleurs de travaux publiés qu'une croissance de couches d'oxyde occasionne une augmentation du stress qui serait liée aux mécanismes mis en jeu dans ce procédé. Donc de cette observation, il apparaît évident de réduire des étapes d'oxydation sacrificielle utilisée couramment en microélectronique pour éviter d'augmenter le stress des plaques et la densité de précipités, de dislocations et surtout de fautes d'empilement déjà élevée à cause des implantations d'ions à doses supérieures à 10'6 atomes/cmZ . Le procédé de reconditionnement des tranches de silicium ou de préparation aux techniques de collage direct devra avoir une très bonne répétitivité et une adaptation aux caractéristiques particulières de chaque méthode d'obtention de film mince sur isolant. Donc la présente invention propose un procédé à cycle variable mais comportant toujours le même type d'étapes d'élaboration pour des raisons à la fois technologique et de coût d'exploitation pour la mise en oeuvre . BRÈVE DESCRIPTION <B>DES</B> SCHÉMAS - la figure n 1 est une coupe de tranche clivée montrant à sa surface des discontinuités dues aux différentes méthodes de séparation avec une couche de défauts du silicium qui varie entre 2 et 20 tun - la figure n 2 est une coupe de tranche clivée après certaines étapes de gravure sans recuit du procédé de l'invention dont la couche de défaut est réduite avec une épaisseur qui varie entre 10 et 1000 nm - la figure n 3 est une coupe de tranche après les étapes de recuit et d'abrasion démontrant l'effet de lissage à la surface et l'effet d'enlèvement de la couche de défauts du silicium grâce au recuit et aux techniques d'abrasion de la présente invention DÉTAIL <B>DE</B> L'INVENTION Suite à la présentation des méthodes d'élaboration de nanostructure et des conditions de traitement des tranches clivées pour que ces dernières puissent être réutilisées comme matériau d'élaboration dans des conditions et des caractéristiques connues et définies, nous proposons ce mettre en oeuvre un procédé à étapes successives selon les critères des plaques au moment du clivage comme suit . The problem posed is to control a variable process made up of cycles of development steps, the implementation of which and the properties of each of the steps are both complementary and necessary to set the operating cost and make the substrate suitable. direct bonding regardless of the method used to produce a thin film on insulation. On the other hand, given that each of these methods for thin film on insulator causes dissimilar defects and requires the same characteristics of the substrate during its use, hence the need to provide a solution that satisfies all types of methods of subsequent production. Given that the defects generated by these methods have the common feature of defects located on the surface of silicon and that the methods for obtaining thin film on insulator require, among other things, specifications in terms of flatness, chemical surface termination, roughness due to direct bonding, it appears that processes based on polishing in stages with first a hard fabric for planarization followed by abrasion on increasingly flexible fabrics is a possible solution to recondition silicon wafers . On the other hand, polishing techniques on thicknesses of several microns are commonly used in the industry of the sector and therefore controlled. Polishing a high thickness of silicon makes it possible to planarize while abrading, which makes it very difficult to find the right parameters which govern the mechanisms involved in this technique: this would make it possible to reduce the discontinuities due to the fractures caused by the cavities in the technique. solid silicon without however ensuring a roughness less than 0.2 nm RMS because of the abrasive particles of size greater than the surface discontinuities required for direct bonding applications. But polishing of this type has negative effects such as operating cost, low throughput, lack of regularity due to the empirical aspect of the polishing mechanism of a layer of several microns, hardening <B> due to </B> the thick layer planarization polishing mechanism, the very high stress state and characterized by stress measurements of the slices thus polished, the defects caused and characterized on the surface by this type of polishing such as scratches and others brands, the flatness is not completely improved as it has been shown by several characterization studies in which parameters such as the warp, the TTV (total thickness variation), the rolloff take values significantly higher than the values obtained on plates new. The characterization of the silicon single crystal of these substrates subjected to a known and controlled process of polishing in stages on thicknesses greater than 5 gm has shown that this process does not make it possible to improve the flatness and that the defects characterized by methods such as the Wright defects, SECCO and other characterization techniques gave repeated high density values on wafers that had not previously undergone a cleavage method and that the silicon wafers used in the production of films on insulation exhibit a density of characterized crystal defects greater than that obtained before the reconditioning treatment. The various studies carried out on polishing of this type have shown that your chemical and abrasive mechanisms extend over a silicon depth which varies between 1 and 25 μm in which the work hardening and the disturbance of the silicon matrix are operated. However, this depth has the dimensions of the depletion layer characteristic of the cleaved slices. From this observation on the assessment of a widespread technique of polishing layers of several microns, it appears necessary to establish a new technique based on a cycle comprising stages of reduction of crystalline defects and of smoothing of silicon surfaces such as for example appropriate annealing, an abrasion technique that smooths the surface to a layer depth of less than 20nm using colloidal particles with a diameter of less than 10nm dispersed in an original abrasive solution, selective chemical attack of the surface to reduce the discontinuities for planarization and anisotropic etching at a controlled rate and at a selectivity of the order of 106: 1. On the other hand, deflection measurements and other flatness parameters have shown that the silicon wafers after cleavage have a profile not linked to a new wafer or to the nanostructure obtained after transfer but rather to the profile of the silicon wafers after growth of d. a thermal oxide. It is also known from published work that a growth of oxide layers causes an increase in stress which would be linked to the mechanisms involved in this process. So from this observation, it appears obvious to reduce sacrificial oxidation steps commonly used in microelectronics to avoid increasing the stress of the plates and the density of precipitates, dislocations and especially stacking faults already high because of the implantations. of ions at doses greater than 10'6 atoms / cmZ. The process for reconditioning silicon wafers or for preparing for direct bonding techniques must have very good repeatability and be adapted to the particular characteristics of each method for obtaining thin film on insulator. Therefore, the present invention proposes a method with a variable cycle but still comprising the same type of development steps for reasons both technological and of operating cost for the implementation. BRIEF DESCRIPTION <B> OF </B> DIAGRAMS - figure n 1 is a section of a cleaved wafer showing on its surface discontinuities due to the different separation methods with a layer of silicon defects which varies between 2 and 20 tun - the FIG. n 2 is a section of a wafer cleaved after certain etching steps without annealing of the process of the invention in which the defect layer is reduced with a thickness which varies between 10 and 1000 nm - FIG. n 3 is a section of wafer after the annealing and abrasion steps demonstrating the smoothing effect on the surface and the removal effect of the silicon defect layer by the annealing and the abrasion techniques of the present invention DETAIL <B> DE < / B> THE INVENTION Following the presentation of the methods of elaboration of nanostructure and the processing conditions of the cleaved slices so that the latter can be reused as an elaboration material under conditions and known characteristics and challenge nies, we propose this to implement a process in successive stages according to the criteria of the plates at the time of cleavage as follows.

* Un procédé de préparation des surfaces présentant les étapes suivantes a - gravure chimique 1 sélective b - gravure chimique 2 c - recuit à haute température d - lissage e - nettoyage après lissage f - nettoyage de pré collage L'invention se caractérise par l'utilisation d'un masque de gravure pour le traitement des tranches après implantation en ions H+ (1) à la figure n 1, laquelle a occasionné de fortes discontinuités de surface (2) entre son centre et sa périphérie sur une zone de défauts ponctuels (4) d'une épaisseur inférieure à 20 pin en profondeur dans le silicium massif . La couche de déplétion (3) sera donc l'objectif de ce procédé . Un mode de fonctionnement est proposé a - une gravure chimique 1 sélective se réalise au moyen d'un masque réalisé par lithographie où le dépôt d'une couche de résine dont les caractéristiques permettent de résister à des températures de 90 C et d'attaque chimique va contribuer à masquer le centre des tranches. Le but de cette étape est de créer un masque de protection du silicium au centre de la plaque pendant l'étape ultérieure de gravure chimique 1 et ceci à fin d'éviter d'augmenter les discontinuités. La solution utilisée pour une gravure chimique 1 sélective peut être une solution de TMAH ( tri méthyl ammonium hydroxide ) 20% à 90 C selon une vitesse de gravure de 1 pin/min ou autre espèces chimiques comme KOH ( hydroxyde de potassium ) ou l'EDP ( ethylenediantine ) pour graver selon les motifs d'un masque les pics engendrés lors du clivage par croissance de cavités créées par implantation . La vitesse de gravure devra être suffisamment élevée pour obtenir une sélectivité convenable. Les pics et autres discontinuités de la couche à graver (2) à la figure n' l ont une hauteur inférieure à 20 gin. * A surface preparation process having the following steps a - selective chemical etching 1 b - chemical etching 2 c - high temperature annealing d - smoothing e - cleaning after smoothing f - pre-gluing cleaning The invention is characterized by the use of an etching mask for the treatment of wafers after implantation in H + ions (1) in FIG. 1, which caused strong surface discontinuities (2) between its center and its periphery on a zone of point defects ( 4) with a thickness of less than 20 μm deep in the solid silicon. The depletion layer (3) will therefore be the objective of this process. A mode of operation is proposed a - a selective chemical etching 1 is carried out by means of a mask produced by lithography where the deposition of a resin layer whose characteristics make it possible to withstand temperatures of 90 ° C. and chemical attack will help hide the center of the slices. The purpose of this step is to create a protective silicon mask in the center of the wafer during the subsequent chemical etching step 1 and this in order to avoid increasing the discontinuities. The solution used for a selective chemical etching 1 can be a solution of TMAH (tri methyl ammonium hydroxide) 20% at 90 C at an etching rate of 1 μm / min or other chemical species such as KOH (potassium hydroxide) or EDP (ethylenediantine) for etching, according to the patterns of a mask, the peaks generated during the cleavage by growth of cavities created by implantation. The etching speed should be high enough to obtain suitable selectivity. The peaks and other discontinuities of the layer to be etched (2) in FIG. N 'l have a height of less than 20 gin.

b - une gravure chimique 2 selon un procédé présenté dans une autre application de référence 9808103 réalisée sur un équipement décrit dans l'application 9900977 qui permet une sélectivité de 106:1 et comportant une première étape nécessaire à l'enlèvement de la résine restante source de contamination organique . Cette étape est cruciale et permet d'éliminer des défauts de surface tout en modifiant la rugosité par un lissage. II s'agit d'une gravure chimique humide utilisant des gaz dissolus selon une méthode de gravure anisotropique. L'épaisseur de gravure est inférieure à 5 ltm et la couche de déplétion (3) à figure n 2 est amincie jusqu'à quelques nanomètres et comportant toujours des défauts (4) cristallins. Les propriétés de cette gravure chimique permettent de graver en priorité les zones à défauts comme le (4) et la profondeur de couche (3) dans laquelle des défauts subsistent peut être atteinte par le recuit. b - chemical etching 2 according to a process presented in another application with reference 9808103 carried out on equipment described in application 9900977 which allows a selectivity of 106: 1 and comprising a first step necessary for the removal of the remaining source resin organic contamination. This step is crucial and makes it possible to eliminate surface defects while modifying the roughness by smoothing. It is a wet chemical etching using dissolved gases according to an anisotropic etching method. The etching thickness is less than 5 ltm and the depletion layer (3) in FIG. 2 is thinned down to a few nanometers and still having crystalline defects (4). The properties of this chemical etching make it possible to etch in priority the areas with defects such as (4) and the depth of layer (3) in which the defects remain can be reached by the annealing.

c - un recuit à haute température inférieure à 1200 C sous atmosphère d'hydrogène H; pendant un temps de recuit à haute température inférieur à 240 minutes à une pression inférieure ou égale à la pression atmosphérique. Ce recuit permet de réduire le nombre de défauts cristallins et de lisser la surface sans engendrer de nouveaux défauts. Il permet en outre de réduire les précipités dus à l'implantation et à la croissance thermique d'un oxyde antérieure. Ce recuit permet de réduire les défauts cristallins sur une profondeur inférieure à 6 pm. c - annealing at high temperature below 1200 C under a hydrogen H atmosphere; during a high temperature annealing time of less than 240 minutes at a pressure less than or equal to atmospheric pressure. This annealing makes it possible to reduce the number of crystal defects and to smooth the surface without generating new defects. It further reduces precipitates due to implantation and thermal growth of an earlier oxide. This annealing makes it possible to reduce crystal defects to a depth of less than 6 μm.

d - un lissage qui peut être mis en oeuvre par un polissage mécano chimique à l'aide d'une solution abrasive composée d'espèces chimiques oxydantes comme le peroxyde d'hydrogène ou autres produits qui peuvent oxyder le silicium, d'espèces chimiques qui peuvent être l'hydroxyde d'ammonium, l'hydroxyde de potassium ou autres espèces chimiques qui attaquent l'oxyde de silicium, d'eau et d'autres espèces chimiques ayant un rôle de catalyseur des réactions successives de dépolymérisation et de polymérisation entre la surface polie et la silice colloïdale dont la taille des particules colloïdales sélectionnées selon leur diamètre doit être inférieure à 10 nm. La sélection de ces particules et la solution chimique sont de nature pertinente dans cette invention étant donné le rôle prééminent des réactions chimiques pour contrôler le retrait du silicium par couches de quelques nanomètres. Cette abrasion aura un effet déterminant pour le traitement final de la surface puisque il permet de contrôler l'enlèvement de matière avec une précision importante suivant le maintien du PH et d'une vitesse d'abrasion constante et uniforme sur une épaisseur variant entre 5 et 20 nm mais avec une abrasion préférentiellement de 10 nm pour obtenir une rugosité inférieure à 0,1 nm RMS pour atteindre la couche de déplétion (3) montrée à la figure n 3. Une alternative au polissage mécano chimique peut être mise en oeuvre pour atteindre la couche de déplétion (3) par une technique de gravure humide assistée par plasma. d - smoothing which can be implemented by chemical mechanical polishing using an abrasive solution composed of oxidizing chemical species such as hydrogen peroxide or other products which can oxidize silicon, of chemical species which can be ammonium hydroxide, potassium hydroxide or other chemical species which attack silicon oxide, water and other chemical species having a role of catalyst of the successive reactions of depolymerization and polymerization between the polished surface and colloidal silica, the size of the colloidal particles selected according to their diameter must be less than 10 nm. The selection of these particles and the chemical solution are relevant in nature in this invention given the preeminent role of chemical reactions in controlling the shrinkage of silicon in layers of a few nanometers. This abrasion will have a decisive effect on the final treatment of the surface since it makes it possible to control the removal of material with great precision following the maintenance of the PH and a constant and uniform abrasion rate over a thickness varying between 5 and 20 nm but with an abrasion preferably of 10 nm to obtain a roughness of less than 0.1 nm RMS to reach the depletion layer (3) shown in FIG. 3. An alternative to chemical mechanical polishing can be implemented to achieve the depletion layer (3) by a plasma-assisted wet etching technique.

f - un nettoyage après lissage mettant en oeuvre un procédé décrit dans l'application de référence FR 9808153 sur un équipement décrit dans l'application de référence 9900977. Cette étape est nécessaire à fin de pouvoir de réaliser les caractérisations nécessaires à la vérification du bon fonctionnement des étapes précédentes et d'éliminer les particules de silice et autres défauts et contaminants engendrés par le polissage mécano chimique ou les résidus de l'attaque humide par plasma sans en altérer la surface. f - cleaning after smoothing using a method described in the reference application FR 9808153 on equipment described in the reference application 9900977. This step is necessary in order to be able to carry out the characterizations necessary to verify the correct operation of the previous steps and remove silica particles and other defects and contaminants generated by chemical mechanical polishing or wet plasma etch residues without altering the surface.

g - un nettoyage de pré collage composé des étapes suivantes 1 - H,,O : 03100 pptn ( ozone en partie par million soit 1 mg. l-') pendant 5 minutes à 5 C : 2- SC 1 [ Standard Cleaning du RCA par Kern J (1:1:5) à 80 C pendant 3 min suivi d'un rinçage en eau ultra pure avec moins de I% de NH40H pendant 3 min : 3 - SC2 [ Standard Cleaning du RCA par Kern ] (1:1:5) à 60 C pendant 3 min avec une injection avec moins de 1% d'acide citrique suivi d'un rinçage de 3 min avec injection de HCI ( acide chlorhydrique )à 0,0085 M (mo1.1-' ): 4 - séchage selon le procédé décrit dans le brevet de référence 9900978. Cette étape est nécessaire à fin de réduire tout type de contaminant sans altérer la surface de la tranche et obtenir des caractéristiques spécifiques au collage direct comme une énergie de surface comprise entre 10 et 60 dynelcm2 , un oxyde chimique protégeant le silicium. g - a pre-gluing cleaning composed of the following steps 1 - H ,, O: 03 100 pptn (ozone in parts per million, i.e. 1 mg. l- ') for 5 minutes at 5 C: 2- SC 1 [Standard Cleaning of RCA by Kern J (1: 1: 5) at 80 C for 3 min followed by rinsing in ultra pure water with less than I% NH40H for 3 min: 3 - SC2 [Standard Cleaning of RCA by Kern] (1: 1: 5) at 60 C for 3 min with an injection with less than 1% citric acid followed by a 3 min rinse with injection of HCl (hydrochloric acid) at 0.0085 M (mo1.1- ') : 4 - drying according to the process described in the reference patent 9900978. This step is necessary in order to reduce any type of contaminant without altering the surface of the wafer and to obtain characteristics specific to direct bonding such as a surface energy of between 10 and 60 dynelcm2, a chemical oxide protecting silicon.

Un procédé de préparation des surfaces présentant les étapes suivantes a - recuit à haute température b - gravure chimique 2 c - lissage d - nettoyage après lissage e - nettoyage de pré collage Une alternative au précédent procédé est proposée dans le cas où l'implantation en ions I-r par une source à filament ou par immersion dans un plasma crée des pics (2) répartis sur toute la surface du silicium (1) d'une hauteur inférieure à 6 pm sur une zone de défauts ponctuels (4) avec une épaisseur inférieure à 20 pm en profondeur dans le silicium massif . La couche de déplétion (3) sera donc l'objectif de ce procédé. Un mode de fonctionnement est proposé a - un recuit à haute température inférieure à 1200 C sous atmosphère d'hydrogène Hz pendant un temps de recuit à haute température inférieur à 240 minutes à une pression inférieure ou égale à la pression atmosphérique. Ce recuit permet de réduire le nombre de défauts cristallins (4) et de réduire la hauteur des pics (2) la surface sans engendrer de nouveaux défauts par les propriétés de l'hydrogène mises à profit pour modifier l'état de surface. II permet en outre de réduire les précipités dus à l'implantation et à la croissance thermique d'un oxyde antérieure. Ce recuit permet de réduire les défauts cristallins sur une profondeur inférieure à 6 pm. Selon cette variante de procédé du recuit , la pression, la température et la durée du recuit joue un rôle prédominant pour réduire les discontinuités de surface b - une gravure chimique 2 selon un procédé présenté dans l'application de référence 9808103 réalisé sur un équipement décrit dans l'application 9900977 qui permet une sélectivité de 106:1. Cette étape est cruciale et permet d'éliminer des défauts de surface tout en modifiant la rugosité par un lissage. Il s'agit d'une gravure chimique humide utilisant des gaz dissolus selon une méthode de gravure anisotropique. L'épaisseur de gravure inférieure à 5 prn et la couche de déplétion (3) est amincie jusqu'à quelques nanomètres sans défauts (4) cristallins. c - un lissage qui peut être mis en aeuvre par un polissage mécano chimique à l'aide d'une solution abrasive composée d'espèces chimiques oxydantes comme le peroxyde d'hydrogène ou autres produits permettant d'oxyder le silicium, d'espèces chimiques qui peuvent être l'hydroxyde d'ammonium, l'hydroxyde de potassium ou autres espèces permettant de graver l'oxyde de silicium, d'eau et d'autres espèces chimiques ayant un rôle de catalyseur des réactions successives de polymérisation et de polymérisation entre la surface polie et la silice colloïdale dont la taille des particules colloïdales sélectionnées selon leur diamètre est inférieur â 10 nm. La sélection de ces particules et la solution chimique sont de nature pertinente dans cette invention étant donné le rôle prééminent des réactions chimiques pour contrôler le retrait du silicium par couches de quelques nanomëtres. Une alternative au polissage mécano chimique peut être mise en oeuvre pour atteindre la couche de déplétion (3) par une technique de gravure humide assistée par plasma. A surface preparation process having the following steps a - high temperature annealing b - chemical etching 2 c - smoothing d - cleaning after smoothing e - pre-gluing cleaning An alternative to the previous method is proposed in the case where the implantation in Ir ions by a filament source or by immersion in a plasma creates peaks (2) distributed over the entire surface of the silicon (1) with a height of less than 6 μm over a zone of point defects (4) with a lower thickness at 20 µm deep in bulk silicon. The depletion layer (3) will therefore be the objective of this process. A mode of operation is proposed: a - annealing at high temperature below 1200 ° C. under a hydrogen atmosphere Hz during a high temperature annealing time below 240 minutes at a pressure below or equal to atmospheric pressure. This annealing makes it possible to reduce the number of crystal defects (4) and to reduce the height of the peaks (2) on the surface without generating new defects by the properties of hydrogen used to modify the surface state. It also makes it possible to reduce the precipitates due to the implantation and to the thermal growth of a previous oxide. This annealing makes it possible to reduce crystal defects to a depth of less than 6 μm. According to this variant of the annealing process, the pressure, the temperature and the duration of the annealing play a predominant role in reducing the surface discontinuities b - a chemical etching 2 according to a process presented in the reference application 9808103 carried out on a described equipment. in application 9900977 which allows selectivity of 106: 1. This step is crucial and makes it possible to eliminate surface defects while modifying the roughness by smoothing. It is a wet chemical etching using dissolved gases according to an anisotropic etching method. The etching thickness less than 5 μm and the depletion layer (3) is thinned down to a few nanometers without crystalline defects (4). c - a smoothing which can be implemented by chemical mechanical polishing using an abrasive solution composed of oxidizing chemical species such as hydrogen peroxide or other products making it possible to oxidize silicon, of chemical species which can be ammonium hydroxide, potassium hydroxide or other species making it possible to etch silicon oxide, water and other chemical species having a role of catalyst of the successive reactions of polymerization and polymerization between the polished surface and colloidal silica, the size of the colloidal particles selected according to their diameter is less than 10 nm. The selection of these particles and the chemical solution are relevant in nature in this invention given the preeminent role of chemical reactions in controlling the shrinkage of silicon in layers of a few nanometers. An alternative to chemical mechanical polishing can be implemented to reach the depletion layer (3) by a plasma-assisted wet etching technique.

d - un nettoyage après lissage mettant en oeuvre un procédé décrit dans l'application de référence FR 9808153 sur un équipement décrit dans l'application de référence 9900977. Cette étape est nécessaire à fin de pouvoir de réaliser les caractérisations nécessaires à la vérification du bon fonctionnement des étapes précédentes et d'éliminer les particules de silice et autres défauts et contaminants engendrés par le polissage mécano chimique ou les résidus de l'attaque humide par plasma sans en altérer la surface. d - cleaning after smoothing using a method described in the reference application FR 9808153 on equipment described in the reference application 9900977. This step is necessary in order to be able to carry out the characterizations necessary to verify the correct operation of the previous steps and remove silica particles and other defects and contaminants generated by chemical mechanical polishing or wet plasma etch residues without altering the surface.

e - un nettoyage de pré collage composé des étapes suivantes 1 - H20 : 03100 ppm ( ozone en partie par million soit 1 mg.f') pendant 5 minutes à 5 C : 2- SC 1 [ Standard Cleaning du RCA par Kern ) (1:1:5) à 80 C pendant 3 min suivi d'un rinçage en eau ultra pure avec moins de 1% de NH40H pendant 3 min<B>:</B> 3 - SC2 [ Standard Cleaning du RCA par Kern ] (1:1:5) à 60 C pendant 3 min avec une injection avec moins de 1% d'acide citrique suivi d'un rinçage de 3 min avec injection de HCI ( acide chlorhydrique )à 0,0085 M (mol.l-' ): 4 - séchage selon le procédé décrit dans le brevet de référence 9900978. Cette étape est nécessaire à fin de réduire tout type de contaminant sans altérer la surface de la tranche et obtenir des caractéristiques spécifiques au collage direct comme une énergie de surface comprise entre 10 et 60 dyne/cm2 , un oxyde chimique protégeant le silicium. Un procédé de préparation des surfaces présentant les étapes suivantes a - gravure chimique 2 b - recuit à haute température c - lissage d- nettoyage après lissage e - nettoyage de pré collage Une alternative au procédé précédent est proposée pour les surfaces présentant une couche poreuse inférieure à 5 pin à la surface comme c'est le cas par un certain type de méthode de clivage due à la différence de porosité. La couche de déplétion est cette fois insidieuse car la porosité du silicium induit un déplacement de défauts ponctuels de type (4) en profondeur dans le silicium sur une zone de défauts dont l'épaisseur est inférieure à 20 Mm. La nature de la couche de déplétion change mais pas sa profondeur, d'où la nécessité d'utiliser une solution de gravure dont on peut faire varier rapidement la vitesse sans se soucier des écarts de pics entre la périphérie de la tranche et son centre comme c'est ce cas avec des méthodes de séparation par création de cavité. Un mode de mise en reuvre est présenté ci-dessous a - une gravure chimique 2 selon un procédé présenté dans l'application de référence 9808103 réalisé sur un équipement décrit dans l'application 9900977 qui permet une sélectivité de 106:1 Cette étape est cruciale et permet d'éliminer la couche de silicium poreux tout en modifiant la rugosité par un lissage. II s'agit d'une gravure chimique humide utilisant des gaz dissolus selon une méthode de gravure anisotropique. L'épaisseur de gravure est inférieure à 5 um. Les propriétés de cette gravure chimique permettent de graver en priorité les zones à défauts que constituent le silicium poreux . e - a pre-bonding cleaning composed of the following steps 1 - H20: 03100 ppm (ozone in parts per million, i.e. 1 mg.f ') for 5 minutes at 5 C: 2- SC 1 [Standard Cleaning of RCA by Kern) ( 1: 1: 5) at 80 C for 3 min followed by rinsing in ultra pure water with less than 1% NH40H for 3 min <B>: </B> 3 - SC2 [RCA Standard Cleaning by Kern] (1: 1: 5) at 60 C for 3 min with an injection with less than 1% citric acid followed by a 3 min rinse with injection of HCl (hydrochloric acid) at 0.0085 M (mol.l) - '): 4 - drying according to the process described in reference patent 9900978. This step is necessary in order to reduce any type of contaminant without altering the surface of the wafer and to obtain characteristics specific to direct bonding such as surface energy between 10 and 60 dyne / cm2, a chemical oxide protecting silicon. A surface preparation process with the following steps a - chemical etching 2 b - high temperature annealing c - smoothing d- cleaning after smoothing e - pre-gluing cleaning An alternative to the previous process is proposed for surfaces with a lower porous layer to 5 pin on the surface as is the case by some type of cleavage method due to the difference in porosity. The depletion layer is this time insidious because the porosity of the silicon induces a displacement of point defects of type (4) deep in the silicon over a zone of defects whose thickness is less than 20 mm. The nature of the layer of depletion changes but not its depth, hence the need to use an etching solution whose speed can be varied rapidly without worrying about the peak differences between the periphery of the wafer and its center as is the case with separation methods by creating a cavity. An implementation mode is presented below a - a chemical etching 2 according to a process presented in the reference application 9808103 carried out on an equipment described in the application 9900977 which allows a selectivity of 106: 1 This step is crucial and makes it possible to eliminate the porous silicon layer while modifying the roughness by smoothing. It is a wet chemical etching using dissolved gases according to an anisotropic etching method. The etching thickness is less than 5 µm. The properties of this chemical etching make it possible to etch in priority the defect zones constituted by the porous silicon.

b - un recuit à haute température inférieure à 1200 C sous atmosphère d'hydrogène H2 pendant un temps de recuit à haute température inférieure à 240 minutes à une pression inférieure ou égale à la pression atmosphérique. Ce recuit permet de réduire le nombre de défauts cristallins et de lisser la surface sans engendrer de nouveaux défauts. Ce recuit permet de réduire les défauts cristallins sur une profondeur inférieure à 6 gm. b - annealing at high temperature below 1200 ° C. under an atmosphere of hydrogen H2 for a time for annealing at high temperature below 240 minutes at a pressure less than or equal to atmospheric pressure. This annealing makes it possible to reduce the number of crystal defects and to smooth the surface without generating new defects. This annealing makes it possible to reduce crystal defects to a depth of less than 6 gm.

c - un lissage qui peut être mis en eeuvre par un polissage mécano chimique à l'aide d'une solution abrasive composée d'espèces chimiques oxydantes comme le peroxyde d'hydrogène ou autres produits permettant d'oxyder le silicium, d'espèces chimiques qui peuvent être l'hydroxyde d'ammonium, l'hydroxyde de potassium ou d'autres espèces chimiques permettant de graver l'oxyde de silicium, d'eau et d'autres espèces chimiques ayant un rôle de catalyseur des réactions successives de dépolymérisation et de polymérisation entre la surface polie et la silice colloïdale dont la taille des particules colloïdales sélectionnées selon leur diamètre est inférieur à 10 mn. La sélection de ces particules et la solution chimique sont de nature pertinente dans cette invention étant donné le rôle prééminent des réactions chimiques pour contrôler le retrait du silicium par couches de quelques nanométres. Une alternative au polissage mécano chimique peut être mise en oauvre pour atteindre la couche de déplétion (3) par une technique de gravure humide assistée par plasma. c - a smoothing which can be implemented by chemical mechanical polishing using an abrasive solution composed of oxidizing chemical species such as hydrogen peroxide or other products making it possible to oxidize silicon, of chemical species which can be ammonium hydroxide, potassium hydroxide or other chemical species making it possible to etch silicon oxide, water and other chemical species which act as a catalyst for successive depolymerization reactions and polymerization between the polished surface and the colloidal silica, the size of the colloidal particles selected according to their diameter is less than 10 min. The selection of these particles and the chemical solution are relevant in nature in this invention given the preeminent role of chemical reactions in controlling the shrinkage of silicon in layers of a few nanometers. An alternative to chemical mechanical polishing can be implemented to reach the depletion layer (3) by a plasma-assisted wet etching technique.

d - un nettoyage après lissage mettant en cuivre un procédé décrit dans l'application de référence FR 9808153 sur un équipement décrit dans l'application de référence 9900977. Cette étape est nécessaire à fin de pouvoir de réaliser les caractérisations nécessaires à la vérification du bon fonctionnement des étapes précédentes et d'éliminer les particules de silice et autres défauts et contaminants engendrés par le polissage mécano chimique ou les résidus de l'attaque humide par plasma sans en altérer la surface. e - un nettoyage de pré collage composé des étapes suivantes 1 - H20 : 03100 ppm ( ozone en partie par million soit 1 mg. h') pendant 5 minutes à 5 C : 2- SC 1 [ Standard Cleaning du RCA par Kern ] (1:1:5) à 80 C pendant 3 min suivi d'un rinçage en eau ultra pure avec moins de 1% de NH40H pendant 3 min<B>:</B> 3 - SC2 [ Standard Cleaning du RCA par Kern ] (1:1:5) à 60 C pendant 3 min avec une injection avec moins de 1% d'acide citrique suie d'un rinçage de 3 min avec injection de HCl ( acide chlorhydrique )à 0,0085 M (mol. l-' ): 4 - séchage selon le procédé décrit dans le brevet de référence 9900978. Cette étape est nécessaire à fin de réduire tout type de contaminant sans altérer la surface de la tranche et obtenir des caractéristiques spécifiques au collage direct comme une énergie de surface comprise entre 10 et 60 dynelcmZ, un oxyde chimique protégeant le silicium.d - cleaning after smoothing using a process described in the reference application FR 9808153 on an equipment described in the reference application 9900977. This step is necessary in order to be able to carry out the characterizations necessary to verify the correct operation of the previous steps and remove silica particles and other defects and contaminants generated by chemical mechanical polishing or wet plasma etch residues without altering the surface. e - a pre-gluing cleaning composed of the following steps 1 - H20: 03100 ppm (ozone in parts per million, i.e. 1 mg. h ') for 5 minutes at 5 C: 2- SC 1 [Standard Cleaning of RCA by Kern] ( 1: 1: 5) at 80 C for 3 min followed by rinsing in ultra pure water with less than 1% NH40H for 3 min <B>: </B> 3 - SC2 [RCA Standard Cleaning by Kern] (1: 1: 5) at 60 C for 3 min with injection with less than 1% citric acid soot from a 3 min rinse with injection of HCl (hydrochloric acid) at 0.0085 M (mol. L - '): 4 - drying according to the process described in reference patent 9900978. This step is necessary in order to reduce any type of contaminant without altering the surface of the wafer and to obtain characteristics specific to direct bonding such as surface energy between 10 and 60 dynelcmZ, a chemical oxide protecting silicon.

Claims (1)

REVENDICATIONS 1 - Procédé caractérisé en ce qu'il consiste en un cycle d'étapes successives de traitement et de préparation de surface d'un substrat aux différentes techniques de collage direct de tranches de semiconducteur dont la mise en oeuvre dépend du dit substrat ayant subi une technique de clivage par implantation d'ions créant de fortes discontinuités de surface (2) entre son centre et sa périphérie sur une zone de défauts ponctuels (4) d'une épaisseur inférieure à 20 pm en profondeur dans le silicium massif et comportant les étapes suivantes a - une gravure chimique 1 sélective pour graver une hauteur de pics et autres discontinuités de la couche (2) inférieure à 20 um b - une gravure chimique 2 humide pour graver une épaisseur inférieure à 5 lun de sélectivité de 106:1 c - un recuit à haute température d - un lissage réalisé soit par une technique de gravure humide assistée par plasma soit par un polissage mécano chimique sur une épaisseur inférieure à 20 nm pour atteindre la couche de déplétion (3) e - un nettoyage après lissage f - un nettoyage de pré collage 2 - Procédé caractérisé en ce qu'il consiste en un cycle d'étapes successives de traitement et de préparation de surface d'un substrat aux différentes techniques de collage direct de tranches de semiconducteur dont la mise en oeuvre dépend du dit substrat ayant@subi une technique de clivage par l'implantation en ions créant des pics (2) répartis sur toute la surface du silicium (1) d'une hauteur inférieure â 6 pm sur une zone de défauts ponctuels (4) avec une épaisseur inférieure à 20<I>Mm</I> en profondeur dans le silicium massif et comportant les étapes suivantes a - un recuit à haute température b - une gravure chimique 2 humide pour graver une épaisseur inférieure à 5 gm de sélectivité de 106:1 c - un lissage réalisé soit par une technique de graodre humide assistée par plasma soit par un polissage mécano chimique sur une épaisseur inférieure à 20 nm pour atteindre la couche de déplétion (3) d - un nettoyage après lissage e - un nettoyage de pré collage 3 - Procédé caractérisé en ce qu'il consiste en un cycle d'étapes successives de traitement et de préparation de surface d'un substrat aux différentes techniques de collage direct de tranches de semiconducteur dont la mise en veuvre dépend du dit substrat ayant subi une technique de clivage par différence de porosité dont la surface est recouverte d'une couche poreuse inférieure à 5 prn sur une zone de défauts d'épaisseur inférieure à 20 um en profondeur dans le silicium massif et comportant les étapes suivantes a - une gravure chimique 2 humide pour gaver une épaisseur inférieure à 5 lim de sélectivité de 106:1 b - un recuit à haute température c - un lissage réalisé soit par une technique de gravure humide assistée par plasma soit par un polissage mécano chimique sur une épaisseur inférieure à 20 ntn pour atteindre la couche de déplétion (3) d - un nettoyage après lissage e - un nettoyage de pré collage 4 - Procédé selon les revendications 1, 2, 3 caractérisé en ce que l'étape de gravure chimique 1 sélective utilise un masque réalisé par lithographie avec une solution de TMAH ( tri méthyl ammonium hydroxide ) 20% à 90 C selon une vitesse de gravure de 1 pm/min ou autre espèces chimiques comme KOH ( hydroxyde de potassium ) ou l'EDP ( ethylenediamine ) pour graver sélectivement des formes de discontinuités selon les motifs d'un masque. 5 - Procédé selon les revendications 1, 2, 3 caractérisé en ce que l'étape de recuit se fasse à une température inférieure à 1200 C sous atmosphère d'hydrogène H2 pendant un temps de recuit à haute température inférieur à 240 minutes à une pression inférieure ou égale à la pression atmosphérique CLAIMS 1 - A method characterized in that it consists of a cycle of successive stages of treatment and surface preparation of a substrate with different techniques of direct bonding of semiconductor wafers, the implementation of which depends on said substrate having undergone a cleavage technique by implantation of ions creating strong surface discontinuities (2) between its center and its periphery on a zone of point defects (4) with a thickness less than 20 μm in depth in the solid silicon and comprising the following steps a - a selective chemical etching 1 to etch a height of peaks and other discontinuities of the layer (2) of less than 20 µm b - a wet chemical etching 2 to etch a thickness less than 5 µm with selectivity of 106: 1 c - high temperature annealing - smoothing carried out either by a plasma-assisted wet etching technique or by chemical mechanical polishing to a thickness of less than 20 nm in. ur reach the depletion layer (3) e - cleaning after smoothing f - pre-gluing cleaning 2 - Process characterized in that it consists of a cycle of successive stages of treatment and surface preparation of a substrate to the various techniques of direct bonding of semiconductor wafers, the implementation of which depends on the said substrate having undergone a cleavage technique by implantation in ions creating peaks (2) distributed over the entire surface of the silicon (1) of a height less than 6 μm on a zone of point defects (4) with a thickness less than 20 <I> Mm </I> in depth in the solid silicon and comprising the following steps a - a high temperature annealing b - a wet chemical etching 2 to etch a thickness less than 5 gm with a selectivity of 106: 1 c - a smoothing carried out either by a wet graodre technique assisted by plasma or by chemical mechanical polishing to a thickness less than 20 nm to achieve ndre the depletion layer (3) d - cleaning after smoothing e - pre-bonding cleaning 3 - Process characterized in that it consists of a cycle of successive stages of treatment and surface preparation of a substrate with various techniques of direct bonding of semiconductor wafers, the implementation of which depends on said substrate having undergone a cleavage technique by difference in porosity, the surface of which is covered with a porous layer of less than 5 μm on a zone of thickness defects less than 20 μm in depth in the solid silicon and comprising the following steps a - wet chemical etching 2 to force-feed a thickness less than 5 μm with a selectivity of 106: 1 b - annealing at high temperature c - smoothing carried out either by a wet etching technique assisted by plasma or by chemical mechanical polishing to a thickness of less than 20 ntn to reach the depletion layer (3) d - cleaning after the issage e - a pre-bonding cleaning 4 - Process according to claims 1, 2, 3 characterized in that the selective chemical etching step 1 uses a mask produced by lithography with a solution of TMAH (tri methyl ammonium hydroxide) 20% at 90 C at an etching speed of 1 pm / min or other chemical species such as KOH (potassium hydroxide) or EDP (ethylenediamine) to selectively etch forms of discontinuities according to the patterns of a mask. 5 - Process according to claims 1, 2, 3 characterized in that the annealing step is carried out at a temperature below 1200 C under an atmosphere of hydrogen H2 for a high temperature annealing time of less than 240 minutes at a pressure less than or equal to atmospheric pressure
FR9907686A 1999-06-14 1999-06-14 Treatment and preparation of the surface of a substrate, e.g. silicon, surface for direct bonding techniques Pending FR2794891A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR9907686A FR2794891A1 (en) 1999-06-14 1999-06-14 Treatment and preparation of the surface of a substrate, e.g. silicon, surface for direct bonding techniques

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9907686A FR2794891A1 (en) 1999-06-14 1999-06-14 Treatment and preparation of the surface of a substrate, e.g. silicon, surface for direct bonding techniques

Publications (1)

Publication Number Publication Date
FR2794891A1 true FR2794891A1 (en) 2000-12-15

Family

ID=9546930

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9907686A Pending FR2794891A1 (en) 1999-06-14 1999-06-14 Treatment and preparation of the surface of a substrate, e.g. silicon, surface for direct bonding techniques

Country Status (1)

Country Link
FR (1) FR2794891A1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7022586B2 (en) 2002-12-06 2006-04-04 S.O.I.Tec Silicon On Insulator Technologies S.A. Method for recycling a substrate
US7645392B2 (en) 2004-03-30 2010-01-12 S.O.I.Tec Silicon On Insulator Technologies Methods for preparing a bonding surface of a semiconductor wafer
US7749908B2 (en) 2004-11-26 2010-07-06 S.O.I.Tec Silicon On Insulator Technologies Edge removal of silicon-on-insulator transfer wafer
FR3094905A1 (en) * 2019-04-12 2020-10-16 Psa Automobiles Sa PART MARKING PROCESS TO GUIDE THE DEPOSIT OF MATERIAL DURING AN ASSEMBLY PROCESS

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7022586B2 (en) 2002-12-06 2006-04-04 S.O.I.Tec Silicon On Insulator Technologies S.A. Method for recycling a substrate
US7645392B2 (en) 2004-03-30 2010-01-12 S.O.I.Tec Silicon On Insulator Technologies Methods for preparing a bonding surface of a semiconductor wafer
US7749908B2 (en) 2004-11-26 2010-07-06 S.O.I.Tec Silicon On Insulator Technologies Edge removal of silicon-on-insulator transfer wafer
US7951718B2 (en) 2004-11-26 2011-05-31 Applied Materials, Inc. Edge removal of silicon-on-insulator transfer wafer
FR3094905A1 (en) * 2019-04-12 2020-10-16 Psa Automobiles Sa PART MARKING PROCESS TO GUIDE THE DEPOSIT OF MATERIAL DURING AN ASSEMBLY PROCESS

Similar Documents

Publication Publication Date Title
EP1115920B1 (en) Method for obtaining a monocrystalline germanium layer on a monocrystalline silicon substrate, and resulting products
EP0930382B1 (en) Process for obtaining a layer of single crystal germanium or silicon on single cystal silicon or germanium substrate respectively, and multilayer products thus obtained
EP0926709A2 (en) Method of manufacturing an SOI structure
FR2880988A1 (en) TREATMENT OF A LAYER IN SI1-yGEy TAKEN
FR2782572A1 (en) &#34;SILICON-SUR-INSULATING&#34; (SOI) SUBSTRATE AND MANUFACTURING METHOD THEREOF
EP1051739B1 (en) Compliant substrate in particular for deposit by hetero-epitaxy
EP1208593A1 (en) Method for treating substrates for microelectronics and substrates obtained by said method
WO2005086226A1 (en) Heat treatment for improving the quality of a taken thin layer
FR2917232A1 (en) PROCESS FOR MANUFACTURING A STRUCTURE FOR EPITAXY WITHOUT EXCLUSION AREA
KR20110086038A (en) Preparing a surface of a sapphire substrate for fabricating heterostructures
US20030089950A1 (en) Bonding of silicon and silicon-germanium to insulating substrates
FR2938202A1 (en) SURFACE TREATMENT FOR MOLECULAR ADHESION
FR2881573A1 (en) Semiconductor substrate manufacture on insulator comprises inserting an insulting layer between semiconductor material and substrate support layer, forming an insulating layer and recovering a cluster gap
US20140235032A1 (en) Method for producing transparent soi wafer
FR2892228A1 (en) METHOD FOR RECYCLING AN EPITAXY DONOR PLATE
EP4128328B1 (en) Method for manufacturing a composite structure comprising a thin layer made of monocrystalline sic on a carrier substrate made of sic
JP2009032972A (en) Method of manufacturing bonded wafer
WO2003009366A9 (en) Method for enhancing surface condition of a semiconductor wafer
FR2931013A1 (en) PROCESS FOR PRODUCING SLICED WAFERS
FR2858875A1 (en) METHOD FOR MAKING THIN LAYERS OF SEMICONDUCTOR MATERIAL FROM A DONOR WAFER
EP1715516A1 (en) Semiconductor wafer treatment
EP2368264A1 (en) Method for processing a silicon-on-insulator structure
EP1777735A2 (en) Recycling process of an epitaxial donor wafer
FR2977075A1 (en) METHOD FOR MANUFACTURING SEMICONDUCTOR SUBSTRATE, AND SEMICONDUCTOR SUBSTRATE
FR2794891A1 (en) Treatment and preparation of the surface of a substrate, e.g. silicon, surface for direct bonding techniques