FR2788182A1

FR2788182A1 - METHOD AND DEVICE FOR TESTING BINARY ERROR RATES

Info

Publication number: FR2788182A1
Application number: FR9916630A
Authority: FR
Inventors: Stephen Routliffe; George Jeffrey
Original assignee: Mitel Corp
Current assignee: Microsemi Semiconductor ULC
Priority date: 1998-12-30
Filing date: 1999-12-29
Publication date: 2000-07-07
Also published as: DE19962242C2; CA2293201A1; GB2345405A; GB9828802D0; DE19962242A1

Abstract

Un dispositif (2) pour mesurer le taux d'erreurs binaires d'un canal de télécommunication est monté sur une carte de PC périphérique et est inséré dans une fente de carte d'un ordinateur personnel (1). Le dispositif est sensible à des commandes de programme externes en provenance du PC. Un générateur de séquence pseudo-aléatoire (8) génère une séquence pseudo-aléatoire et l'envoie par l'intermédiaire d'un moyen de sortie pour une connexion sur une liaison de télécommunication multiplexée par division temporelle en réponse à des commandes de programme reçues depuis le PC.A device (2) for measuring the bit error rate of a telecommunication channel is mounted on a peripheral PC card and is inserted into a card slot of a personal computer (1). The device is sensitive to external program commands from the PC. A pseudo-random sequence generator (8) generates a pseudo-random sequence and sends it through output means for connection over a time division multiplexed telecommunications link in response to received program commands from the PC.

Description

La présente invention concerne le domaine des télécommunications et plusThe present invention relates to the field of telecommunications and more

particulièrement, un dispositif pour mesurer la fiabilité d'un canal de télécommunication numérique en mesurant le in particular, a device for measuring the reliability of a digital telecommunication channel by measuring the

taux d'erreurs binaires.bit error rate.

Toute voie de télécommunication est susceptible d'erreurs qui peuvent conduire au fait que des bits émis deviennent inversés. Afin de surveiller la performance des réseaux de télécommunication, il existe un besoin pour surveiller le taux selon lequel les erreurs binaires se produisent. Un dispositif pour la mise en oeuvre de cette tâche est connu en tant que BERT (testeur d'erreurs binaires). Un BERT peut être connecté à un canal de télécommunication et peut être constitué de manière à envoyer une séquence connue de "'1" et de "0", lesquels peuvent être surveillés par un dispositif de réception au niveau de l'extrémité éloignée quant à des erreurs. Les BERT sont typiquement des dispositifs autonomes qui assurent à l'utilisateur une flexibilité Any telecommunication channel is susceptible to errors which can lead to the fact that transmitted bits become inverted. In order to monitor the performance of telecommunications networks, there is a need to monitor the rate at which bit errors occur. A device for implementing this task is known as BERT (bit error tester). A BERT can be connected to a telecommunication channel and can be set up to send a known sequence of "'1" and "0", which can be monitored by a receiving device at the far end as to errors. BERTs are typically stand-alone devices that provide flexibility to the user

limitée. Ces dispositifs sont utilisés sur des lignes T1, E1 et ISDN. limited. These devices are used on T1, E1 and ISDN lines.

Dans un environnement par multiplexage par division temporelle, il existe un besoin pour tester de multiples canaux sur une base aléatoire et pour contrôler la durée pendant laquelle chaque canal ou chaque groupe de canaux est sous test. Dans certains cas, les BERT peuvent être commandés sur des câbles série ou parallèles mais ces dispositifs ne présentent pas le degré nécessaire de flexibilité pour un test adéquat de par exemple des bus TDM tels qu'un bus de télécommunication In a time division multiplexing environment, there is a need to test multiple channels on a random basis and to control the length of time that each channel or group of channels is under test. In some cases, the BERTs can be ordered on serial or parallel cables, but these devices do not have the necessary degree of flexibility for an adequate test of, for example, TDM buses such as a telecommunication bus.

standard (STbus).standard (STbus).

Un objet de la présente invention consiste à alléger ce problème. An object of the present invention is to alleviate this problem.

Selon la présente invention, on propose un dispositif pour une utilisation lors de la mesure du taux d'erreurs binaires d'un canal de télécommunication, comprenant un connecteur pour une insertion dans une fente de carte d'ordinateur personnel PC pour établir une communication avec un bus de PC; un générateur de séquence pseudo-aléatoire pour générer une séquence pseudo-aléatoire en réponse à des commandes en provenance dudit PC; et un moyen de sortie pour une connexion sur une liaison de télécommunication multiplexée par division temporelle pour envoyer sur au moins un canal de télécommunication sélectionné une séquence pseudo-aléatoire en réponse à des commandes de programme en provenance dudit PC. Le connecteur est de préférence conçu pour s'enficher dans un connecteur ISAIEISNA/PCI standard d'un PC compatible IBM. L'ordinateur peut commander le BERT, le bus TDM et d'autres dispositifs sur le bus TDM, ce qui permet de dérouler des suites de tests automatiques sous According to the present invention, there is provided a device for use when measuring the bit error rate of a telecommunication channel, comprising a connector for insertion into a PC personal computer card slot for establishing communication with a PC bus; a pseudo-random sequence generator for generating a pseudo-random sequence in response to commands from said PC; and output means for connection to a time division multiplexed telecommunications link to send a pseudo-random sequence on at least one selected telecommunications channel in response to program commands from said PC. The connector is preferably designed to be plugged into a standard ISAIEISNA / PCI connector of an IBM compatible PC. The computer can control the BERT, the TDM bus and other devices on the TDM bus, which makes it possible to run automatic test suites under

la commande d'un logiciel qui est déroulé sur le PC. ordering software that runs on the PC.

Plus d'un dispositif peuvent être installés sur le PC en même temps, auquel cas chaque dispositif peut être commandé individuellement par des programmes séparés qui sont déroulés sur le PC. Le BERT produit de préférence une séquence pseudo-aléatoire qui est basée sur le polynôme générateur X15 + X14 + X2 + 1 bien que d'autres séquences puissent bien entendu être utilisées. Cette séquence peut être envoyée sur un canal ou sur un groupe de canaux sur une liaison de télécommunication, par exemple un bus TDM. La séquence est ensuite comparée sur une base bit par bit à une séquence identique générée au niveau de l'extrémité éloignée o des erreurs binaires sont More than one device can be installed on the PC at the same time, in which case each device can be controlled individually by separate programs which are run on the PC. BERT preferably produces a pseudo-random sequence which is based on the generator polynomial X15 + X14 + X2 + 1 although other sequences can of course be used. This sequence can be sent on a channel or on a group of channels on a telecommunication link, for example a TDM bus. The sequence is then compared on a bit-by-bit basis to an identical sequence generated at the far end where binary errors are

enregistrées dans un compteur.recorded in a counter.

Le BERT convient pour les plans arrière standards de l'industrie tels que HMVIP/MVIP/SCSA. Puisque le BERT est commandé au moyen d'un logiciel qui est déroulé sur le PC, il peut être utilisé pour tester des canaux individuels, pour tester des groupes de canaux sélectionnés de façon aléatoire, pour défiler de nombreux canaux et pour contrôler la The BERT is suitable for industry standard rear planes such as HMVIP / MVIP / SCSA. Since the BERT is controlled using software that runs on the PC, it can be used to test individual channels, to test groups of randomly selected channels, to scroll through many channels, and to control the

durée pendant laquelle chaque canal est testé. time during which each channel is tested.

L'invention propose également un procédé de mesure du taux d'erreurs binaires d'un canal de télécommunication, comprenant les étapes consistant à constituer un dispositif de test pour une insertion dans une fente de carte d'ordinateur personnel, à générer une séquence pseudo- aléatoire en réponse à des commandes de programme externes The invention also provides a method for measuring the binary error rate of a telecommunication channel, comprising the steps consisting in constituting a test device for insertion into a personal computer card slot, in generating a pseudo sequence - random in response to external program commands

reçues depuis l'ordinateur personnel, à envoyer ladite séquence pseudo- received from the personal computer, to send said pseudo- sequence

aléatoire en réponse à des commandes de programme reçues depuis ledit ordinateur personnel sur au moins un canal de télécommunication sélectionné sur une liaison de télécommunication multiplexée par division temporelle et à comparer une séquence de bits reçue sur ledit au moins un canal sélectionné avec une séquence pseudo-aléatoire générée localement synchronisée avec la séquence émise afin de random in response to program commands received from said personal computer on at least one telecommunications channel selected on a time division multiplexed telecommunications link and comparing a sequence of bits received on said at least one selected channel with a pseudo- sequence randomly generated locally synchronized with the transmitted sequence in order to

déterminer le taux d'erreurs binaires dudit au moins un canal. determining the bit error rate of said at least one channel.

L'invention sera maintenant décrite de manière davantage détaillée, à titre d'exemple seulement, par report aux dessins annexés parmi lesquels: la figure 1 est un schéma fonctionnel générique qui représente un BERT selon l'invention; la figure 2 est un schéma fonctionnel d'un émetteur de BERT; et The invention will now be described in more detail, by way of example only, with reference to the appended drawings in which: FIG. 1 is a generic functional diagram which represents a BERT according to the invention; Figure 2 is a block diagram of a BERT transmitter; and

la figure 3 est un schéma fonctionnel d'un récepteur de BERT. Figure 3 is a block diagram of a BERT receiver.

Sur la figure 1, un PC compatible IBM standard 1 comporte une pluralité de fentes périphériques ISA/EISA/PCI d'une façon connue afin In FIG. 1, a standard IBM compatible PC 1 has a plurality of ISA / EISA / PCI peripheral slots in a known manner in order to

de permettre l'insertion de cartes périphériques. allow the insertion of peripheral cards.

Un BERT 2 est monté sur une carte adaptée pour être insérée dans l'une des fentes périphériques par l'intermédiaire d'un connecteur enfichable 9 d'une manière classique. Le BERT 2 comporte un port de sortie 3 pour une connexion sur un bus TDM 4 qui peut être un bus ST ou un bus de télécommunication MVIP/HMVIP/SCSA. L'extrémité éloignée du bus 4 est connectée à un dispositif sous test DUT 5, lequel A BERT 2 is mounted on a card adapted to be inserted into one of the peripheral slots via a plug connector 9 in a conventional manner. The BERT 2 has an output port 3 for connection to a TDM bus 4 which can be an ST bus or an MVIP / HMVIP / SCSA telecommunications bus. The far end of bus 4 is connected to a DUT 5 device, which

est à son tour connecté à un réseau 6 avec une boucle de retour 7. is in turn connected to a network 6 with a feedback loop 7.

Le BERT 2 comporte également un générateur de séquence pseudo-aléatoire 8 qui génère une séquence basée sur le polynôme The BERT 2 also includes a pseudo-random sequence generator 8 which generates a sequence based on the polynomial

générateur X15 + X14 + X2 + 1.generator X15 + X14 + X2 + 1.

Sous une commande par logiciel, le BERT 2 peut placer le motif pseudoaléatoire dans n'importe quelle combinaison de canaux sur le bus 4. Le dispositif de réception 5 contient un générateur de séquence pseudoaléatoire qui est synchronisé sur le côté d'émission. Les bits reçus sont soumis à une logique OU-Exclusif sur une base bit par bit avec un motif qui est généré localement par le dispositif 5. Le dispositif 5 inclut un compteur qui est incrémenté chaque fois qu'un bit reçu est corrompu. La figure 2 est un schéma fonctionnel détaillé de l'émetteur du BERT 2. L'émetteur est constitué par le générateur pseudo-aléatoire (PRG) 8 qui reçoit un train de "1" et qui réalise une division modulo 2 en utilisant un polynôme générateur prédéterminé, par exemple X15 + X14 + X2 + 1. Le reste de la division est émis en sortie en tant que train série de bits. Lorsque l'entrée "START/DEMARRAGE" est au niveau bas, le PRG 8 est chargé avec rien que des "1" et tous les "1" sont envoyés en sortie en tant que train série. Lorsque l'entrée "START/DEMARRAGE" est tirée vers le niveau haut, le PRG 8 produit des valeurs aléatoires. Le premier bit transmis après que l'entrée "START/DEMARRAGE" est tirée vers le niveau haut doit être "0" afin de synchroniser le récepteur. Le train de bits aléatoire est envoyé sur l'un des trains d'entrée d'un commutateur de point de croisement numérique MT90820 de Mitel 10 qui est utilisé pour cartographier le motif pseudo-aléatoire dans les canaux d'un bus MVIP/HMVIP/SCSA 11 à tester. Le commutateur 10 et l'entrée "START/DEMARRAGE" sur le PRG 8 sont commandés par Under software control, the BERT 2 can place the pseudo-random pattern in any combination of channels on the bus 4. The receiving device 5 contains a pseudo-random sequence generator which is synchronized on the transmit side. The received bits are subjected to OR-Exclusive logic on a bit-by-bit basis with a pattern which is generated locally by the device 5. The device 5 includes a counter which is incremented each time a received bit is corrupted. Figure 2 is a detailed block diagram of the BERT 2 transmitter. The transmitter consists of the pseudo-random generator (PRG) 8 which receives a train of "1" and which performs a modulo 2 division using a polynomial predetermined generator, for example X15 + X14 + X2 + 1. The remainder of the division is output as a serial bit stream. When the "START / START" input is low, the PRG 8 is loaded with nothing but "1s" and all "1s" are output as a serial train. When the "START / START" input is pulled up, the PRG 8 produces random values. The first bit transmitted after the "START / START" input is pulled up must be "0" in order to synchronize the receiver. The random bit stream is sent to one of the input trains of a Mitel 10 MT90820 digital cross point switch which is used to map the pseudo-random pattern in the channels of an MVIP / HMVIP / bus. SCSA 11 to be tested. Switch 10 and the "START / START" input on PRG 8 are controlled by

I'ordinateur 1.Computer 1.

La partie de récepteur du BERT est représentée sur la figure 3. The receiver part of the BERT is shown in Figure 3.

Un PRG 15 est identique au PRG 8 dans l'émetteur. Lorsque l'entrée "START/DEMARRAGE" 16 est tirée vers le bas, le PRG 15 est chargé avec la première valeur de la séquence pseudo-aléatoire qui est la séquence qui est émise par l'émetteur après que l'entrée "START/DEMARRAGE" 12 est tirée vers le haut. Lorsque l'entrée "START/DEMARRAGE" 16 est tirée vers le haut, le PRG 15 reste gelé jusqu'à ce qu'un bit à zéro soit reçu. A cet instant, le PRG 15 démarre un cyclage sur la séquence pseudo-aléatoire et il devient synchronisé sur le PRG 8 dans la section d'émetteur du BERT. Un détecteur de A PRG 15 is identical to PRG 8 in the transmitter. When the "START / START" input 16 is pulled down, the PRG 15 is loaded with the first value of the pseudo-random sequence which is the sequence which is transmitted by the transmitter after the "START / START "12 is pulled up. When the "START / START" input 16 is pulled up, the PRG 15 remains frozen until a zero bit is received. At this time, the PRG 15 starts a cycle on the pseudo-random sequence and it becomes synchronized on the PRG 8 in the transmitter section of the BERT. A detector

synchronisation 20 détecte lorsqu'une synchronisation est réalisée. synchronization 20 detects when synchronization is performed.

Le train de bits reçu est reçu au niveau du commutateur de point de croisement 10 qui est commun avec l'émetteur et il est soumis à une logique OU-Exclusif avec le train de bits qui provient du PRG de récepteur 15 dans la porte OU-Exclusif 18 avec le train de bits en provenance du PRG de récepteur 15. Un compteur 19 est incrémenté The received bit stream is received at the cross point switch 10 which is common with the transmitter and is subject to OR-exclusive logic with the bit stream which comes from the receiver PRG 15 in the OR gate Exclusive 18 with the bit stream coming from the receiver PRG 15. A counter 19 is incremented

chaque fois que les bits des deux trains ne se correspondent pas. whenever the bits of the two trains do not match.

Tout comme l'émetteur, le récepteur fonctionne sous la commande de l'ordinateur 1 qui met en oeuvre les étapes de programme qui suivent: 1. Tirer "START/DEMARRAGE" au niveau bas; 2. Instaurer cartographie des canaux dans commutateur numérique; 3. Tirer "START/DEMARRAGE" au niveau haut; 4 Attendre que la logique de détection de synchronisation 20 affirme un signal de synchronisation; 5. Attendre la période de mesure; 6. Lire le compteur; 7. Calculer le taux d'erreurs binaires (BER) à partir de l'expression BER = valeur de compteur/ période mesurée; Like the transmitter, the receiver operates under the control of computer 1 which implements the following program steps: 1. Pull "START / START" to the low level; 2. Establish channel mapping in digital switch; 3. Pull "START / START" to the high level; 4 Wait for the synchronization detection logic 20 to assert a synchronization signal; 5. Wait for the measurement period; 6. Read the counter; 7. Calculate the bit error rate (BER) from the expression BER = counter value / measured period;

8. Aller à l'étape 5.8. Go to step 5.

Le BERT 2 peut être mis en oeuvre en utilisant des parties ASIC/FPGA/CPLD ou des parties TTL discrètes. Il peut être enfiché dans des fentes ISA/EISA ou dans des fentes PCI et il peut tester MVIP/HMVIP/SCA. Il permet également un fonctionnement H.100/H.100 et il peut être utilisé pour d'autres tests tels qu'une mesure numérique de milliwatts, de tonalités fixes ou de distorsion. Il peut être de façon générale utilisé pour le test de composants de télécommunication connectés à un bus TDM standard, pour le test de lignes de télécommunication en utilisant un BERT au niveau de chaque extrémité de la ligne, commandé a distance par modem, pour le test de CBR (services à débit binaire constant) sur des composants ATM à l'aide d'un testeur au niveau de chaque extrémité, pour un retour de boucle au niveau d'un commutateur ATM ou pour un retour de boucle au niveau d'un bus ATM. Il peut également être utilisé pour des applications de test automatisé et pour des tests initiés à distance. Un PC à distance peut BERT 2 can be implemented using ASIC / FPGA / CPLD parts or discrete TTL parts. It can be plugged into ISA / EISA slots or PCI slots and it can test MVIP / HMVIP / SCA. It also allows H.100 / H.100 operation and can be used for other tests such as digital measurement of milliwatts, fixed tones or distortion. It can generally be used for testing telecommunication components connected to a standard TDM bus, for testing telecommunication lines using a BERT at each end of the line, remotely controlled by modem, for testing CBR (constant bit rate services) on ATM components using a tester at each end, for loop feedback at an ATM switch or for loop feedback at one ATM bus. It can also be used for automated testing applications and for remote initiated testing. A remote PC can

être commandé par MODEM.be ordered by MODEM.

Lorsque des tests sont réalisés sous des conditions de retour de boucle, un seul BERT seulement est requis. Cependant, des BERT séparés peuvent être utilisés s'ils sont localisés au niveau d'extrémités opposées d'un support de transmission. Dans ce cas, il est possible When tests are performed under loop return conditions, only one BERT is required. However, separate BERTs can be used if they are located at opposite ends of a transmission medium. In this case, it is possible

d'instaurer une surveillance full duplex ou duplex complet lorsque l'émetteur du BERT d'extrémité proche réalise un envoi sur le récepteur du BERT d'extrémité éloignée et vice versa. to set up full duplex or full duplex monitoring when the transmitter of the near-end BERT transmits to the receiver of the far-end BERT and vice versa.

Claims

1. Device (2) for use when measuring the bit error rate of a telecommunication channel, characterized in that it comprises a connector (9) for insertion into a personal computer card slot (PC) (1) for establishing communication with a PC bus (4); a pseudo-random sequence generator for generating a pseudo-random sequence in response to commands from said PC (1); and output means for connection over a time division multiplexed telecommunications link to send a pseudo-random sequence on at least one selected telecommunications channel.

response to program commands from said PC (1).

2. Device according to claim 1, characterized in that said pseudo-random sequence generator (8) generates the sequence

X15 + 14+ X2 + 1.

3. Device according to claim 1, characterized in that said output means is sensitive to program commands from said PC (1) for testing randomly selected channels.

4. Device according to claim 1, characterized in that said output means is sensitive to program commands from said PC (1) for testing groups of channels

randomly selected.

5. Device according to claim 1, characterized in that said output means is sensitive to program commands in

from said PC (1) for sequentially scrolling channels.

6. Device according to claim 1, characterized in that said output means is sensitive to program commands from said PC (1) to control the duration during which each

channel is tested.

7. Device according to any one of claims 1 to 6,

characterized in that said output means is a point switch

crossing (10) controlled by said PC (1).

8. Device according to claim 1, characterized in that it further comprises a receiver for comparing a received bit sequence with a locally generated bit stream corresponding to said

pseudo-random sequence issued.

9. Device according to claim 8, characterized in that said receiver includes an OR-Exclusive gate (18) for carrying out an OR-Exclusive operation on said received bit sequence and on said

pseudo-random sequence issued.

10. Device according to claim 8, characterized in that it further comprises a counter (19) for counting the number of mismatches of said sequence of bits received with said sequence

pseudo-random issued.

11. Method for measuring the bit error rate of a telecommunication channel, characterized in that it comprises the steps consisting in constituting a test device for insertion into a

personal computer card slot, generating a pseudo- sequence

random in response to external program commands received

from the personal computer, to send said pseudo- sequence

random in response to program commands received from said personal computer on at least one telecommunications channel selected on a time division multiplexed telecommunications link and comparing a sequence of bits received on said at least one selected channel with a pseudo- sequence randomly generated locally synchronized with the transmitted sequence in order to

determining the bit error rate of said at least one channel.

12. Method according to claim 11, characterized in that said pseudo-random sequence generator generates the sequence X15 +

X14 + X2 I 1.

13. Method according to claim 11, characterized in that

said channels are randomly tested.

14. The method of claim 11, characterized in that said channels are tested randomly according to groups.

15. Method according to claim 11, characterized in that said receiver includes the implementation of an OR-Exclusive operation which is carried out on said received bit sequence and on said transmitted pseudo-random sequence in order to determine the number of non matches.