FR2786631A1 - Procede de conversion d'un signal analogique en un signal rectangulaire et dispositif pour la mise en oeuvre de ce procede - Google Patents
Procede de conversion d'un signal analogique en un signal rectangulaire et dispositif pour la mise en oeuvre de ce procede Download PDFInfo
- Publication number
- FR2786631A1 FR2786631A1 FR9815055A FR9815055A FR2786631A1 FR 2786631 A1 FR2786631 A1 FR 2786631A1 FR 9815055 A FR9815055 A FR 9815055A FR 9815055 A FR9815055 A FR 9815055A FR 2786631 A1 FR2786631 A1 FR 2786631A1
- Authority
- FR
- France
- Prior art keywords
- signal
- comparator
- transition
- converted
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
- H03K5/084—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold modified by switching, e.g. by a periodic signal or by a signal in synchronism with the transitions of the output signal
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
L'invention est relative à un procédé pour convertir, grâce à un seuil, un signal présentant des transitions alternativement montantes et descendantes, en un signal rectangulaire.Le procédé est caractérisé en ce que le seuil est déterminé à chaque transition du signal à convertir.Un dispositif pour la mise en oeuvre de ce procédé comprend :- une ligne à retard (30) dont l'entrée (38) reçoit le signal (36) à convertir par l'intermédiaire d'une impédance (34) égale à l'impédance caractéristique de la ligne, et- un comparateur (40) dont les entrées sont reliées respectivement, à l'entrée (38) et à la sortie (32) de la ligne (30).
Description
L'invention est relative à un procédé pour convertir
un signal analogique en un signal logique.
Un signal logique est un signal rectangulaire qui ne peut prendre que deux valeurs, une valeur basse et une valeur haute. L'opération de conversion d'un signal analogique en un signal logique consiste à comparer à chaque instant la valeur du signal analogique à un seuil et à conférer la valeur basse quand le signal analogique est inférieur au seuil et la valeur haute quand le signal analogique présente une valeur
supérieure au seuil.
Le seuil est un niveau analogique dépendant des caractéristiques du signal analogique d'entrée, par exemple la valeur moyenne du signal ou la moyenne des amplitudes crêtes
(maximum et minimum).
Cette opération de conversion ne présente pas de difficulté quand la valeur moyenne du signal analogique est constante. On sait aussi adapter le seuil à des fluctuations lentes du signal analogique. Par contre les procédés de conversion utilisés jusqu'à présent ne permettent pas de s'adapter à des fluctuations rapides et/ou fréquentes des amplitudes de signaux analogiques. En particulier, les signaux issus de cartes graphiques d'ordinateurs ou de stations de travail délivrent des signaux analogiques dont les transitions
d'amplitude sont variables.
L'invention est caractérisée en ce qu'on détermine, de façon quasi instantanée et pour chaque transition du signal analogique, le seuil de comparaison optimum permettant la
transformation de ce signal analogique en un signal logique.
Dans un mode de réalisation pour lequel le signal analogique présente des paliers séparés par des transitions alternativement montantes et descendantes, de temps de montée ou de descente Tr, dès l'apparition du palier suivant immédiatement la transition, on détermine le seuil qui est une valeur moyenne entre les amplitudes des deux paliers de part et d'autre de la transition, ce seuil étant maintenu pendant une première durée Tm, et on retarde le signal analogique à convertir d'une seconde durée choisie telle que Tm > Td pour que le seuil de comparaison soit présent dans la zone centrale de la transition. De cette manière, le signal rectangulaire (signal logique) peut ne présenter qu'un léger décalage par rapport au
signal analogique.
Dans un mode d'exécution particulièrement simple de cette disposition, le signal de seuil est obtenu par l'addition d'un premier signal qui est le signal à convertir et d'un deuxième signal, identique à ce premier signal, mais retardé du double de la seconde durée (Td), le palier du premier signal avant la transition ayant un niveau sensiblement égal au niveau du palier correspondant du signal à convertir, et le palier de ce premier signal, après la transition, présentant un niveau sensiblement égal à la moyenne arithmétique entre les niveaux des paliers du signal à
convertir de part et d'autre de la transition.
Dans ce cas, le signal de seuil présente un palier stable entre, d'une part, l'instant Tr o le signal analogique à convertir atteint le deuxième palier, et, d'autre part, l'instant 2Td du début du deuxième signal (additionné au premier). Le signal analogique retardé de la durée Td est comparé aux signaux superposés entre les instants Td et Td + Tr. Dans ces conditions, le signal de seuil de comparaison présente bien, pendant la durée de la transition du signal
retardé de la durée Td, un palier stable.
Pour la mise en oeuvre de ce procédé, dans un mode de réalisation préféré, on fait appel à une ligne de transmission (ou ligne à retard) non adaptée en son extrémité et dont la durée de transmission, ou retard de la ligne, a pour valeur Td et le signal analogique à convertir est appliqué à l'entrée de la ligne par l'intermédiaire d'une résistance d'une valeur sensiblement égale à l'impédance
caractéristique de la ligne.
Dans cette réalisation le signal d'addition apparaît à l'entrée de la ligne de transmission. En effet, ce signal d'entrée est la somme, d'une part, d'une onde incidente en phase avec le signal analogique d'entrée mais d'amplitude moitié et, d'autre part, d'une onde réfléchie qui correspond à cette onde incidente avec un retard de durée 2Td. L'onde réfléchie est due à la réflexion totale sur le circuit ouvert en bout de ligne. En outre, le signal retardé apparaît en bout de la ligne. Ainsi, on peut effectuer la comparaison entre le signal à l'entrée de la ligne et le signal à la sortie de cette ligne et le signal rectangulaire est le signal de sortie
d'un comparateur dont les entrées reçoivent ces signaux.
La ligne de transmission peut être constituée par une ligne à retard passive ou active, un câble coaxial, une
ligne à ruban ou une ligne à microruban.
Etant donné que pour transformer un signal analogique en un signal logique on utilise habituellement un comparateur qui délivre, d'une part, un signal d'une première valeur quand l'amplitude d'une première entrée est supérieure à l'amplitude de la seconde entrée et, d'autre part, un signal d'une seconde valeur quand l'amplitude de la première entrée est inférieure à celle de la deuxième entrée, il est préférable de prendre des dispositions pour, qu'en dehors des périodes de transition, les signaux à comparer présentent des amplitudes sensiblement différentes qui confirment le signal
de sortie du comparateur.
A cet effet, dans un premier mode de réalisation on ajoute un décalage à l'un des signaux à comparer, de préférence le signal provenant de l'entrée de la ligne, ce décalage changeant de sens quand le signal de sortie du
comparateur change d'état.
Dans un second mode de réalisation, on inhibe la comparaison en dehors des périodes de transition du signal
analogique à convertir.
La présente invention prévoit un procédé pour convertir un signal présentant des transitions alternativement montantes et descendantes, en un signal rectangulaire présentant une seule valeur basse et une seule valeur haute, le passage de la valeur basse à la valeur haute, ou inversement, intervenant quand le signal à transformer dépasse un seuil ou descend en dessous du seuil, le seuil étant
déterminé à chaque transition du signal à convertir.
Selon un mode de réalisation, le signal à convertir présentant des paliers entre les transitions, on confère au seuil une valeur sensiblement égale à la moyenne entre les amplitudes des paliers de part et d'autre de la transition,
Selon un mode de réalisation, pour déterminer l'ins-
tant de transition de la valeur basse à la valeur haute, ou réciproquement, du signal rectangulaire, à chaque transition du signal à convertir, on maintient pendant une première durée la valeur du seuil dès le début du palier du signal à convertir qui intervient après la transition, et on compare ce seuil à la transition du signal à convertir retardé d'une seconde durée, les première et seconde durées étant choisies de façon telle que le seuil apparaisse dans la zone médiane du
signal à convertir retardé de la seconde durée.
Selon un mode de réalisation, le seuil est maintenu jusqu'à un instant qui correspond au double de la deuxième
durée après la transition du signal à convertir.
Selon un mode de réalisation, pour produire le seuil, on produit un signal formé de la somme, d'une part, d'un premier signal en phase avec le signal à convertir, mais d'amplitude moitié et, d'autre part, d'un second signal identique à ce premier signal en phase, mais retardé d'une durée supérieure à la plus grande des durées de transition
admissible pour le signal à convertir.
L'invention prévoit en outre un dispositif pour la mise en oeuvre du procédé, qui comprend: - une ligne de transmission, ou ligne à retard, dont l'entrée reçoit le signal à convertir par l'intermédiaire d'une impédance de valeur sensiblement égale à la valeur de son impédance caractéristique, et - un comparateur dont les entrées sont reliées respectivement, à l'entrée et à la sortie de la ligne de transmission. Selon un mode de réalisation, le dispositif comporte des moyens pour empêcher le basculement du signal sur la sortie du comparateur en dehors des périodes de transition du
premier signal retardé à comparer au seuil.
Selon un mode de réalisation, on ajoute au signal sur l'une des entrées du comparateur une valeur qui permet de confirmer le signal de sortie du comparateur, en dehors des
périodes de transition du signal à convertir retardé.
Selon un mode de réalisation, un circuit de réaction est prévu entre la sortie du comparateur et une entrée de ce comparateur. Selon un mode de réalisation, le circuit de réaction
comporte un atténuateur, de préférence réglable.
Selon un mode de réalisation, le dispositif comporte un moyen pour superposer un signal de déport au signal à convertir afin que les valeurs ou décalages confirmant le signal de sortie du comparateur soient sensiblement symétriques par rapport au signal de sortie moyen du comparateur. Selon un mode de réalisation, le dispositif comporte un moyen pour permettre un basculement du signal sur la sortie du comparateur seulement lors des transitions du signal à convertir retardé, le comparateur étant inhibé en dehors des périodes d'autorisation, le signal sur ses sorties ne pouvant
changer d'état lors des périodes d'inhibition.
Selon un mode de réalisation, le comparateur est inhibé pour une transition du signal à convertir qui a le même
sens que la transition d'une transition immédiatement précé-
dente.
Selon un mode de réalisation, le comparateur est in-
hibé pour une transition dont l'amplitude de la transition est
inférieure à une valeur déterminée.
Selon un mode de réalisation, le dispositif comporte
un différentiateur qui dérive le signal à convertir et un com-
parateur pour comparer le signal dérivée à une référence.
Selon un mode de réalisation, à partir du signal de sortie du comparateur, on crée une impulsion de validation du comparateur principal, cette impulsion ayant un instant de démarrage et une durée telles que la validation du comparateur principal n'intervienne que pendant les périodes de transition
du signal à convertir retardé.
Selon un mode de réalisation, pour créer une impulsion de validation, on prévoit une porte OU exclusif dont une première entrée est reliée à la sortie du comparateur du circuit de validation et dont la deuxième entrée est reliée à la sortie de ce comparateur du circuit de validation par
l'intermédiaire d'un élément de retard.
La présente invention prévoit aussi une application du procédé à la mise en forme de signaux issus de cartes
graphiques d'ordinateurs ou de stations de travail.
D'autres caractéristiques et avantages de
l'invention apparaîtront avec la description de certains de
ses modes de réalisation, celle-ci étant effectuée en se référant aux dessins ci-annexés sur lesquels: la figure 1 est un schéma d'un dispositif de mise en forme selon l'invention, les figures 2a à 2e sont des diagrammes montrant le fonctionnement du dispositif de la figure 1, la figure 3 est un schéma analogue à celui de la figure 1 pour une variante, les figures 4a à 4c sont des diagrammes illustrant le fonctionnement du dispositif de la figure 3, la figure 5 est un schéma d'un dispositif de mise en forme correspondant à une variante du dispositif représenté sur la figure 3, la figure 6 est un diagramme servant à expliquer le fonctionnement du dispositif représenté sur la figure 5, la figure 7 est un schéma analogue à celui de la figure 1 mais pour une autre variante, et les figures 8a à 8f sont des diagrammes servant à expliquer le fonctionnement du dispositif représenté sur la
figure 7.
Les dispositifs que l'on va décrire en relation avec les figures sont destinés à mettre en forme des signaux du
type de ceux représentés sur les figures 2a, 4a et 8a, c'est-
à-dire des signaux présentant des paliers 10, 12, 14, 16 et 18 de niveaux relativement constants entre deux transitions mais
qui peuvent prendre des valeurs diverses.
On voit ainsi que les paliers bas 10, 14 et 18 ont des valeurs différentes. De même, les paliers hauts 12 et 16 ont des valeurs différentes. Les transitions 11, 13, 15 et 17 entre paliers s'étendent sur des durées relativement courtes
par rapport à la durée des paliers.
Les dispositifs ont pour but de convertir ces signaux en signaux logiques, c'est-à-dire en des signaux rectangulaires avec un palier bas 20 (figure 2d) toujours de même niveau et un palier haut 22 également toujours de même niveau, la transition entre paliers 20 et 22 s'effectuant de façon quasi instantanée. Les instants de ces transitions entre les paliers 20 et 22 coïncident, à un léger retard près, avec le moment o le signal 36 à convertir présente une transition entre paliers et o ce signal entre deux paliers atteint un niveau égal à la valeur moyenne entre les niveaux de ces deux
paliers constitutifs.
Ainsi, le premier signal rectangulaire 24 représenté sur la figure 2d présente un flanc montant 25 qui se produit à un instant correspondant sensiblement à celui pour lequel la transition montante 11 (figure 2a) prend une valeur sensiblement égale à la valeur moyenne entre les niveaux V10 et V12 des paliers, respectivement 10 et 12. De même, le flanc descendant 27 du signal rectangulaire 24 apparaît à un instant correspondant sensiblement à celui pour lequel la transition descendante 13 (figure 2a) entre les paliers 12 et 14 prend sensiblement une valeur égale à la valeur moyenne entre les
niveaux V12 et V14 des paliers, respectivement 12 et 14.
On se réfère tout d'abord à la figure 1.
Dans cette réalisation, le dispositif comporte une ligne de transmission 30, non adaptée à son extrémité de sortie 32. Le dispositif comporte aussi une résistance 34 de valeur sensiblement égale à l'impédance caractéristique Zc de la ligne 30 dont la première extrémité 341 reçoit le signal 36 à mettre en forme et dont la seconde extrémité 342 est connectée à l'entrée 38 de la ligne 30 ainsi qu'à la première entrée (-) 401 d'un comparateur 40 dont l'entrée (+) 402 est
reliée à la sortie 32 de la ligne 30.
C'est la sortie 42 du comparateur 40 qui fournit le
signal mis en forme (figure 2d).
Le fonctionnement est le suivant: Le signal apparaissant à l'entrée de la ligne 30, et donc sur l'entrée (-) 401 du comparateur 40, est représenté sur la figure 2b, tandis que le signal apparaissant à la sortie 32 de la ligne 30, et donc sur l'entrée (+) 402 du
comparateur 40, est représenté par la figure 2c.
Le temps de propagation Td de la ligne 30 est choisi
de façon telle qu'il satisfasse toujours à l'inégalité sui-
vante: 2Td > Tr
Dans cette inégalité, Tr est le temps maximum admis-
sible pour une transition entre les paliers du signal d'entrée 36, telle que la transition 11 entre les paliers 10 et 12 (figure 2a). Autrement dit, on choisira la ligne de transmission en fonction de la nature du signal 36 à convertir. Il est également possible de choisir une ligne de transmission 30, ou ligne à retard, telle que la valeur du
temps de propagation, ou retard, soit ajustable.
Le signal 44 apparaissant sur l'entrée 38 de la ligne 30, et donc sur l'entrée 401 du comparateur 40, est la somme de deux signaux, à savoir: une onde incidente en phase avec l'onde 36 appliquée sur l'entrée 341 de la résistance 34, mais d'amplitude moitié de cette onde 36, et - une onde réfléchie identique à l'onde incidente,
mais retardée de la durée 2Td par rapport à cette onde inci-
dente. L'onde réfléchie résulte de la réflexion totale sur le circuit ouvert à l'extrémité 32 de la ligne 30. L'amplitude (crête à crête) de l'onde réfléchie est, comme l'amplitude de l'onde incidente, d'une amplitude égale à
la moitié de l'amplitude du signal 36.
Le signal somme 44 représenté sur la figure 2b com-
porte ainsi des paliers 46, 48, etc. correspondant à la valeur moyenne arithmétique entre les paliers 10, 12; 12, 14, etc.
du signal 36.
Le palier 46 correspond à l'amplitude de l'onde incidente, après le temps de montée Tr (égal au temps de montée Tr du signal 36 au cours de la transition 11, du palier vers le palier 12), avant que n'apparaisse l'onde réfléchie, c'est-à-dire avant l'instant 2Td suivant l'instant To du début de la transition 11. Ce palier 46 a donc l'amplitude moitié de l'amplitude du signal 36, c'est-à-dire la valeur moyenne entre les niveaux des paliers 10 et 12. Le palier 46 se termine à l'instant 2Td. Le deuxième palier du signal somme 44 a le même niveau que le palier 12 et apparaît
à l'instant 2Td + Tr.
Les paliers intermédiaires 46, 48, etc. se produisent simultanément à l'apparition des transitions 11', 13', etc. du signal 50 - retardé de la durée Td par rapport au signal 36 - qui apparaît sur la sortie de la ligne 30 (et donc à l'entrée 402 du comparateur 40). Dans ces conditions, le palier 46 engendre un basculement du signal sur la sortie 42 du comparateur 40 depuis l'état bas 20 vers l'état haut 22 quand le niveau du signal 50 atteint la valeur moyenne entre
les niveaux V10 et V12 des paliers 10 et 12.
Ainsi, le signal rectangulaire (figure 2d) correspond au signal 36 mis en forme mais retardé de la durée Td. Le fonctionnement du dispositif apparaît aussi avec la figure 2e sur laquelle on a représenté les divers signaux 36, 44 et 50 pour les transitions il (signal 36) et 11'
(signal 50).
Pour constituer la ligne 30, on peut choisir l'un des éléments suivants: un câble coaxial, une ligne microruban, une ligne à ruban, une ligne à retard passive ou active. Les modes de réalisation de l'invention que l'on va maintenant décrire en relation avec les figures 3, 5 et 7 sont basés sur le même principe que la réalisation représentée sur la figure 1, mais ils comportent des dispositions permettant d'empêcher des basculements indésirés du comparateur 40 en dehors des zones de transition 11', 13', 15', 17' du signal 50. En effet, les signaux sur les entrées 401 et 402 du comparateur 40 de la figure 1 présentent des valeurs égales, celles des paliers 10, 12, 14, 16, 18, en dehors de ces périodes de transition. Dans ces conditions, le bruit, les déports ou les dérives des signaux peuvent entraîner des
basculements indésirés.
Dans les exemples représentés sur les figures 3 et 5 sur l'entrée (-) 401 du comparateur 40 on ajoute un faible déport quand la sortie 42 est au niveau bas et on retranche un faible déport quand la sortie 42 est au niveau haut. A cet
effet, on utilise un montage à hystérésis qui, dans sa réali-
sation la plus simple représentée sur la figure 3, est constitué par un circuit de réaction 52 reliant la sortie 42
du comparateur 40 à l'entrée (-) 401 du comparateur.
Dans cet exemple, le palier inférieur 20 du signal rectangulaire sur la sortie 42 du comparateur 40 (figure 4c) est négatif tandis que le palier supérieur 22 de ce même
signal rectangulaire est positif.
Le circuit 52 comprend un atténuateur 56 qui ramène le signal atténué provenant de la sortie 42 sur l'entrée (-) d'un circuit additionneur-soustracteur 58 permettant de superposer ce signal de réaction au signal provenant de la borne 342 de la résistance 34, c'està-dire provenant de
l'entrée 38 de la ligne 30.
Ainsi, quand le signal de sortie du comparateur 40 est le signal négatif 20, le signal ramené par le circuit de réaction 52 et l'additionneursoustracteur 58 sur l'entrée 401 est un signal positif. Dans ces conditions, avant le basculement, le signal 441 appliqué sur l'entrée 401 est
décalé vers les valeurs positives d'un déport d (figure 4b).
Quand le signal sur la sortie 42 présente la valeur positive 22, on ramène un signal négatif sur l'entrée 401 par
le circuit de réaction 52 et l'additionneur-soustracteur 58.
Dans ces conditions, le signal 441 est décalé d'un déport d'
vers le bas (vers les valeurs négatives).
Sur la figure 4b on a représenté les signaux 441 et 50, le signal 50 étant le signal sur l'entrée (+) 402 du comparateur 40. On voit sur cette figure que la sortie du comparateur 40 bascule de l'état bas 20 vers un état haut 22 quand le signal 50 atteint la valeur: V50 = V10 + V12 + d Le signal de sortie du comparateur 40 bascule de l'état haut 22 à l'état bas 20 quand le signal 50 descend en dessous de la valeur V50 telle que: V5 0 = 0+ V12 _ d On voit ainsi que le montage utilisé avec le circuit
de réaction 52 confère des propriétés d'hystérésis au compara-
teur étant donné que le basculement vers le haut s'effectue à
une valeur différente du basculement vers le bas.
Le décalage d ou d' est de préférence réglable et sa valeur sera choisie en fonction des paramètres suivants: - rapport signal à bruit du signal d'entrée 36 et/ou niveau des parasites superposés aux paliers 10, 12, etc. de ce signal d'entrée 36;
- le décalage d'entrée ou les dérives du compara-
teur;
- dérive de gain et déports de composants (non mon-
trés) qui peuvent être utilisés dans le circuit, notamment entre la sortie 32 de la ligne 30 et l'entrée 402 du comparateur 40 et entre la borne 342 et l'entrée 401 du comparateur. La figure 5 correspond à une variante de la figure 3. Dans cette variante, entre la borne 342 et l'entrée 401 du comparateur 40, on prévoit un suiveur 60 et une résistance 62 de valeur R1 grande par rapport à l'impédance caractéristique Zc de la ligne 30. Le circuit de réaction 52 comporte une résistance 64 de valeur R2 grande par rapport à la valeur de R1. Par ailleurs, en amont de la résistance 34 on ajoute au signal d'entrée 36 un déport 68 dont le rôle sera expliqué
plus loin.
Dans ces conditions, le signal sur l'entrée 401 a pour valeur: V401 = aVb + (1 - D)V42 Dans cette formule, Vb est l'amplitude du signal au point 342, V42 le signal de sortie du comparateur 40, et a a la valeur suivante: R2
R1 + R2
On voit que, dans ces conditions, la valeur (a est proche de 1 et que l'hystérésis introduit par le circuit 52
est relativement faible.
Le suiveur 60 est nécessaire surtout quand on ne peut pas obtenir les conditions selon lesquelles R1 est grand par rapport à Zc et R2 est grand par rapport à R1. Dans ce
cas, le suiveur 60 assure un fort isolement.
Le déport 68 superposé au signal 36 a pour valeur:
V20 + V22
v6 8 = - VM.
Dans cette formule, V20 est la tension de sortie délivrée à l'état bas par le générateur, V22 la tension de sortie à l'état haut du comparateur et VM est la valeur
moyenne des niveaux minimum et maximum du signal 36.
Avec ce déport, on confère des valeurs sensiblement
égales aux décalages d et d' de l'hystérésis.
Sur la figure 6 on a représenté les signaux rectangulaires obtenus en sortie du comparateur 40, le signal 442 sur l'entrée 401 du comparateur, le signal 502 sur l'entrée 402 de ce même comparateur ainsi que le déport 68
appliqué sur le signal 36.
En variante, à la place d'une résistance 62 entre la borne 342 et l'entrée 401 on prévoit, dans la voie reliant la sortie 32 de la ligne 30 à l'entrée 402 du comparateur 40, une résistance (non montrée), également de grande valeur par rapport à l'impédance caractéristique de la ligne 30, ainsi
qu'un suiveur.
On se réfère maintenant aux figures 7, et 8a à 8f qui représentent un autre mode de réalisation de l'invention permettant de s'assurer que le comparateur 40 ne bascule pas
de façon indésirée.
Dans ce mode de réalisation, on interdit le bascule-
ment du comparateur 40 en dehors des périodes de transition 11', 13', etc. du signal 50 appliqué sur l'entrée 402 du comparateur. En d'autres termes, le comparateur 40 ne peut basculer que pendant une fenêtre de validation centrée autour des transitions 11', 13', etc.
Dans l'exemple, pour créer cette fenêtre de valida-
tion, on prévoit un circuit 80 dont l'entrée 82 revoit le signal 36 et dont la sortie 84 délivre le signal de validation
du fonctionnement du comparateur 40.
Ce circuit 80 comprend, dans l'exemple, un circuit différentiateur à condensateur 86 et résistance 88. Sur la borne commune 90 au condensateur et à la résistance apparaît un signal qui est la dérivée du signal 36 et qui est appliqué
sur l'entrée (-) d'un comparateur 92.
Le signal dérivée 94 est représenté sur la figure 8b. Il est formé d'un palier de niveau zéro correspondant aux paliers 10, 12, 14, etc. du signal 36 et de créneaux 96, 98,
, positifs ou négatifs selon que les transitions correspon-
dantes sont ascendantes ou descendantes. Les niveaux de ces
créneaux dépendent de la pente de la transition.
Par ailleurs, sur la borne de la résistance 88 qui est opposée à la borne 90, est appliquée une tension de référence Vref. Cette dernière est ajoutée à un signal fonction du signal de sortie du comparateur 92 et le signal somme est appliqué sur l'entrée (+) du comparateur 92 qui est monté en hystérésis, un circuit de réaction 102 étant prévu
entre la sortie de ce comparateur 92 et son entrée (+).
Le signal 104 à l'entrée (+) du comparateur 92 est
aussi représenté sur la figure 8b.
Le signal 106 (figure 8c) à la sortie du comparateur 92 est appliqué, d'une part, sur la première entrée 110 d'une porte OU exclusif 112 par l'intermédiaire d'une ligne à retard 114 et, d'autre part, directement sur une autre entrée 116 de la porte OU exclusif 112. La sortie de la porte OU exclusif
112 est reliée à la sortie 84 du circuit 80.
Le temps de retard Tval du circuit 114 est inférieur à 2Td, c'est-à-dire à deux fois le temps de
propagation dans la ligne 30.
Le fonctionnement est le suivant: Le signal de sortie 106 du comparateur 92 est à l'état haut au cours du palier 10 du signal 36, car le signal 104 à l'entrée (+) du comparateur 92 est, dans cette situation, supérieur à zéro (valeur de la dérivée d'un palier constant). Lors de la transition montante 11 du signal 36, sur l'entrée (-) du comparateur 92 apparaît le créneau 96 dont la valeur dépasse alors l'amplitude du signal 104. Dans ces conditions, le signal 106 à la sortie du comparateur 92 passe à l'état bas. Cependant, cette transition 114 n'intervient pas dès l'apparition 116 du créneau 96 mais avec un retard dû au
temps de propagation du comparateur.
L'état bas de la sortie du comparateur 92 est choisi pour que sur l'entrée (+) de ce comparateur apparaisse un signal inférieur à zéro. Dans ces conditions, pendant la durée
du palier 12 du signal 36, le signal 106 reste à l'état bas.
Le signal 106 revient à l'état haut lors de l'apparition du créneau négatif 98 correspondant à la
transition descendante 13 du signal 36.
Dans ce cas, également, le basculement du signal de sortie 106 du comparateur 92 ne se produit pas immédiatement avec l'apparition 118 du créneau négatif 98 mais avec un
retard déterminé par le temps de propagation du comparateur.
On a représenté sur les figures 8c et 8d le signal 106 appliqué sur l'entrée 116 de la porte OU exclusif 112 et le signal 120 appliqué sur l'entrée 110 de cette porte 112. Ce
signal 120 correspond au signal 106 mais avec un retard Tval.
Dans ces conditions, le signal 122 sur la sortie de la porte 112, qui ereprésenté sur la figure 8e, est formé d'impulsions positives apparaissant quand les signaux 106 et
présentent des valeurs différentes.
Chaque impulsion 124 du signal 122 valide le comparateur 40. Ainsi, lors de l'apparition d'une impulsion 124, le comparateur 40 fonctionne normalement, c'est-à-dire que son signal de sortie 42 dépend seulement des signaux appliqués sur ses entrées (+) 402 et (-) 401. En dehors des périodes de validation 124, le comparateur 40 est verrouillé, c'est-àdire que le signal sur sa sortie 42 est indépendant des signaux appliqués sur ses entrées 401 et 402. Ce signal sur la sortie 42 conserve la valeur qu'il avait avant le verrouillage. Les valeurs de Tval et de l'hystérésis sont choisies de façon telle que les impulsions 124 encadrent les transitions 11' et 13', etc. du signal 50 apparaissant sur
l'entrée 402 du comparateur 40 (figure 8f).
L'utilisation d'un comparateur 92 à hystérésis confère deux propriétés utiles au montage. La première est qu'on évite de valider le comparateur 40 quand plusieurs transitions de même sens se succèdent. La seconde est qu'on empêche la validation du comparateur 40 pour les transitions à
faible pente (c'est-à-dire à faible amplitude) du signal 36.
En ce qui concerne la première propriété: on voit que, par exemple, si après la transition 13, au cours du palier 14, il apparaît une autre transition descendante (non montrée), cette transition se traduit par un créneau négatif représenté en traits pointillés sur la figure 8b et ce créneau négatif ne modifiera pas, dans ce cas, le signal de
sortie du comparateur 92.
En ce qui concerne la seconde propriété: on voit que si, au cours du palier 18, il se produit une transition à faible pente (non représentée), cette transition se traduira par un créneau 132 (représenté en traits pointillés sur la figure 8b) du signal 94 d'amplitude inférieure à l'amplitude du signal 104 sur l'entrée (+) du comparateur 92. Ce créneau 132 ne sera donc pas susceptible de faire basculer le signal
sur la sortie du comparateur 92.
Ainsi on empêche un déclenchement intempestif qui
serait dû au bruit'superposé au signal 36.
Claims (18)
1. Procédé pour convertir un signal présentant des transitions alternativement montantes (11, 15) et descendantes (13, 17), en un signal rectangulaire présentant une seule valeur basse (20) et une seule valeur haute (22), le passage de la valeur basse à la valeur haute, ou inversement, intervenant quand le signal à transformer dépasse un seuil ou descend en dessous du seuil, caractérisé en ce que le seuil est déterminé à
chaque transition du signal à convertir.
2. Procédé selon la revendication 1, caractérisé en ce que le signal à convertir présentant des paliers (10, 12, 14, 18) entre les transitions, on confère au seuil une valeur
( V10 + V12) sensiblement égale à la moyenne entre les ampli-
tudes des paliers (10, 12) de part et d'autre de la transition,
3. Procédé selon la revendication 2, caractérisé en ce que, pour déterminer l'instant de transition de la valeur basse à la valeur haute, ou réciproquement, du signal rectangulaire, à chaque transition du signal à convertir, on maintient pendant une première durée (2Td-Tr) la valeur du seuil dès le début (Tr)
du palier du signal à convertir qui intervient après la tran-
sition, et on compare ce seuil à la transition du signal à convertir retardé d'une seconde durée (Td), les première et seconde durées étant choisies de façon telle que le seuil (46) apparaisse dans la zone médiane du signal à convertir retardé de
la seconde durée.
4. Procédé selon la revendication 3, caractérisé en ce que le seuil (46) est maintenu jusqu'à un instant qui correspond au double (2Td) de la deuxième durée (Td) après la transition du
signal à convertir.
5. Procédé selon la revendication 3 ou 4, caractérisé en ce que, pour produire le seuil (46), on produit un signal (44) formé de la somme, d'une part, d'un premier signal en phase avec le signal à convertir (36), mais d'amplitude moitié et, d'autre part, d'un second signal identique à ce premier signal en phase, mais retardé d'une durée (2Td) supérieure à la plus grande des durées (Tr) de transition admissible pour le signal
(36) à convertir.
6. Dispositif pour la mise en oeuvre du procédé selon
l'une quelconque des revendications 3 à 5, caractérisé en ce
qu'il comprend: - une ligne de transmission (30), ou ligne à retard,
dont l'entrée (38) reçoit le signal (36) à convertir par l'in-
termédiaire d'une impédance (34) de valeur sensiblement égale à la valeur (Zc) de son impédance caractéristique, et - un comparateur (40) dont les entrées sont reliées respectivement, à l'entrée (38) et à la sortie (32) de la ligne
de transmission (30).
7. Dispositif selon la revendication 6, caractérisé en ce qu'il comporte des moyens pour empêcher le basculement du signal sur la sortie (42) du comparateur (40) en dehors des périodes (11', 13') de transition du premier signal retardé (50)
à comparer au seuil (46, 48).
8. Dispositif selon la revendication 7, caractérisé en ce qu'on ajoute au signal sur l'une des entrées du comparateur (40) une valeur qui permet de confirmer le signal de sortie (42) du comparateur, en dehors des périodes de transition du signal à
convertir retardé (50).
9. Dispositif selon la revendication 8, caractérisé en ce qu'un circuit de réaction (52) est prévu entre la sortie (42)
du comparateur (40) et une entrée (401) de ce comparateur.
10. Dispositif selon la revendication 9, caractérisé en ce que le circuit de réaction (52) comporte un atténuateur (56),
de préférence réglable.
11. Dispositif selon la revendication 8,9 ou 10, carac-
térisé en ce qu'il comporte un moyen pour superposer un signal de déport (68) au signal (36) à convertir afin que les valeurs ou décalages confirmant le signal de sortie du comparateur soient sensiblement symétriques par rapport au signal de sortie
moyen du comparateur.
12. Dispositif selon la revendication 7, caractérisé en ce qu'il comporte un moyen (80) pour permettre un basculement du signal sur la sortie (42) du comparateur (40) seulement lors des transitions (11', 13') du signal à convertir retardé (50), le comparateur étant inhibé en dehors des périodes d'autorisation, le signal sur ses sorties ne pouvant changer d'état lors des
périodes d'inhibition.
13. Dispositif selon la revendication 12, caractérisé en ce que le comparateur (40) est inhibé pour une transition du signal (36) à convertir qui a le même sens que la transition
d'une transition immédiatement précédente.
14. Dispositif selon la revendication 12 ou 13, carac-
térisé en ce que le comparateur (40) est inhibé pour une transi-
tion dont l'amplitude de la transition est inférieure à une
valeur déterminée.
- 15. Dispositif selon l'une quelconque des revendica-
tions 12 à 14, caractérisé en ce qu'il comporte un différentia-
teur (86, 88) qui dérive le signal (36) à convertir et un compa-
rateur (92) pour comparer le signal dérivée à une référence (Vref).
16. Dispositif selon la revendication 15, caractérisé en ce qu'à partir du signal de sortie du comparateur (92), on crée une impulsion (124) de validation du comparateur principal (40), cette impulsion (124) ayant un instant de démarrage et une durée telles que la validation du comparateur principal (40) n'intervienne que pendant les périodes de transition du signal à
convertir retardé (50).
17. Dispositif selon la revendication 16, caractérisé en ce que, pour créer une impulsion de validation, on prévoit une porte OU exclusif (112) dont une première entrée (116) est reliée à la sortie du comparateur (92) du circuit de validation (80) et dont la deuxième entrée est reliée à la sortie de ce
comparateur (92) du circuit de validation (80) par l'intermé-
diaire d'un élément de retard (114).
18. Application du procédé selon l'une quelconque des
revendications 1 à 5 à la mise en forme de signaux issus de
cartes graphiques d'ordinateurs ou de stations de travail.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9815055A FR2786631A1 (fr) | 1998-11-30 | 1998-11-30 | Procede de conversion d'un signal analogique en un signal rectangulaire et dispositif pour la mise en oeuvre de ce procede |
| US09/447,001 US6362673B1 (en) | 1998-11-30 | 1999-11-22 | Process for converting an analogue signal into a rectangular signal and device for implementing this process |
| EP99402891A EP1006654A1 (fr) | 1998-11-30 | 1999-11-22 | Circuit de seuillage utilisant un comparateur avec hystérésis |
| JP11338539A JP2000236240A (ja) | 1998-11-30 | 1999-11-29 | アナログ信号を矩形信号に変換する方法及びこの方法を実施する装置 |
| CN99125245.4A CN1255781A (zh) | 1998-11-30 | 1999-11-30 | 将模拟信号变换成矩形信号的方法和实现该方法的装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9815055A FR2786631A1 (fr) | 1998-11-30 | 1998-11-30 | Procede de conversion d'un signal analogique en un signal rectangulaire et dispositif pour la mise en oeuvre de ce procede |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2786631A1 true FR2786631A1 (fr) | 2000-06-02 |
Family
ID=9533352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9815055A Withdrawn FR2786631A1 (fr) | 1998-11-30 | 1998-11-30 | Procede de conversion d'un signal analogique en un signal rectangulaire et dispositif pour la mise en oeuvre de ce procede |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6362673B1 (fr) |
| EP (1) | EP1006654A1 (fr) |
| JP (1) | JP2000236240A (fr) |
| CN (1) | CN1255781A (fr) |
| FR (1) | FR2786631A1 (fr) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3815437B2 (ja) * | 2001-03-19 | 2006-08-30 | 株式会社日立製作所 | インターフェース回路 |
| CN101483621B (zh) * | 2008-05-08 | 2011-07-20 | 中兴通讯股份有限公司 | 一种基带信号的恢复方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1984000452A1 (fr) * | 1982-07-06 | 1984-02-02 | Motorola Inc | Limiteur a hysterese dynamique |
| GB2172467A (en) * | 1985-03-11 | 1986-09-17 | Mcdonald Richard Albert | Dynamic threshold binary video signal generator |
| US4803710A (en) * | 1986-01-09 | 1989-02-07 | General Electric Company | Storage registers with charge packet accumulation capability, as for solid-state imagers |
| US5214319A (en) * | 1991-05-28 | 1993-05-25 | Motorola, Inc. | Monotonic pulse detector |
| US5274273A (en) * | 1992-01-31 | 1993-12-28 | Sperry Marine Inc. | Method and apparatus for establishing a threshold with the use of a delay line |
| EP0782264A2 (fr) * | 1995-12-26 | 1997-07-02 | Motorola, Inc. | Récepteur numérique à seuils adaptifs |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2548913B1 (de) * | 1975-10-31 | 1976-09-09 | Siemens Ag | Schaltungsanordnung zur Umformung eines Impulsflanken-Datensignals in ein Amplituden-Datensignal |
| JPH01265718A (ja) * | 1988-04-18 | 1989-10-23 | Toshiba Corp | シュミットトリガ回路 |
| US5142554A (en) * | 1990-10-31 | 1992-08-25 | Rose Communications, Inc. | Data separator with noise-tolerant adaptive threshold |
| US5446763A (en) * | 1991-07-02 | 1995-08-29 | Motorola, Inc. | Apparatus and method for converting soft symbols into soft bits |
| US5614905A (en) * | 1994-01-25 | 1997-03-25 | Crane; Ronald C. | High speed serial digital data to analog signal converter |
| US5731719A (en) * | 1995-11-07 | 1998-03-24 | Cypress Semiconductor Corporation | Phase detector for a ternary signal |
-
1998
- 1998-11-30 FR FR9815055A patent/FR2786631A1/fr not_active Withdrawn
-
1999
- 1999-11-22 US US09/447,001 patent/US6362673B1/en not_active Expired - Fee Related
- 1999-11-22 EP EP99402891A patent/EP1006654A1/fr not_active Withdrawn
- 1999-11-29 JP JP11338539A patent/JP2000236240A/ja active Pending
- 1999-11-30 CN CN99125245.4A patent/CN1255781A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1984000452A1 (fr) * | 1982-07-06 | 1984-02-02 | Motorola Inc | Limiteur a hysterese dynamique |
| GB2172467A (en) * | 1985-03-11 | 1986-09-17 | Mcdonald Richard Albert | Dynamic threshold binary video signal generator |
| US4803710A (en) * | 1986-01-09 | 1989-02-07 | General Electric Company | Storage registers with charge packet accumulation capability, as for solid-state imagers |
| US5214319A (en) * | 1991-05-28 | 1993-05-25 | Motorola, Inc. | Monotonic pulse detector |
| US5274273A (en) * | 1992-01-31 | 1993-12-28 | Sperry Marine Inc. | Method and apparatus for establishing a threshold with the use of a delay line |
| EP0782264A2 (fr) * | 1995-12-26 | 1997-07-02 | Motorola, Inc. | Récepteur numérique à seuils adaptifs |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000236240A (ja) | 2000-08-29 |
| US6362673B1 (en) | 2002-03-26 |
| CN1255781A (zh) | 2000-06-07 |
| EP1006654A1 (fr) | 2000-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0027066B1 (fr) | Dispositif de détection de signaux vocaux et système d'alternat comportant un tel dispositif | |
| FR2598049A1 (fr) | Amplificateur d'isolation transmettant des signaux a des instants precis a travers une barriere d'isolation | |
| EP2201689B1 (fr) | Quantificateur, convertisseur analogique-numerique comprenant un tel quantificateur, et recepteur ultra-large bande integrant un tel convertisseur | |
| FR2568014A1 (fr) | Dispositif de detection de parasites en forme d'impulsion et dispositif de suppression de parasites en forme d'impulsion muni d'un dispositif de detection de parasites en forme d'impulsion | |
| FR2787651A1 (fr) | Detecteur numerique de frequence de phase | |
| FR2516323A1 (fr) | Circuit servant a convertir un signal d'information en un signal rectangulaire | |
| FR2551231A1 (fr) | Circuit de controle parametrique en courant alternatif | |
| FR2766993A1 (fr) | Circuit de retard reglable | |
| FR2786631A1 (fr) | Procede de conversion d'un signal analogique en un signal rectangulaire et dispositif pour la mise en oeuvre de ce procede | |
| EP0359633B1 (fr) | Détectuer d'enveloppe logarithmique de signal analogique | |
| CH500633A (fr) | Procédé et dispositif d'accord automatique sur une fréquence donnée, d'un circuit oscillant à fréquence réglable | |
| EP2553841B1 (fr) | Dispositif et procédé de traitement d'un signal optique | |
| EP0589749A1 (fr) | Circuit de codage analogique-numérique à compensation automatique du décalage du zéro | |
| FR2568740A1 (fr) | Generateur de signaux de declenchement de la composante de synchronisation de sous-porteuse de chrominance | |
| FR2649265A1 (fr) | Circuit amplificateur-separateur pour la conversion ttl-cmos | |
| EP0390645A1 (fr) | Procédé et dispositif de réduction du bruit sur un signal codable à plusieurs niveaux prédéterminés | |
| FR2560401A1 (fr) | Circuit de commande a passivite integree | |
| EP0905946B1 (fr) | Commande d'échantillonnage d'un signal biphase | |
| FR2762162A1 (fr) | Dispositif d'alignement numerique | |
| FR2598050A1 (fr) | Dispositif de decodage pour code cmi | |
| CA1287126C (fr) | Procede de detection de faux accrochages du signal de reference sur le signal a demoduler en demodulation numerique coherente et dispositif mettant en oeuvre un tel procede | |
| FR2545304A1 (fr) | Dispositif d'extraction des impulsions de synchronisation d'un signal video et de generation de signaux d'alignement | |
| EP1296469B1 (fr) | Dispositif de décision pour un signal électrique modulé | |
| FR2802366A1 (fr) | Bascule analogique a commande par impulsions | |
| EP3258682B1 (fr) | Chaine d'acquisition d'un signal analogique |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse | ||
| ST | Notification of lapse |