FR2770668A1 - Lecteur de cartes a puce et procede de lecture - Google Patents
Lecteur de cartes a puce et procede de lecture Download PDFInfo
- Publication number
- FR2770668A1 FR2770668A1 FR9713864A FR9713864A FR2770668A1 FR 2770668 A1 FR2770668 A1 FR 2770668A1 FR 9713864 A FR9713864 A FR 9713864A FR 9713864 A FR9713864 A FR 9713864A FR 2770668 A1 FR2770668 A1 FR 2770668A1
- Authority
- FR
- France
- Prior art keywords
- contact
- reader
- card
- contact pads
- tabs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
- G06K7/0013—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers
- G06K7/0021—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers for reading/sensing record carriers having surface contacts
Landscapes
- Engineering & Computer Science (AREA)
- Artificial Intelligence (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Abstract
Lecteur d'objets portables ou portatifs à circuit intégré du type carte à puce munis de N plages de contact.Selon l'invention ledit lecteur comprend un contacteur comportant 2n pattes pour établir les connexions électriques avec n desdites plages de contact, n et N étant des nombres entiers supérieurs ou égaux à 1, caractérisé en ce que deux desdites 2n pattes sont destinées à venir se placer sur une desdites N plages de contact.Application au domaine des cartes à puce à contacts.
Description
LECTEUR DE CARTES A PUCE ET PROCEDE DE LECTURE
L'invention concerne des lecteurs d'objets portables ou portatifs à circuit intégré, ainsi qu'un procédé de lecture desdits objets. Les objets sont plus particulièrement des cartes à puce munies de plages de contact, les lecteurs comprenant alors un contacteur comportant des pattes pour une connexion électrique avec lesdites plages de contact.
L'invention concerne des lecteurs d'objets portables ou portatifs à circuit intégré, ainsi qu'un procédé de lecture desdits objets. Les objets sont plus particulièrement des cartes à puce munies de plages de contact, les lecteurs comprenant alors un contacteur comportant des pattes pour une connexion électrique avec lesdites plages de contact.
Lorsqu'un utilisateur souhaite effectuer une transaction au cours de laquelle des données seront lues et/ou écrites dans le circuit intégré de sa carte, il insère tout d'abord celle-ci dans une fente d'un lecteur d'un terminal. Là, un contacteur dudit lecteur relie électriquement les plages de contacts de sa carte et par suite, le circuit intégré. De premières vérifications sont effectuées : la carte est reconnue en tant que telle.
Dans la plupart des applications, la carte et le lecteur s'authentifient mutuellement et l'identité de l'utilisateur peut être vérifiée par l'intermédiaire d'un code confidentiel. Dans ces conditions, la puce de la carte peut dialoguer avec une partie active du terminal.
Lorsque la transaction est effectuée, le porteur retire naturellement sa carte du lecteur.
Néanmoins, certaines transactions avortent. Dans ce cas, le terminal refuse habituellement la carte. Le porteur lit alors, sur un écran du terminal, un message du type suivant: "carte refusée".
Bien souvent, un tel refus est la conséquence d'une défaillance dans l'établissement de la connexion électrique entre les pattes du contacteur du lecteur et les plages de contact de la carte.
En effet, dans certains cas, notamment au fur et à mesure du temps, les pattes du lecteur s'usent et/ou se déforment légèrement et ne permettent plus une connexion électrique avec les plages de contacts auxquelles elles sont associées.
Dans d'autres cas, c'est un mauvais état de surface des plages de contacts des cartes qui ne permet plus cette connexion.
En fait, de multiples manipulations de la carte par le porteur ainsi que des pollutions organiques comme la sueur constituent, à la surface des plages de contact de la carte, de minces couches isolantes.
Or, les tensions mises en jeu dans l'établissement des connexions électriques sont de l'ordre de 3 à 5 Volts. Ces faibles tensions ne sont bien souvent pas suffisantes pour entraîner la disruption des couches isolantes ainsi formées, couches qui favorisent l'établissement de connexions électriques fortement résistives, ne garantissant pas un bon fonctionnement de la carte.
Certes, dans la plupart des cas, un retrait puis une réinsertion de la carte suffit pour que le problème disparaisse. C'est la raison pour laquelle on a pu noter que le taux d'échec d'une transaction à la deuxième insertion est bien plus faible que celui apparaissant à la première insertion.
Toutefois, même si une réinsertion de la carte suffit bien souvent, une mauvaise connexion électrique est susceptible de perturber le fonctionnement de la carte voire d'altérer le contenu d'une mémoire de ladite carte, la rendant quelquefois inutilisable. Une telle perturbation intervient par exemple au cours d'une transaction interrompue par l'accroissement brutal de la résistance série sur une au moins des plages de contact.
Notamment, l'alimentation des circuits intégrés de type CMOS peut s'effectuer par une autre connexion que celle prévue à cet effet. Le fonctionnement du circuit intégré s'effectue alors dans des conditions anormales qui diminuent ses performances nominales.
Ainsi, compte tenu de ce qui précède, un but de la présente invention est de fournir aux fabricants de terminaux de cartes à mémoires avec contacts un lecteur ainsi qu'un procédé de lecture destines à minimiser les consequences d'une mauvaise connexion électrique entre la carte et le terminal.
Une solution à ce problème, telle que proposée selon l'invention, a pour premier objet un lecteur d'objets portables à circuit intégré du type carte à puce munis de N plages de contact, ledit lecteur comprenant un contacteur comportant 2n pattes pour une connexion électrique avec n desdites N plages de contact, n et N étant des nombres entiers supérieurs ou égaux à 1, caractérisé en ce que deux desdites 2n pattes au moins sont destinées à venir se placer sur une desdites N plages de contact. Bien entendu, selon l'invention, on doit comprendre que le contacteur comporte au moins 2n pattes.
Selon un mode de réalisation particulier de l'invention, 2n pattes sont destinées à venir se placer sur n desdites N plages de contact.
Pour une carte à 8 contacts N = 8. Pour une carte à 6 contacts N = 6.
Avantageusement, le lecteur comporte des moyens de mesure de l'ensemble des résistances de contact entre les pattes et les plages, ainsi que des moyens de diagnostic sur la résistance de contact moyenne de l'ensemble de ces résistances. En particulier, le lecteur comporte des moyens pour effectuer une première mesure Vsl de la tension Vs aux bornes de l'ensemble des résistances de contact placées en série et des moyens pour effectuer une deuxième mesure Vs2 de la tension Vs aux bornes de l'ensemble des résistances de contact placées en série et, où les résistances de contact montées en série d'une même plage sont reliées à une charge en parallèle.
L'invention a pour second objet un procédé de lecture d'objets portables à circuit intégré du type carte à puce munis de N plages de contact, ledit lecteur comprenant un contacteur comportant 2n pattes pour une connexion électrique avec n desdites N plages de contact, n et
N étant des nombres entiers supérieurs ou égaux à 1, caractérisé en ce que deux desdites 2n plages au moins viennent se placer sur une desdites N plages de contact.
N étant des nombres entiers supérieurs ou égaux à 1, caractérisé en ce que deux desdites 2n plages au moins viennent se placer sur une desdites N plages de contact.
Avantageusement, on mesure la résistance de l'ensemble des résistances de contact, on effectue un diagnostic de la résistance de l'ensemble des plages de contact et, au delà d'une valeur de la résistance de l'ensemble des plages de contact, on n'effectue pas de transaction et il est demandé à l'utilisateur de retirer et de réintroduire sa carte.
Ainsi, il est permis de faire un diagnostic sur la présence d'une résistance de contact trop élevée, ledit diagnostic imposant le cas échéant à l'utilisateur de réintroduire sa carte de manière à prévenir les défaillances de la carte à circuit intégré associées à de telles conditions.
Par ailleurs, il est possible d'effectuer une maintenance préventive du lecteur.
La description qui va suivre, et qui ne comporte aucun caractère limitatif, permettra de mieux comprendre la manière dont l'invention peut être mise en pratique.
Elle doit être lue au regard des dessins annexés, dans lesquels
- la figure 1 montre, en perspective, une carte à puce destinée à être insérée dans une fente d'un lecteur selon l'invention;
- la figure 2 montre, en coupe transversale, un module électronique d'une carte à puce sur lequel reposent des pattes d'un contacteur d'un lecteur selon l'invention;
- la figure 3 montre, en vue de dessus, les plages de contact d'une carte à puce sur laquelle reposent des extrémités des pattes selon l'invention;
- la figure 4A montre, en perspective, une prise de contact suivant l'invention et la figure 4B est un schéma électrique de ladite prise de contact;
- la figure 5 est un schéma électrique représentatif d'un dispositif de mesure des résistances de contact pour la mise en oeuvre de l'invention;
- la figure 6 est un schéma électrique représentatif d'un dispositif de diagnostic des résistances de contact pour la mise en oeuvre de l'invention;
- la figure 7 est un diagramme représentatif des différentes phases de mise en oeuvre de l'invention ; et
- la figure 8 est une courbe représentative de la tension Vm en fonction de la résistance de contact moyenne Rc.
- la figure 1 montre, en perspective, une carte à puce destinée à être insérée dans une fente d'un lecteur selon l'invention;
- la figure 2 montre, en coupe transversale, un module électronique d'une carte à puce sur lequel reposent des pattes d'un contacteur d'un lecteur selon l'invention;
- la figure 3 montre, en vue de dessus, les plages de contact d'une carte à puce sur laquelle reposent des extrémités des pattes selon l'invention;
- la figure 4A montre, en perspective, une prise de contact suivant l'invention et la figure 4B est un schéma électrique de ladite prise de contact;
- la figure 5 est un schéma électrique représentatif d'un dispositif de mesure des résistances de contact pour la mise en oeuvre de l'invention;
- la figure 6 est un schéma électrique représentatif d'un dispositif de diagnostic des résistances de contact pour la mise en oeuvre de l'invention;
- la figure 7 est un diagramme représentatif des différentes phases de mise en oeuvre de l'invention ; et
- la figure 8 est une courbe représentative de la tension Vm en fonction de la résistance de contact moyenne Rc.
A la figure 1, on a représenté un lecteur 1 selon l'invention. Un tel lecteur 1 constitue en pratique un élément d'un terminal. Selon les applications auxquelles ledit terminal est destiné, il s'agit par exemple d'un publiphone, d'un terminal bancaire ou, dans le cas d'applications du domaine de la santé, d'un terminal santé.
Le lecteur 1 comporte une ouverture, généralement une fente 2 destinée à recevoir un objet portable.
Un tel objet est notamment un objet au format carte 3 tel que défini selon la norme ISO 7810. Toutefois, il peut se présenter sous un format différent. C'est le cas notamment des étiquettes électroniques ou des jetons.
L'objet portable comporte au moins un circuit intégré, connecté à une interface physique de liaison dudit circuit intégré avec le monde extérieur ainsi qu'un corps d'objet.
Le corps d'objet 4 est de nature polymérique thermoplastique ou thermodurcissable.
Le circuit intégré est à logique câblée ou à microprocesseur. Il est généralement contenu dans un module électronique. Ainsi que cela est montré à la figure 2, ce module 6 présente N plages de contact 7 métalliques affleurantes à la surface du corps carte 4, N étant un nombre entier supérieur à 0. Ces plages 7 constituent l'interface physique précitée. Elles reposent sur une épaisseur d'un matériau 8 diélectrique du type époxy percé de trous debouchants 9 ou puits qui permettent une connexion desdites plages 7, à des plots 10 de contact du circuit intégré. Cette connexion est effectuée par des fils 11 d'or ou d'aluminium. L'ensemble, circuit intégré 5 et fils 11, est enrobé dans une résine 12. On notera toutefois que, dans d'autres modes de réalisation, le circuit intégré 5 est directement inséré dans le corps de carte 4 et connecté aux plages de contact 7 ou que la carte 3 peut comporter des moyens permettant un fonctionnement sans contact. Elle est alors dite à fonctionnement mixte.
Dans le cas d'un objet au format carte défini par la norme ISO 7810 précitée, la position et le nombre N des plages 7 sont strictement définis. Ainsi, lorsqu'un utilisateur insère sa carte 3 dans la fente 2 du lecteur 1, 2n pattes 13 ou balais d'un contacteur dudit lecteur 1 viennent au contact physique de la surface des plages 7, 2n étant un nombre entier supérieur à 2. Ces pattes 13 permettent notamment une connexion électrique desdites plages 7 avec des moyens de lecture et/ou d'écriture du lecteur 1 ou du terminal.
Selon l'invention, deux desdites 2n pattes sont destinées à venir se placer en contact physique sur une des N plages de contact.
En pratique, ainsi que cela est montré à la figure 3, 2n pattes sont destinées à venir se placer sur n desdites N plages de contact. Ce qui signifie que, pour une carte à six contacts, le contacteur comporte douze pattes et que, pour une carte à huit contacts, le contacteur comporte seize pattes.
On notera toutefois que, selon l'invention, le nombre de pattes 13 par plage 7 n'est pas limité à deux. Par ailleurs, certaines plages 7 peuvent recevoir une patte 13 du moment qu'au moins une plage 7 reçoit au moins deux pattes 13.
Ainsi que cela est montré aux figures 4A et 4B, chaque ensemble de pattes 13 mesure la somme des résistances Rcl, Rc2 et Rm pour une plage de contact 7. L'ensemble des deux pattes 13 formant une prise de contact.
Selon l'invention, on utilise deux pattes de contact sur chaque plage 7 d'une carte à circuit intégré, on mesure la résistance de contact formée par Rcl en série avec Rc2 pour une au moins des plages de contact 7 et on effectue un diagnostic de la ou des connexions électriques entre le lecteur 1 et la carte 3 en vue de déterminer si ces connexions permettent de garantir une bonne lecture et/ou écriture du circuit intégré 5. De même selon l'invention, le diagnostic effectué sur la ou les connexions électriques entre le lecteur 1 et la carte 3 est utilisé pour renseigner les équipes de maintenance en charge des lecteurs.
A cet effet, on a réalisé, dans le lecteur 1 de l'invention, un circuit de mesure des résistances de contact ainsi qu'un circuit de diagnostic desdites résistances.
Le circuit de mesure des résistances de contact est représenté à la figure 5. Dans ce circuit, huit plages de contact pi (i entier naturel variant entre 1 et 8) d'une carte insérée dans un lecteur sont chacune en contact avec deux pattes d'un contacteur dudit lecteur, chaque couple de pattes mesurant une résistance Rcl + Rc2 + Rm d'une plage pi. La résistance Ohmique Rm est négligeable car égale à la faible résistance du métal constitutif des plages comme par exemple du cuivre métallisé ou du bronze métallisé. La métallisation protège les plages de la corrosion industrielle et du brouillard salin.
Les résistances de contact Rcl(pi) et Rc2(pi) des plages pi sont mises en série par la résistance Rm de la plage pi et montées en parallèle avec un commutateur Mi (i entier naturel variant de 1 à 8).
Chaque ensemble constitué par Rcl(pi), Rc2(pi) et la résistance RM(pi) de la plage pi est mis en série, par l'intermédiaire de commutateurs Ni (i entier naturel variant de 1 à 7). On a donc huit commutateurs M1, M2,
M3, M4, M5, M6, M7 et M8 et sept commutateurs N1, N2, N3, N4, N5,
N6 et N7.
M3, M4, M5, M6, M7 et M8 et sept commutateurs N1, N2, N3, N4, N5,
N6 et N7.
Ainsi connectées, l'ensemble des résistances de contact Rcl(pi) et
Rc2(pi) associées aux commutateurs Mi et Ni est alimenté par un générateur de courant G d'intensité Icc, à l'aide du commutateur N8.
Rc2(pi) associées aux commutateurs Mi et Ni est alimenté par un générateur de courant G d'intensité Icc, à l'aide du commutateur N8.
Par ailleurs, la patte mesurant la résistance de contact Rcl(pl) de la plage pl est reliée, par l'intermédiaire d'un commutateur L1, à un circuit d'alimentation G' filtré par un condensateur C 1, la patte mesurant la résistance de contact Rcl(p8) de la plage p8 est reliée à la masse et les résistances Rc2(p2), Rc2(p3), Rc2(p4), Rc2(p5), Rc2(p6) et
Rc2(p7) sont respectivement reliées, par des commutateurs L2, L3, L4,
L5, L6 et L7, à des broches signal électrique S1, S2, S3, S4, S5, S6, lesdits signaux provenant d'une partie active du terminal.
Rc2(p7) sont respectivement reliées, par des commutateurs L2, L3, L4,
L5, L6 et L7, à des broches signal électrique S1, S2, S3, S4, S5, S6, lesdits signaux provenant d'une partie active du terminal.
Un signal CkO commande l'état passant ou non des commutateurs Li, un signal Ckl commande l'état passant ou non des commutateurs Ni et un signal Ck3 commande l'état passant ou non des commutateurs Mi.
Lorsque le signal CkO est inactif, nous sommes en phase de diagnostic des résistances de contact. Lorsque le signal CkO est actif le module de la carte est alimenté normalement et le lecteur est relié au circuit intégré 5.
Un amplificateur opérationnel AO asservit la tension aux bornes du condensateur C1 à une tension Vréf de référence et ce, indépendamment de la résistance à l'état passant du commutateur L1.
L'alimentation du circuit intégré de la carte effectuée via les plages pl et p5 est ainsi régulée à une valeur proportionnelle à Vrèf suivant les spécifications du circuit intégré et découplée en hautes fréquences par le condensateur C1. Sauf à considérer les résistances de contact Rcl (pl) et Rcl (p8) le circuit intégré est alimenté dans de bonnes conditions.
Un amplificateur Al isole le circuit de test des résistances de contact (figure 5) du circuit de diagnostic des résistances de contact (figure 6). Une tension Vs peut alors être mesurée aux bornes du circuit de mesure, en sortie de l'amplificateur Al.
Le circuit de diagnostic des résistances de contact est représenté à la figure 6.
Ce circuit comporte un amplificateur A2 aux bornes d'entrée duquel sont reliées, d'une part, un condensateur C2 et, d'autre part, des commutateurs 01, 02, 03 et 04 dont l'état passant ou non est respectivement commandé par les signaux Ck2, Ck4, Ck5 ou Ck6. Le signal Ck2 commande en outre l'état passant ou non d'un commutateur P1 placé entre l'entrée et la sortie de l'amplificateur A2. Des bascules de type D, référencées B1, B2 et B3, sont connectées en sortie de l'amplificateur A2. Des signaux Ck7, Ck8 et Ck9 commandent l'état logique de l'entrée C desdites bascules de type D, respectivement B1, B2 et B3.
Dans un tel circuit, l'amplificateur A2, dont le gain est par exemple supérieur à 50.000, amplifie la tension Vs relativement à la tension Vréf -el, Vréf - g2 ou Vréf - g3 suivant l'état des commutateurs 02, 03, et 04, compte tenu des résistances R3, R4, R5 et R6. Les bascules B1, B2 et B3 mémorisent l'état de l'ensemble des résistances existant entre les pattes et les plages de contact pi.
Le principe de mesure et de diagnostic élimine les influences:
a. des tensions aux bornes des commutateurs Ni sur la mesure de la tension aux bornes des résistances de contacts Rcl(pi) et
Rc2 (pi),
b. de la tension d'offset Vol de l'amplificateur Al sur la tension de sortie Vs,
c. de la tension d'offset Vo2 de l'amplificateur A2 sur le diagnostic et,
d. des courants de fuite entre les plages pi et la masse au travers du circuit intégré.
a. des tensions aux bornes des commutateurs Ni sur la mesure de la tension aux bornes des résistances de contacts Rcl(pi) et
Rc2 (pi),
b. de la tension d'offset Vol de l'amplificateur Al sur la tension de sortie Vs,
c. de la tension d'offset Vo2 de l'amplificateur A2 sur le diagnostic et,
d. des courants de fuite entre les plages pi et la masse au travers du circuit intégré.
Le diagnostic s'effectue en différentes phases représentées à la figure 7 selon l'état logique des signaux Cki.
En phase Ckl et Ck2, seuls les signaux Ckl et Ck2 sont au niveau logique 1, les commutateurs Ni et 01 sont à l'état passant et la tension Vs en sortie de l'amplificateur Al monté en suiveur est égale à Vsl tel que
Vsl= Icc[SiRNi + Si(Rcl(pi) + Rc2(pi))] - Vol (1) où RNi est la résistance d'un commutateur Ni à l'état passant, par exemple 50 Q, Icc est le courant de mesure, par exemple 2mA, et Vol est la tension d'offset de l'amplificateur A1. L'amplificateur A2 est monté en suiveur, c'est la phase de mémorisation de la tension Vsl d'une part et de la tension Vréf en relation avec la tension d'offset Vo2 d'autre part aux bornes du condensateur C2.
Vsl= Icc[SiRNi + Si(Rcl(pi) + Rc2(pi))] - Vol (1) où RNi est la résistance d'un commutateur Ni à l'état passant, par exemple 50 Q, Icc est le courant de mesure, par exemple 2mA, et Vol est la tension d'offset de l'amplificateur A1. L'amplificateur A2 est monté en suiveur, c'est la phase de mémorisation de la tension Vsl d'une part et de la tension Vréf en relation avec la tension d'offset Vo2 d'autre part aux bornes du condensateur C2.
La tension Vc2 aux bornes du condensateur C2 est alors égale à:
Vc2 = Icc[SiRNi + Si(Rc1(pi) + Rc2(pi))] - Vol - (Vréf + Vo2) (2).
Vc2 = Icc[SiRNi + Si(Rc1(pi) + Rc2(pi))] - Vol - (Vréf + Vo2) (2).
Dans une phase suivante, le signal Ck2 est au niveau logique 0, le signal Ckl est au niveau logique 1 et le signal Ck3 est au niveau logique 1, comme dans les phases suivantes. La tension Vs de sortie de l'amplificateur Al monté en suiveur vaut Vs2 tel que
Vs2 = Icc[SiRNi + Li(Rcl(pi) + Rc2(pi))//RMi] - Vol (3) où RMi est la résistance du commutateur Mi à l'état conducteur, par exemple 5 Q.
Vs2 = Icc[SiRNi + Li(Rcl(pi) + Rc2(pi))//RMi] - Vol (3) où RMi est la résistance du commutateur Mi à l'état conducteur, par exemple 5 Q.
Soit:
2Rci = Rc1(pi) + Rc2(pi) (4)
La tension présente sur la broche négative de l'amplificateur A2 est alors égale à
Vpin-A2 = Vs2 - Vc2 (5), c'est-à-dire
Vpin-A2 = Icc (#I(2Rci//RMi) - L2Rci) + Vréf + Vo2 (6).
2Rci = Rc1(pi) + Rc2(pi) (4)
La tension présente sur la broche négative de l'amplificateur A2 est alors égale à
Vpin-A2 = Vs2 - Vc2 (5), c'est-à-dire
Vpin-A2 = Icc (#I(2Rci//RMi) - L2Rci) + Vréf + Vo2 (6).
En phase Ck4, Ck3 et Ck4 sont au niveau logique 1 et la tension sur la broche positive de l'amplificateur A2 utilisé en comparateur est égale à:
Vpin+A2 = Vrèf - E1 (7)
L'amplificateur travaille en mode comparateur et sa sortie bascule à un niveau logique 1 lorsque:
Vpin-A2 < Vpin+A2 + Vo2 (8)
c'est-à-dire lorsque
IccL2Rci( 1 -RMi/ (2Rci+RMi)) > El (9) soit
Vm = IccCi2Rci(l-RMi/ (2Rci+RMi)) (10)
Vm = Icc#I2Rci(1-1+ 2Rci/RMi)) (11)
pour 2Rci/RMi < < 1 i
(1/(1+2Rci/RMi)) = 1/(1+2#) = 1- 2E = 1 - 2Rci/RMi (12)
Vm = Icc L4Rci2/RMi (13)
Dans le cas d'une carte à 8 contacts et pour une résistance Rci égale à Rc et une résistance RMi égale à RM quel que soit I,
Vm = Icc 32 Rc2/RM (14)
L'invention permet donc de mesurer Rc, la résistance de contact moyenne.
Vpin+A2 = Vrèf - E1 (7)
L'amplificateur travaille en mode comparateur et sa sortie bascule à un niveau logique 1 lorsque:
Vpin-A2 < Vpin+A2 + Vo2 (8)
c'est-à-dire lorsque
IccL2Rci( 1 -RMi/ (2Rci+RMi)) > El (9) soit
Vm = IccCi2Rci(l-RMi/ (2Rci+RMi)) (10)
Vm = Icc#I2Rci(1-1+ 2Rci/RMi)) (11)
pour 2Rci/RMi < < 1 i
(1/(1+2Rci/RMi)) = 1/(1+2#) = 1- 2E = 1 - 2Rci/RMi (12)
Vm = Icc L4Rci2/RMi (13)
Dans le cas d'une carte à 8 contacts et pour une résistance Rci égale à Rc et une résistance RMi égale à RM quel que soit I,
Vm = Icc 32 Rc2/RM (14)
L'invention permet donc de mesurer Rc, la résistance de contact moyenne.
A la figure 8, on a tracé la variation de la tension Vm en fonction de la résistance Rc, avec un courant Icc de 2mA et une résistance RM de SQ. Pour Rc = 100mQ, la tension Vm est supérieure à 100 pLV. Dans l'hypothèse ou E1 vaut 100 pV et avec un gain de 50.000 pour l'amplificateur A2, l'état logique sur les entrées D des bascules B1, B2 et B3 est égal à 1.
Durant cette phase, l'influence de compensation Vo2 a été annulée. Ainsi, en fin de cycle Ck4, le signal logique à l'entrée des bascules B1, B2 et B3 indique si la résistance de contact Rc est plus grande qu'une valeur de consigne calibrée par E1, Icc et RM. De même, durant les phases Ck5/Ck8 et Ck6/Ck9 respectivement avec les tensions de consignes E2 et E3.
A la figure 6, si l'on définit Q1, Q2 et Q3 comme étant l'état logique de sortie des bascules B1, B2 et B3 respectivement
Qi = i Si Icc 32 Rc2/RM > E1 (15)
Q2 = i Si Icc 32 Rc2/RM > E2 (16)
Q3 = i Si Icc 32 I?c2/RM > E3 (17)
Lorsque les trois bascules B1, B2 et B3 sont à l'état logique 0, la résistance Rc est inférieure à une première valeur, par exemple 100mQ.
Qi = i Si Icc 32 Rc2/RM > E1 (15)
Q2 = i Si Icc 32 Rc2/RM > E2 (16)
Q3 = i Si Icc 32 I?c2/RM > E3 (17)
Lorsque les trois bascules B1, B2 et B3 sont à l'état logique 0, la résistance Rc est inférieure à une première valeur, par exemple 100mQ.
Les liaisons électriques de chacune des pattes du lecteur avec chacune des plages de la carte sont excellentes. La transaction est autorisée.
Lorsque la bascule B1 est à l'état logique 1 et les deux autres bascules sont à l'état logique 0, la résistance Rc est supérieure à la première valeur mais inférieure à une seconde valeur, par exemple 1 Q.
Les liaisons électriques de chacune des pattes du lecteur avec chacune des plages de la carte sont bonnes. La transaction est autorisée.
Lorsque la bascule B2 est à l'état logique 1 et la bascule B3 est à l'état logique 0, la résistance de contact moyenne est supérieure à la seconde valeur mais inférieure à une troisième valeur, par exemple 10Q.
La résistance de contact moyenne est alors considérée comme passable et la carte doit être retirée puis réinsérée pour subir un nouveau diagnostic. De manière avantageuse, le terminal est alerté sur l'état des contacts. il gère cette situation et détermine s'il s'agit d'une carte aux contacts altérés ou s'il s'agit d'un lecteur en fin de vie.
Lorsque les trois bascules B1, B2, B3 sont à l'état logique 1, la résistance Rc est supérieure à la troisième valeur. Elle est alors considérée comme inacceptable pour assurer une transaction fiable et, de même que dans le cas précédent, la carte doit être retirée et réinsérée. Lors de la réinsertion, les pattes sont nettoyées par l'arête de la carte et, réciproquement, les plages sont nettoyées par les pattes. La carte subit alors une nouvelle mesure et un nouveau diagnostic. Le terminal est bien alerté sur l'état des contacts. il gère cette situation et détermine s'il s'agit d'une carte aux contacts altérés ou s'il s'agit d'un lecteur qui nécessite une intervention de maintenance sur ses pattes.
En définitive, si chaque point du contacteur est constitué d'une prise de deux pattes de contact, la première patte est utilisée pour relier le lecteur de carte au circuit intégré et la seconde est utilisée avec la première par une mesure de résistance de contact. La carte est déclarée en contact avec le contacteur lorsque la résistance de contact moyenne de chaque point du contacteur est compatible avec un fonctionnement normal du circuit intégré. Si la résistance Rc est supérieure à une limite fixée par exemple à lOOmQ, le terminal demande au porteur de réintroduire sa carte. Si la résistance Rc reste supérieure à 100 mQ, la transaction n'est pas effectuée. Si la résistance Rc devient inférieure à cette limite, la transaction est effectuée. L'extraction et une nouvelle insertion favorise le nettoyage des plages de contact de la carte. Dans ces conditions, une mauvaise transaction liée à un problème d'interface usagé et nécessitant une maintenance est peu probable car l'opérateur possède les éléments pour maintenir ses lecteurs.
Grâce à la mise en oeuvre de l'invention, le nombre de cartes retournées par les opérateurs baisse. L'état du parc de lecteur est maitrisé et la fiabilité du système est améliorée. Les opérateurs, disposent alors d'un indicateur fiable du niveau d'usure des contacteurs utilisés dans les terminaux. Une information sur le niveau d'usure du contacteur est susceptible de permettre la mise en place d'une maintenance préventive ciblée.
Claims (10)
1. Lecteur (1) d'objets portables (3) à circuit intégré (5) du type
carte à puce munis de N plages (7) de contact, ledit lecteur (i)
comprenant un contacteur comportant 2n pattes (13) pour une
connexion électrique avec n desdites N plages (7) de contact, n et N
étant des nombres entiers supérieurs ou égaux à 1, caractérisé en ce
que deux desdites 2n pattes (13) au moins sont destinées à venir se
placer sur une desdites N plages (7) de contact.
2. Lecteur (1) selon la revendication 1, caractérisé en ce que 2n pattes (13) sont destinées à venir se placer sur n desdites N plages (7) de contact.
3. Lecteur (1) selon l'une des revendications 1 ou 2, caractérisé en ce qu'il comporte des moyens de mesure de l'ensemble des résistances de contact entre les pattes (13) et les plages (7).
4. Lecteur (1) selon la revendication 3, caractérisé en ce que les
plages (7) de contact sont connectées à des plots (10) de contact du
circuit intégré (5) lorsque les 2n pattes (13) du contacteur sont placées
sur N desdites plages (7) de contact.
5. Lecteur (1) selon l'une des revendications précédentes,
caractérisé en ce qu'il comporte des moyens de diagnostic de
l'ensemble des résistances de contact entre les pattes (13) et les plages
(7).
6. Lecteur (1) selon l'une des revendications 2 à 5, caractérisé
en ce qu'il comporte des moyens pour effectuer une première mesure
Vs1 de la tension Vs aux bornes de l'ensemble des résistances de
contact placées en série et des moyens pour effectuer une deuxième
mesure Vs2 de la tension Vs aux bornes de l'ensemble des résistances
de contact placées en série.
7. Procédé de lecture d'objets portables (3) à circuit intégré (5)
du type carte à puce munis de N plages (7) de contact, ledit lecteur (1)
comprenant un contacteur comportant 2n pattes (13) pour une
connexion électrique avec n desdites N plages (7) de contact, n et N
étant des nombres entiers supérieurs ou égaux à 1, caractérisé en ce que
- deux desdites 2n pattes (13) au moins viennent se placer sur une desdites N plages (7) de contact.
8. Procédé selon la revendication 7, caractérisé en ce qu'on mesure la résistance de l'ensemble des plages de contact.
9. Procédé selon la revendication 8, caractérisé en ce qu'on effectue un diagnostic de la résistance de l'ensemble des résistances de contact.
10. Procédé selon la revendication 9, caractérisé en ce que, au delà d'une valeur de la résistance de l'ensemble des résistances de contact, on n'effectue pas de transaction et il est demandé à l'utilisateur de retirer et de réintroduire sa carte.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9713864A FR2770668B1 (fr) | 1997-11-04 | 1997-11-04 | Lecteur de cartes a puce et procede de lecture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9713864A FR2770668B1 (fr) | 1997-11-04 | 1997-11-04 | Lecteur de cartes a puce et procede de lecture |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2770668A1 true FR2770668A1 (fr) | 1999-05-07 |
| FR2770668B1 FR2770668B1 (fr) | 2000-01-07 |
Family
ID=9513023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9713864A Expired - Fee Related FR2770668B1 (fr) | 1997-11-04 | 1997-11-04 | Lecteur de cartes a puce et procede de lecture |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2770668B1 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0996102A1 (fr) * | 1998-10-20 | 2000-04-26 | France Telecom | Procédé de controle d'un terminal muni d'un connecteur de carte à micromodules à contacts |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2483102A1 (fr) * | 1980-05-20 | 1981-11-27 | Gao Ges Automation Org | Procede d'attouchement des contacts galvaniques d'un document d'identification comportant un module de circuit integre incorpore |
| EP0595305A1 (fr) * | 1992-10-28 | 1994-05-04 | Sony Corporation | Lecteur de cartes à circuits intégrés |
-
1997
- 1997-11-04 FR FR9713864A patent/FR2770668B1/fr not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2483102A1 (fr) * | 1980-05-20 | 1981-11-27 | Gao Ges Automation Org | Procede d'attouchement des contacts galvaniques d'un document d'identification comportant un module de circuit integre incorpore |
| EP0595305A1 (fr) * | 1992-10-28 | 1994-05-04 | Sony Corporation | Lecteur de cartes à circuits intégrés |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0996102A1 (fr) * | 1998-10-20 | 2000-04-26 | France Telecom | Procédé de controle d'un terminal muni d'un connecteur de carte à micromodules à contacts |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2770668B1 (fr) | 2000-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0815528B1 (fr) | Cadre de lecture pour appareil lecteur de carte a microcircuit | |
| EP0819283B1 (fr) | Systeme de collecte d'informations pour lecteurs de cartes | |
| EP0807295B1 (fr) | Connecteur pour appareil lecteur de carte a microcircuit et lecteur de carte comprenant un tel connecteur | |
| WO2009133270A1 (fr) | Objet portable sans contact capable d'apporter une indication sur la performance d'un lecteur sans contact | |
| FR2633420A1 (fr) | Support d'informations et systeme de gestion de tels supports | |
| FR2808608A1 (fr) | Carte a memoire electronique destinee a etre introduite dans un dispositif de traitement | |
| EP4002194B1 (fr) | Dispositif pour l'enrôlement d'une carte à microcircuit | |
| EP0231409B1 (fr) | Lecteur de cartes | |
| FR2770668A1 (fr) | Lecteur de cartes a puce et procede de lecture | |
| EP0965994A1 (fr) | Dispositif à circuit intégré sécurisé au moyen de lignes complémentaires de bus | |
| EP0815529B1 (fr) | Connecteur pour appareil lecteur de carte a microcircuit | |
| EP1053531B2 (fr) | Dispositif a circuit integre securise par attenuation de signatures electriques | |
| CA2163397A1 (fr) | Objet portatif comprenant un circuit electronique alimente par pile interne et comportant une memoire de donnees, procede et dispositif d'alimentation externe de cet objet et de transfert de donnees avec celui-ci | |
| EP0468848B1 (fr) | Connecteur électrique pour carte contenant un circuit électronique et dispositif et procédé de détection de fraude en faisant application | |
| FR2646260A1 (fr) | Lecteur de carte a microcircuit perfectionne | |
| EP1005686B1 (fr) | Procede de detection de fraude des cartes a memoire electronique utilisees en telephonie | |
| FR2659767A1 (fr) | Circuit de caracterisation de microcircuits, lecteur enregistreur de carte a microcircuits, et carte a microcircuits associee. | |
| EP0996102B1 (fr) | Procédé de contrôle d'un terminal muni d'un connecteur de carte à micromodules à contacts | |
| FR2785393A1 (fr) | Appareil de test pour cartes a memoire electronique | |
| FR2811105A1 (fr) | Dispositif de lecture et/ou d'ecriture d'une carte a puce | |
| FR2638552A1 (fr) | Lecteur anti-fraude de cartes a puce | |
| FR2688614A1 (fr) | Carte a memoire electronique avec affichage de la consommation du solde disponible dans sa memoire. | |
| FR2638265A1 (fr) | Support d'informations et systeme de gestion de tels supports | |
| FR2725057A1 (fr) | Support de memorisation de type carte magnetique |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TP | Transmission of property | ||
| ST | Notification of lapse |