FR2745119A1 - Boitier d'encapsulation de circuit integre pour applications hyperfrequences et son procede de fabrication - Google Patents

Boitier d'encapsulation de circuit integre pour applications hyperfrequences et son procede de fabrication Download PDF

Info

Publication number
FR2745119A1
FR2745119A1 FR9601943A FR9601943A FR2745119A1 FR 2745119 A1 FR2745119 A1 FR 2745119A1 FR 9601943 A FR9601943 A FR 9601943A FR 9601943 A FR9601943 A FR 9601943A FR 2745119 A1 FR2745119 A1 FR 2745119A1
Authority
FR
France
Prior art keywords
substrate
conductors
box according
communicating
antenna
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9601943A
Other languages
English (en)
Other versions
FR2745119B1 (fr
Inventor
Salin Marie Laure Joyeux
Jean Philippe Brandeau
Thierry Belloche
Silva Evelyne Da
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Priority to FR9601943A priority Critical patent/FR2745119B1/fr
Publication of FR2745119A1 publication Critical patent/FR2745119A1/fr
Application granted granted Critical
Publication of FR2745119B1 publication Critical patent/FR2745119B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

L'invention concerne les boîtiers d'encapsulation des circuits intégrés hyperfréquence comportant un substrat ayant: - une antenne imprimée hyperfréquence (20); - du côté de sa face avant (15) au moins un emplacement (18) pour le montage d'un circuit intégré et des conducteurs (27); - un capot fermant le boîtier. Application à l'encapsulation de circuits intégrés hyperfréquence dont la fréquence de fonctionnement est comprise entre environ 1 GHz et 40 GHz, voire plus et ayant la capacité de recevoir ou de rayonner des ondes électromagnétiques.

Description

BOîTIER D'ENCAPSULATION DE CIRCUIT INTEGRE POUR
APPUCATIONS HYPERFREQUENCES ET SON PROCEDE DE
FABRICATION
L'invention conceme les boîtiers d'encapsulation des circuits intégrés pour les applications hyperfréquences dont la fréquence est comprise entre environ 1 GHz et 40 GHz, voire plus et son procédé de fabrication.
Les boitiers contiennent des composants actifs, par exemple des circuits intégrés (ou puces) et ont pour but d'assurer:
- le support mécanique des composants;
- l'étanchéité aux éléments physiques ou chimiques externes;
- parfois l'isolement électromagnétique contre les rayonnements
des sources extemes ou pour éviter que le rayonnement propre
des circuits actifs perturbe des circuits électroniques annexés;
- les entrées et sorties des signaux électriques ou des
alimentations des circuits actifs qu'ils contiennent.
II existe différents types de boîtiers caractérisés par leur type d'utilisation et leur fréquence maximum de fonctionnement, en particulier pour les applications hyperfréquences, on rencontre:
- les boîtiers avec connecteurs coaxiaux;
- les boîtiers plats: dans ce type de boîtier la puce est fixée sur
un substrat céramique ou métallique, lui-même surmonté d'un
autre substrat, évidé, comportant des pistes électriques, avec
une grille de broches conductrices. Le boîtier comporte un
capot métallique avec des marges d'isolation pour éviter de
court-circuiter les broches. C'est un boîtier relativement cher,
nécessitant un positionnement à la main lors du montage;
- pour des séries plus importantes, on utilise la technologie
classique en basse fréquence. Un substrat en céramique est
brasé sur une grille métallique, ensuite la puce est montée sur
le substrats La fermeture du boîtier est effectuée par un capot.
La grille est découpée pour isoler le composant équipé de ses
broches.
Ces boîtiers contenant des circuits intégrés hyperfréquences (puces), sont parfois utilisés pour la réalisation de systèmes assurant entre autre des fonctions d'émission etlou de réception de signaux radiofréquences. Dans ce type d'application, les circuits intégrés comportent des fonctions d'amplification, de conversion, de limitation, de détection.
Dans le cas d'applications en émissioniréception, une ou plusieurs sorties hyperfréquences de la puce sont connectées à l'entrée ou aux entrées d'une antenne faisant partie du système.
L'antenne constitue un élément de transition entre une ligne de propagation et un espace de propagation.
Dans le cas d'une émission, L'antenne effectue la transformation de la puissance électrique hyperfréquence foumie à la sortie hyperfréquence de la puce en ondes électromagnétiques rayonnées dans espace.
Dans le cas d'une réception, L'antenne transforme l'énergie électromagnétique qu'elle capte en énergie électrique hyperfréquence transmise au boîtier hyperfréquence.
Dans les systèmes actuels, L'antenne reste un élément distinct, réalisée séparément du boîtier contenant les fonctions d'émission etlou réception hyperfréquence.
Par exemple, un système permettant la réception et l'émission de données, comporte un récepteurlémetteur hyperfréquence miniaturisé afin d'être transporté dans un véhicule.
L'émetteur/récepteur miniaturisé comporte un circuit imprimé en verre téflon ou en verre époxy sur lequel une antenne est imprimée, des boîtiers assurant les différentes fonctions, les connexions entre les boîtiers hyperfréquence et l'antenne s'effectuent au moment du report du boîtier sur le circuit par soudure.
Les accès hyperfréquences des puces ont une impédance caractéristique communément appelée Zo et doivent être connectées à une impédance de charge de même valeur d'impédance Zo, dans la bande de fréquence de fonctionnement de la puce, sous peine de dégradation des performances du système. Les variations d'impédance aux points des différentes connexions successives entre les accès hyperfréquences de la puce et l'antenne, conduisent à une dégradation de l'adaptation entre la puce hyperfréquence et l'antenne. Ceci se traduit par l'apparition d'ondes stationnaires pouvant d'une part perturber le signal utile de modulation et d'autre part entrainer une perte d'énergie dans la transmission du signal hyperfrw entre la puce et l'antenne.
Dans l'exemple cité ci-dessus comportant un émeffeurîrécelseur miniaturisé, la taille de l'antenne et en conséquence la surface nécessaire pour son impression sur le circuit, est fonction de la permittivité électrique e du matériau du circuit et plus cette permittivité électrique E est faible plus la taille de rantenne sera importante.
Les matériaux économiques utilisés habituellement pour la réalisation des circuits imprimés comme par exemple le verre téflon ou le verre époxy, ont des 6 faibles de l'ordre de 2 à 3 conduisant à des tailles d'antennes imprimées importantes, ce qui est contradictoire avec le critère de miniaturisation des systèmes souvent nécessaire.
Pour résoudre les problèmes liés à la connexion entre les éléments actifs comme les circuits intégrés hyperfréquences et les éléments rayonnants (antenne) d'un système d'émission etlou réception et rendre ces systèmes plus économiques et compacts, la présente invention propose un boitier d'encapsulation pour circuit intégré hyperfréquence comportant un substrat ayant une face avant avec au moins un emplacement pour le circuit intégré et des conducteurs reliés électriquement au circuit intégré, caractérisé en ce qu'une antenne hyperfréquence est imprimée sur le substrat du boîtier.
L'invention est particulièrement intéressante pour une application à des boîtiers qui peuvent être reportés à plat sur un circuit imprimé sans perçage de trous dans ce circuit imprimé (technique de montage dite "CMS" : composants montés en surface). Dans ce cas, le bottier comprend une face arrière et des conducteurs du côté de la face arrière permettant le report à plat du boîtier, avec des liaisons électriques entre les conducteurs de la face avant et les conducteurs de la face arrière.
Cependant, I'invention pourrait s'appliquer également dans des techniques de montage plus dassiques où le boîtier n'est pas monté en surface mais comporte des broches insérables dans des trous d'un circuit imprimé.
Le boîtier selon l'invention a la capacité de rayonner etlou de recevoir des ondes électromagnétiques et on l'appellera ci-après pour cette raison "boîtier communicant".
Différents types d'antennes peuvent être imprimés sur le substrat du boîtier communicant.
Dans une première réalisation, le boîtier comporte un substrat monocouche et une antenne plate imprimée, connues sous la dénomination anglaise "patch". Des plages métalliques rayonnantes de l'antenne sont imprimées sur une face du substrat, L'autre face est métallisée et fait office de plan de masse.
Dans un autre cas, le boîtier communicant comporte un substrat multicouches permettant l'intégration d'une antenne plate imprimée sw la face arrière du substrat Ceci permet de réduire la taille du boîtier par repli de l'antenne etlou d'autre part la réalisation de circuits complexes comportant de nombreux conducteurs nécessitant de nombreuses connexions électriques entre différentes couches du substrat.
Dans une autre réalisation, une antenne à fente, est imprimée sur le substrat du boîtier communicant.
Le boîtier communicant comporte de préférence sur sa face arrière des conducteurs métalliques permettant son report sur un circuit, de la même façon qu'un composant pour montage en surface (C MS).
Les liaisons électriques entre les conducteurs situés sur les faces de la couche ou des couches du substrat sont réalisées par des trous métallisés dans la masse du substrat etlou par des demi-trous métallisés situés sur les bords du substrat. En particulier elles effectuent la connexion électrique entre les conducteurs de signaux et alimentations et les conducteurs de report situées sur la face arrière du boîtier. Un contrôle visuel de l'état de la métallisation des demi-trous peut être effectué d'une façon aisée sur le bord du boîtier.
La fermeture du boîtier afin de protéger la puce montée sur le substrat et ses liaisons électriques avec les conducteurs contre les actions mécaniques, physiques ou chimiques extemes, peut être réalisée
par un capot collé ou brasé ou soudé par une couche de verre fondu pour une meilleure herméticité
etlou par dépôt d'une goutte de matériau diélectrique enrobant au moins la puce et ses connexions avec les conducteurs du substrat.
La présente invention conceme aussi un procédé de fabrication d'un ensemble de boîtiers équipés de circuits intégrés et de capots à partir d'une plaque de substrat comportant des rainures délimitant les substrats de l'ensemble des boitiers. Après le montage en collectif des boîtiers, ils sont séparés par cassure de la plaque selon les rainures.
Le procédé de fabrication comporte au moins les étapes suivantes:
- métallisation d'une plaque de substrat comportant des rainures
délimitant les substrats des boîtiers afin de pouvoir effectuer
leur séparation;
- installation du circuit intégré sur son emplacement pour
l'ensemble des boîtiers;
- connexion du circuit intégré aux conducteurs de la face avant,
pour rensemble des boîtiers;
- installation des capots des boîtiers;
- séparation des boîtiers par cassure de la plaque de substrat
selon les rainures dont elle est équipée.
Des boîtiers nus avant l'installation des circuits intégrés et le montage des capots peuvent être obtenus par un procédé de fabrication comportant au moins les étapes suivantes:
- métallisation d'une plaque de substrat comportant des rainures
délimitant les substrats des boîtiers;
- séparation des boîtiers nus par cassure de la plaque de
substrat selon les rainures.
D'autres caractéristiques de l'invention apparaîtront à la lecture de la description détaillée des réalisations suivantes, et qui est faite en référence aux dessins annexés dans lesquels:
- la figure 1 représente un exemple de boîtier communicant
selon l'invention comportant un substrat monocouche ayant
une antenne imprimée sur le substrat, le boîtier est fermé par
un capot cuvette;
- les figures 2a et 2b représentent la face avant et la face arrière
du boîtier communicant faisant l'objet de la figure 1;
- la figure 2c représente une vue de détail du boîtier faisant
l'objet des figures 2a et 2b, équipé d'un circuit intégré;
- les figures 3a et 3b représentent des vues du capot de
fermeture du boîtier communicant faisant référence à la figure
1;
- la figure 3c représente la fermeture d'un boîtier communicant
selon l'invention par enrobage du circuit intégré;
- les figures 4a et 4b représentent un boîtier communicant selon
l'invention comportant un substrat multicouches ayant une
antenne imprimée sur le substrat;
- la figure 4c représente une variante du boîtier communicant
faisant l'objet de la figure 4a fermé par un capot plat brasé;
- les figures 5a et 5b représentent un boîtier communicant
comportant un substrat avec une antenne imprimée de type à
fente;
- la figure 6 représente une plaque de substrat pour le montage
en collectif de plusieurs boîtiers communicants.
L'invention sera décrite dans un exemple détaillé applicable pour un montage de surface.
Un boîtier communicant 10 d'encapsulation de circuit intégré hyperfréquence selon l'invention est représenté à la figure 1 dans une réalisation comportant un substrat 12 monocouche en alumine frittée par exemple et un capot cuvette 13 dans le même matériau.
Le substrat 12 a une face avant 15 et une face arrière 16.
La face avant 15 représentée à la figure 2a comporte:
un emplacement conducteur 18 pour le circuit intégré;
une antenne hyperfréquence 20 imprimée sur le substrat ayant
une première plage métallique 21 reliée à une ligne
microbande 23 et une deuxième plage métallique 22 reliée à
une ligne microbande 24;
. des conducteurs 27 pour la transmission des tensions de
polarisation et des signaux.
La face arrière 16 représentée à la figure 2b comporte des conducteurs 30 et 31 sous forme de plages métalliques pour le report du boîtier communicant sur un circuit.
Les conducteurs 30 assurent le report des tensions de polarisation et des signaux du boîtier communicant et le conducteur 31 le report de la masse de boîtier communicant Le conducteur 31 couvre la totalité des plages métalliques 21 et 22 et des lignes microbandes 23 et 24 de rantenne 23 située sur la face avant 15 du substrat 12.
Des liaisons électriques entre la face avant 15 et la face arrière 16 du substrat 12 sont réalisées par des trous métallisés 25 dans la masse du substrat 12 et des demi-trous métallisés 26 situés sur le bord du substrat 12.
Dans la réalisation de la figure 1 comportant un substrat 12 monocouche, les trous métallisés 25 effectuent la liaison électrique entre la plage 18 de report de la puce et le conducteur 31 de report de masse du boîtier 10.
Les demi-trous métallisés 26 effectuent la liaison électrique entre les conducteurs 27 situés sur la face avant 15 du substrat et les conducteurs 30 de report du boîtier communicant situés sur la face arrière 16 du substrat.
La figure 2c représente une vue partielle 28 de la face avant 15 du substrat 12 montrant le détail de l'emplacement conducteur 18 équipé d'une puce 40 hyperfréquence.
Des connexions électriques 42 relient les sorties de la puce 40 aux conducteurs 27 et parmi ces sorties des connexions 43 et 44 relient deux sorties hyperfréquences de la puce 40 respectivement aux lignes microbandes 23 et 24.
La fermeture du boîtier est assurée dans cet exemple de réalisation:
- par un capot fixé notamment par collage sur le substrat du
boîtier;
- etlou par une goutte de résine époxy, de silicone ou une
matière plastique enrobant au moins la puce ainsi que les
connexions électriques entre la puce et les conducteurs du
substrats
La figure 3a représente la vue de dessous d'un capot cuvette 13 en alumine pressée frittée par exemple, utilisé pour fermer le boîtier 10 représenté à la figure 1.
La figure 3b représente une vue en coupe du capot 13. La cuvette 46 permet le passage de l'épaisseur de la puce et de ses connexions électriques.
La figure 3c représente une coupe partielle d'un boîtier communicant 50 fermé par une goutte 54 de matériau diélectrique. La puce 51, ses connexions 52 avec les conducteurs 53 placés sur la face avant du substrat 55 sont noyées dans la goutte de matériau diélectrique qui peut être par exemple, de la résine époxy, du silicone ou de la matière plastique.
Un boîtier communicant d'encapsulation selon l'invention est décrit en référence aux figures 4a et 4b dans une réalisation comportant un substrat multicouches 52 et une antenne plate (patch) imprimée repliée sous le boîtier afin de rendre le boîtier communicant moins encombrant.
Dans cet exemple, le boîtier 50 est équipé d'une puce 60 montée du côté de la face avant du boîtier communicant à son emplacement 66.
La figure 4a représente une vue en coupe du boîtier communicant 50 et la figure 4b la vue du côté de sa face avant, sans la puce 60.
Le substrat 52 du boîtier 50 comporte deux couches 62 et 63 empilées, en céramique par exemple.
- La première couche 62 du substrat comporte:
Du côté de sa face avant 64, un emplacement conducteur 66
pour la puce 60 et deux lignes 67 et 68 hyperfréquences en
technologie microbande. La puce 60 est en place (figure 4a)
et des connexions électriques 69 relient la puce 60 d'une
part aux deux lignes microbandes 67 et 68 hyperfréquences
et d'autre part aux conducteurs 70 de polarisation, des
signaux et de masse.
e Du côté de sa face arrière 65 des conducteurs 71 et parmi
ces conducteurs, une métallisation 72 sur toute sa surface,
faisant office de plan de masse pour l'antenne 80 et les deux
lignes microbandes 67 et 68.
- La deuxième couche 63 du substrat comporte:
Du côté de sa face avant 74 des conducteurs 77.
e Du côté de sa face arrière 75 une antenne imprimée 80
ayant deux plages métalliques 81 et 82. Des conducteurs 83
pour le report du boitier sur un circuit.
Le substrat du boîtier 50 comporte des liaisons électriques entre les conducteurs situés sur les deux couches 62 et 63 du substrat.
Des trous métallisés 84 effectuent la liaison électrique d'une part entre la ligne microbande 67 et la plage métallique 81 de l'antenne hyperfréquence 80 et d'autre part entre la ligne microbande 68 et la plage métallique 82 de l'antenne hyperfréquence 80.
Des trous métallisés 85 effectuent la liaison électrique entre la plage 66 de report de la puce 60 et la métallisation 72.
Des demi-trous métallisés 86 situés sur les bords du substrat effectuent la liaison électrique entre les conducteurs 70 situés du coté de la face avant du boîtier communicant et les conducteurs 83 situés sur la face arrière du boîtier pour le report du boîtier sur un circuit sur lequel il sera soudé.
Le boîtier communicant faisant l'objet des figures 4a et 4b peut être fermé par un capot cuvette comme dans le cas de la réalisation représentée à la figure 1 etlou par une goutte de résine époxy, de silicone ou de matière plastique tel que représenté à la figure 3c. La fermeture du boîtier peut être rendue plus étanche par l'utilisation d'un capot brasé sur une couche supplémentaire de céramique ou fermé par une couche de verre.
La figure 4c représente une variante du boîtier communicant 50 faisant l'objet de la figure 4a consistant dans sa fermeture par un capot plat brasé ou fermé par soudure au verre.
Dans cette réalisation le substrat 52 comporte une couche supplémentaire 90 et un capot plat 91 brasé sur la couche 90. Le capot 91 est réalisé dans le même matériau que le substrat 52 par exemple de la céramique.
La couche 90 comporte une face avant 92 et une face arrière 93 qui est appliquée directement sur la face avant 64 de la couche 62.
La couche 90 d'épaisseur suffisante comporte un évidement 94 pour laisser le passage de la puce 60 et de ses connexions électriques 69 avec les conducteurs 70 et les lignes microbandes 67 et 68.
La face avant 92 de la couche 90 peut être métallisée.
Dans le cas d'un capot brasé, le capot 91 comporte une métallisation sur son pourtour afin d'être brasé sur la face métallisée 92 de la couche 90.
Un autre exemple de boîtier communicant 97 selon l'invention est représenté à la figure 5a, dans une réalisation comportant un substrat monocouone comme dans rexemple de réalisation faisant l'objet de la figure 1, mais comportant dans cet exemple une antenne à fente 102, de technique connue, imprimée sur le substrat du boîtier 97.
Le boîtier communicant 97 comporte une face avant 100 représentée à la figure 5a et une face arrière 101 représentée à la figure 5b.
La face avant 100 comporte:
- un emplacement conducteur 103 pour la puce;
- une première plage métallique 104 de l'antenne à fente 102
reliée à une ligne microbande 106 et une deuxième plage
métallique 105 de l'antenne à fente 102 reliée à une deuxième
ligne microbande 107;
- des conducteurs 108 pour la transmission des tensions de
polarisation et des signaux entre la puce et les plages de report
du boîtier communicant.
La face arrière 101 comporte:
- des conducteurs 109 et 110 sous forme de plages métalliques
pour le report du boîtier communicant sur un circuit;
- deux fentes 111 et 112 (absence de métallisation) de l'antenne
à fente 102 réalisées dans le conducteur 110 faisant office de
plan de masse pour l'antenne à fente 102 et les lignes
microbandes 106 et 107.
De la même façon que pour les réalisations décrites précédemment selon l'invention, des trous métallisés 113 dans la masse du substrat et des demi-trous métallisés 114 sur les bords du substrat assurent les liaisons électriques entre les conducteurs situés sur la face avant 100 et ceux situés sur la face arrière 101 du boîtier communicant 97.
Les exemples de réalisation de boîtier communicant d'encapsulation de circuits intégrés pour applications hyperfréquences décrits précédemment ne sont pas limitatifs. D'autres types d'antennes peuvent être imprimés dans des boitiers comportant des substrats monocouches ou multicouches selon la technique de rantenne imprimée ettou de la complexité du circuit, nécessitant de nombreux passages entre les différentes couches de substrat Dans le cas d'un substrat multicouches,
L'antenne peut être imprimée dans le substrat, sur des faces internes des couches du substrat.
Les substrats sont fabriqués et livrés par plaques permettant d'effectuer un montage collectif des boîtiers, comportant au moins les opérations de report des puces, leur câblage et la fermeture de l'ensemble des boîtiers sur les plaques. Ensuite, les boîtiers sont séparés par cassure de la plaque de substrat.
La figure 6 montre un exemple de réalisation d'une plaque de substrat 126 métallisé comportant 9 boîtiers 127 disposés en 3 rangées de 3 boîtiers. La plaque de substrat 126 comporte des rainures 125, le long des lignes de cassure (connues sous la dénomination anglaise de SCRIBELINE) délimitant les substrats de l'ensemble des boîtiers.
Le procédé de fabrication des boîtiers comporte au moins les étapes suivantes:
- métallisation d'une plaque de substrat 126 comportant des
rainures 125 délimitant les substrats de l'ensemble des boîtiers
127;
- installation du circuit intégré sur son emplacement pour
l'ensemble des boîtiers;
- connexion du circuit intégré aux conducteurs de la face avant,
pour l'ensemble des boîtiers;
- installation des capots des boîtiers;
- séparation des boîtiers 127 par cassure de la plaque 126 de
substrat selon les rainures 125.
Dans le cas où l'on souhaite l'obtention de boîtiers nus, avant l'installation des circuits intégrés et des capots, le procédé de fabrication des boîtiers comporte au moins les étapes suivantes:
- métallisation d'une plaque de substrat 126 comportant des
rainures 125 délimitant les substrats de l'ensemble des
boîtiers;
- séparation des boîtiers 127 par cassure de la plaque 126 de
substrat selon les rainures 125.
Une fois les boîtiers 127 séparés, des demFtrous métallisés apparaissent sur les bords du substrat de chaque boitier. Un contrôle visuel de rétat de leur métallisation peut être facilement réalisé.
L'invention a été décrite a propos d'un boîtier reportable en surface mais dans certains cas on peut préférer des montages qui ne sont pas directement montables en surface. Cela peut être le cas lorsqu'on souhaite éloigner l'antenne du circuit imprimé sur lequel est monté le boîtier, par exemple à cause de la présence de plans conducteurs dans le circuit imprimé au dessous du boîtier, ou même à cause de la présence de diélectriques qui pertuberaient le fonctionnement de l'antenne.
Dans ce cas, on peut prévoir que le boîtier comporte des broches insérables dans des trous du circuit imprimé, ce qui permet de choisir la distance entre l'antenne et le circuit imprimé, ou même l'orientation de l'antenne par rapport au circuit imprimé.

Claims (17)

REVENDICATIONS
1. Boîtier d'encapsulation pour circuit intégré hyperfréquence comportant un substrat (12) ayant une face avant (15) avec au moins un emplacement pour le circuit intégré et des conducteurs (18, 27) reliés électriquement au circuit intégré, caractérisé en ce qu'une antenne hy-équenoe (20) est imprimée sur le substrat (12) du boîtier.
2. Boîtier communicant selon la revendication 1, caractérisé en ce qu'une antenne plate (20) est imprimée sur le substrat (12).
3. Boîtier communicant selon la revendication 1, caractérisé en ce qu'une antenne à fente (102) est imprimée sur le substrats
4. Boîtier communicant selon l'une des revendications 1 à 3, caractérisé en ce que le substrat (12) est monocouche.
5. Boîtier communicant selon l'une des revendications I à 3, caractérisé en ce que le substrat (52) est multicouches, une ou plusieurs couches comportant au moins un conducteur (60, 71, 77, 83).
6. Boîtier communicant selon la revendication 5, caractérisé en ce que les liaisons électriques entre les conducteurs des couches (62, 63) du substrat (52) sont réalisées par des trous métallisés (85) à travers les couches.
7. Boîtier communicant selon l'une des revendications 5 et 6, caractérisé en ce que les liaisons électriques entre les conducteurs des couches (62, 63) sont réalisées par des demi4rous métallisés (86) situés sur le bord du substrat (52).
8. Boîtier communicant selon l'une des revendications 5 à 7 prises en combinaison avec la revendication 2, caractérisé en ce que les plages métalliques (81 et 82) de l'antenne (80) sont situées sur la face arrière (75) du substrat (52).
9. Boîtier communicant selon l'une des revendications 1 à 8, caractérisé en ce qu'il comporte au moins une ligne microbande (23, 24) imprimée sur le substrat du boîtier (10) reliée directement à l'antenne hyperfréquence (20) imprimée.
10. Boîtier communicant selon la revendication 9, caractérisé en ce que les liaisons électriques entre les lignes microbandes (67, 68) situées du côté de la face avant (64) de la couche (62) comportant la puce (60) et les plages (81, 82) métalliques de l'antenne (80) situées sur la face arrière (75) de la couche (63) sont réalisées par des trous métallisés (84) dans la masse du substrat (52).
11. Boîtier communicant selon l'une des revendications 1 à 10, caractérisé en ce qu'il est fermé par un capot pour protéger le circuit intégré.
12. Boîtier communicant selon l'une des revendications 1 à 11, caractérisé en ce qu'il est fermé par une goutte (54) de matériau diélectrique tel que de la résine époxy ou du silicone ou de la matière plastique enrobant au moins le circuit intégré (51) et ses connexions (52).
13. Boîtier selon l'une des revendications 1 à 12, caractérisé en ce qu'il comporte une face arrière (16) et des conducteurs (30, 31) du côté de la face arrière permettant le report à plat du boitier, avec des liaisons électriques (25, 26) entre les conducteurs de la face avant et les conducteurs de la face arrière.
14. Boîtier communicant selon la revendication 13 caractérisé en ce que les liaisons électriques entre les conducteurs (18) situés sur la face avant (15) du substrat (12) et les conducteurs (31) situés du côté de la face arrière (16) du substrat sont réalisées par des trous métallisés (25) à travers la masse du substrat.
15. Boîtier communicant selon la revendication 13, caractérisé en ce que les liaisons électriques entre les conducteurs (27) situés sur la face avant (15) du substrat (12) et les conducteurs (30) situés sur la face arrière (16) du substrat (12) sont réalisées par des demi-trous métallisés (26) situés sur les bords du substrat (12).
16. Procédé de fabrication caractérisé en ce qu'il consiste à fabriquer un ensemble de boîtiers communicants équipés des circuits intégrés selon l'une des revendications I à 15 et en ce qu'il comporte au moins les étapes suivantes:
- métallisation d'une plaque de substrat (127) comportant des
rainures (125) délimitant les substrats de l'ensemble des
boîtiers (127);
- installation du circuit intégré sur son emplacement pour
l'ensemble des boîtiers (127);
- connexion du circuit intégré aux conducteurs de la face avant,
pour l'ensemble des boîtiers (127);
- installation des capots des boîtiers (127);
- séparation des boîtiers (127) par cassure de la plaque (126) de
substrat selon les rainures (125).
17. Procédé de fabrication caractérisé en ce qu'il consiste à fabriquer un ensemble de boîtiers communicants selon l'une des revendications 1 à 15, et en ce qu'il comporte au moins les étapes suivantes:
- métallisation d'une plaque de substrat (126) comportant des
rainures (125) délimitant les substrats de l'ensemble des
boîtiers (127);
- séparation des boîtiers (127) par cassure de la plaque (126)
selon les rainures (125).
FR9601943A 1996-02-16 1996-02-16 Boitier d'encapsulation de circuit integre pour applications hyperfrequences et son procede de fabrication Expired - Lifetime FR2745119B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR9601943A FR2745119B1 (fr) 1996-02-16 1996-02-16 Boitier d'encapsulation de circuit integre pour applications hyperfrequences et son procede de fabrication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9601943A FR2745119B1 (fr) 1996-02-16 1996-02-16 Boitier d'encapsulation de circuit integre pour applications hyperfrequences et son procede de fabrication

Publications (2)

Publication Number Publication Date
FR2745119A1 true FR2745119A1 (fr) 1997-08-22
FR2745119B1 FR2745119B1 (fr) 1998-06-05

Family

ID=9489281

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9601943A Expired - Lifetime FR2745119B1 (fr) 1996-02-16 1996-02-16 Boitier d'encapsulation de circuit integre pour applications hyperfrequences et son procede de fabrication

Country Status (1)

Country Link
FR (1) FR2745119B1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001003188A1 (fr) * 1999-07-01 2001-01-11 Intermec Ip Corp. Procede de fixation de circuit integre et dispositif correspondant

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2620275A1 (fr) * 1987-09-04 1989-03-10 Thomson Hybrides Microondes Boitier pour le montage en surface d'un composant fonctionnant en hyperfrequences
EP0383292A2 (fr) * 1989-02-14 1990-08-22 Fujitsu Limited Dispositif de circuit électronique
EP0484731A2 (fr) * 1990-11-05 1992-05-13 Sumitomo Electric Industries, Ltd. Procédé pour la fabrication d'un panneau à circuit de AlN
DE4244136A1 (en) * 1991-12-27 1993-07-01 Hitachi Ltd Integrated laminated microwave circuit for motor vehicle communication system - has antenna circuit on one side of substrate with transmit and receive circuit on other side
JPH05343904A (ja) * 1992-04-01 1993-12-24 Nec Corp 超高周波用パッケージ
DE4315847A1 (de) * 1993-05-12 1994-11-17 Sel Alcatel Ag Verbindung zwischen einem Sender und/oder Empfänger sowie einer Antenne
FR2710195A1 (fr) * 1993-09-14 1995-03-24 Thomson Csf Assemblage antenne-circuit électronique.
EP0673067A2 (fr) * 1994-03-17 1995-09-20 Daimler-Benz Aerospace Aktiengesellschaft Circuit haute fréquence avec circuit intégré logique

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2620275A1 (fr) * 1987-09-04 1989-03-10 Thomson Hybrides Microondes Boitier pour le montage en surface d'un composant fonctionnant en hyperfrequences
EP0383292A2 (fr) * 1989-02-14 1990-08-22 Fujitsu Limited Dispositif de circuit électronique
EP0484731A2 (fr) * 1990-11-05 1992-05-13 Sumitomo Electric Industries, Ltd. Procédé pour la fabrication d'un panneau à circuit de AlN
DE4244136A1 (en) * 1991-12-27 1993-07-01 Hitachi Ltd Integrated laminated microwave circuit for motor vehicle communication system - has antenna circuit on one side of substrate with transmit and receive circuit on other side
JPH05343904A (ja) * 1992-04-01 1993-12-24 Nec Corp 超高周波用パッケージ
DE4315847A1 (de) * 1993-05-12 1994-11-17 Sel Alcatel Ag Verbindung zwischen einem Sender und/oder Empfänger sowie einer Antenne
FR2710195A1 (fr) * 1993-09-14 1995-03-24 Thomson Csf Assemblage antenne-circuit électronique.
EP0673067A2 (fr) * 1994-03-17 1995-09-20 Daimler-Benz Aerospace Aktiengesellschaft Circuit haute fréquence avec circuit intégré logique

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 018, no. 174 (E - 1530) 24 March 1994 (1994-03-24) *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001003188A1 (fr) * 1999-07-01 2001-01-11 Intermec Ip Corp. Procede de fixation de circuit integre et dispositif correspondant

Also Published As

Publication number Publication date
FR2745119B1 (fr) 1998-06-05

Similar Documents

Publication Publication Date Title
EP2430701A1 (fr) Composant miniature hyperfrequences pour montage en surface
EP1038333B1 (fr) Antenne a plaque
FR2591801A1 (fr) Boitier d'encapsulation d'un circuit electronique
FR2792458A1 (fr) Dispositif a semi-conducteur et son procede de fabrication
FR2847723A1 (fr) Composant electronique en boitier pour applications a des frequences millimetriques
EP0310463A1 (fr) Boîtier pour circuit intégré de haute densité
EP0424263B1 (fr) Système de carte à puce munie d'une électronique portable déportée
EP3089211B1 (fr) Procede d'encapsulation d'un circuit electronique
EP0424262B1 (fr) Electronique portable connectable à puces
US7363017B2 (en) High frequency module and manufacturing method thereof
FR2671232A1 (fr) Charge pour ligne triplaque hyperfrequences a substrat dielectrique.
EP0919071A1 (fr) Dispositif d'emission ou de reception integre
EP1657749B1 (fr) Boîtier microélectronique multiplans avec blindage interne
EP0998038A1 (fr) Module de composants superposés dans un même boítier
FR2629271A1 (fr) Dispositif d'interconnexion et de protection d'une pastille nue de composant hyperfrequence
FR2745119A1 (fr) Boitier d'encapsulation de circuit integre pour applications hyperfrequences et son procede de fabrication
US20210151395A1 (en) Package structure with integrated antenna, package structure array, and manufacturing method thereof
FR2620275A1 (fr) Boitier pour le montage en surface d'un composant fonctionnant en hyperfrequences
FR2535110A1 (fr) Procede d'encapsulation d'un composant semi-conducteur dans un circuit electronique realise sur substrat et application aux circuits integres rapides
FR2758908A1 (fr) Boitier d'encapsulation hyperfrequences bas cout
EP1553812A2 (fr) Puce à semiconducteur et circuit comprenant une inductance blindée
EP0101335A1 (fr) Microboîtier d'encapsulation de circuits intégrés logiques fonctionnant en très haute fréquence
FR2822594A1 (fr) Antenne plane multicouche comportant un element de connectique orthogonale et son procede de fabrication
FR2795202A1 (fr) Carte et procede de fabrication de cartes ayant une interface de communication a contact et sans contact
EP0983616B1 (fr) Procede et dispositif pour connecter deux elements millimetriques

Legal Events

Date Code Title Description
CD Change of name or company name
PLFP Fee payment

Year of fee payment: 20