FR2742610B1 - Dispositif a cinq etats logiques reducteur du niveau d'un signal d'entree - Google Patents

Dispositif a cinq etats logiques reducteur du niveau d'un signal d'entree

Info

Publication number
FR2742610B1
FR2742610B1 FR9514928A FR9514928A FR2742610B1 FR 2742610 B1 FR2742610 B1 FR 2742610B1 FR 9514928 A FR9514928 A FR 9514928A FR 9514928 A FR9514928 A FR 9514928A FR 2742610 B1 FR2742610 B1 FR 2742610B1
Authority
FR
France
Prior art keywords
level
input signal
logic states
states reducing
reducing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
FR9514928A
Other languages
English (en)
Other versions
FR2742610A1 (fr
Inventor
Remi Gerber
Pascal Poncet
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Matra MHS SA
Original Assignee
Matra MHS SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matra MHS SA filed Critical Matra MHS SA
Priority to FR9514928A priority Critical patent/FR2742610B1/fr
Publication of FR2742610A1 publication Critical patent/FR2742610A1/fr
Application granted granted Critical
Publication of FR2742610B1 publication Critical patent/FR2742610B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)
FR9514928A 1995-12-15 1995-12-15 Dispositif a cinq etats logiques reducteur du niveau d'un signal d'entree Expired - Fee Related FR2742610B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR9514928A FR2742610B1 (fr) 1995-12-15 1995-12-15 Dispositif a cinq etats logiques reducteur du niveau d'un signal d'entree

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9514928A FR2742610B1 (fr) 1995-12-15 1995-12-15 Dispositif a cinq etats logiques reducteur du niveau d'un signal d'entree

Publications (2)

Publication Number Publication Date
FR2742610A1 FR2742610A1 (fr) 1997-06-20
FR2742610B1 true FR2742610B1 (fr) 1998-02-13

Family

ID=9485568

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9514928A Expired - Fee Related FR2742610B1 (fr) 1995-12-15 1995-12-15 Dispositif a cinq etats logiques reducteur du niveau d'un signal d'entree

Country Status (1)

Country Link
FR (1) FR2742610B1 (fr)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3266331B2 (ja) * 1992-10-09 2002-03-18 富士通株式会社 出力回路

Also Published As

Publication number Publication date
FR2742610A1 (fr) 1997-06-20

Similar Documents

Publication Publication Date Title
FR2686440B1 (fr) Dispositif de gestion multimode d'un curseur sur l'ecran d'un dispositif d'affichage.
FR2730786B1 (fr) Dispositif pour bloquer la region extreme d'un flexible enfilee sur la region extreme d'un tube
FR2742575B1 (fr) Dispositif a touche sensitive
FR2638286B1 (fr) Dispositif photosensible du type a amplification du signal au niveau des points photosensibles
FR2735264B1 (fr) Dispositif d'affichage
FR2703547B1 (fr) Dispositif optique de récupération du rythme d'un signal code.
FR2731555B1 (fr) Dispositif d'affichage
FR2705450B1 (fr) Dispositif de mesure d'un écoulement.
FR2731766B1 (fr) Dispositif de robinetteries
FR2705484B1 (fr) Dispositif d'affichage.
FR2757301B1 (fr) Dispositif d'avertissement de la presence d'un signal
FR2735592B1 (fr) Dispositif d'entree a entrees multiples
FR2697027B1 (fr) Dispositif de nettoyage des canalisations d'un photobioréacteur et photobioréacteur muni de ce dispositif de nettoyage.
FR2742610B1 (fr) Dispositif a cinq etats logiques reducteur du niveau d'un signal d'entree
FR2695115B1 (fr) Dispositif de halage d'un câble.
FR2700431B1 (fr) Dispositif d'entree/sortie bifilaire avec detection d'anomalie.
FR2712062B1 (fr) Dispositif destiné au passage d'une canalisation au travers d'une paroi.
FR2767398B3 (fr) Dispositif d'entree de signal a commande a roulette
FR2696002B1 (fr) Dispositif de mesure de la résultante et/ou du moment d'un torseur.
FR2705520B1 (fr) Dispositif d'ajustement du niveau du noir d'un signal vidéo.
FR2734661B1 (fr) Convertisseur de niveau dynamique d'un dispositif de memoire a semi-conducteurs
FR2732419B1 (fr) Dispositif d'ancrage sur un caillebotis
FR2692424B1 (fr) Dispositif de filtrage d'un signal vidéo.
FR2714174B1 (fr) Dispositif pour l'exploitation d'un signal.
FR2701252B1 (fr) Dispositif de levage, notamment d'un véhicule.

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20100831