FR2690274A1 - Boîtier pour dispositif à semiconducteur et procédé de formation de boîtier pour dispositif à semiconducteur. - Google Patents

Boîtier pour dispositif à semiconducteur et procédé de formation de boîtier pour dispositif à semiconducteur. Download PDF

Info

Publication number
FR2690274A1
FR2690274A1 FR9204666A FR9204666A FR2690274A1 FR 2690274 A1 FR2690274 A1 FR 2690274A1 FR 9204666 A FR9204666 A FR 9204666A FR 9204666 A FR9204666 A FR 9204666A FR 2690274 A1 FR2690274 A1 FR 2690274A1
Authority
FR
France
Prior art keywords
chip
semiconductor
housing
semiconductor device
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9204666A
Other languages
English (en)
Other versions
FR2690274B1 (fr
Inventor
Jouvet Adrien
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Freescale Semiconducteurs France SAS
Original Assignee
Motorola Semiconducteurs SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Semiconducteurs SA filed Critical Motorola Semiconducteurs SA
Priority to FR9204666A priority Critical patent/FR2690274B1/fr
Publication of FR2690274A1 publication Critical patent/FR2690274A1/fr
Application granted granted Critical
Publication of FR2690274B1 publication Critical patent/FR2690274B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

L'invention concerne un boîtier pour dispositif à semiconducteur et un procédé de formation de boîtier pour dispositif à semiconducteur. Le boîtier comprend une première puce semiconductrice (14), par exemple une puce de puissance, une puce semiconductrice de commande (16) servant à commander la première puce semiconductrice, et une grille de connexion (2). La grille de connexion (2) comprend une première partie de liaison de puce (4, 5) sur laquelle la première puce semiconductrice est montée et une deuxième partie de liaison de puce (6) sur laquelle la puce semiconductrice de commande est montée. La première partie de liaison de puce (4, 5) s'étend depuis le boîtier de dispositif à semiconducteur pour dissiper la chaleur venant de la première puce semiconductrice. La grille de connexion est conçue de façon que la première partie de liaison de puce soit électriquement isolée de la deuxième partie de liaison de puce.

Description

La présente invention concerne un boîtier pour dispositif à semiconducteur et un procédé de formation de bottier pour dispositif à semiconducteur. L'invention concerne plus particulièrement, mais non exclusivement, des bottiers pour dispositifs à semiconducteurs s'appliquant aux dispositifs de puissance.
Certaines applications électroniques, notamment dans le domaine industriel et celui des automobiles, impliquent la nécessité de pouvoir commander des courants intenses dans un circuit afin d'ajuster La puissance de ce circuit. On effectue cela ordinairement en utilisant des transistors de puissance qui sont commandés par des circuits discrets ou des circuits intégrés. Dès lors qu'on utilise des composants discrets, ceux-ci occupent nécessairement une place importante, ce qui augmente le coût de mise en oeuvre de ces circuits de commande de puissance.
La demande de brevet européen EP-A-O 381 054 indique comment il est possible d'incorporer une puce pour courant intense et une puce pour courant faible dans un unique boîtier en montant
La puce pour courant intense sur un Flot de substrat et la puce pour courant faible sur une région dalot distincte formée à partir de ce que l'on appelle un cadre de montage ou une grille de connexion. Ces bottiers exigent des opérations de traitement supplémentaires pour le montage de la puce pour courant intense sur la région d'îlot du substrat si bien que, malgré leur taille plus petite que celle des circuits discrets de commande puissance, ils sont plus complexes à fabriquer.
On peut également effectuer la commande des courants intenses à L'aide d'une nouvelle génération de puces, récemment mises au point, par exemple des puces de la famille SMARTMOS de la société Motorola. Ces puces incorporent le transistor de puissance et son dispositif de commande sur la même puce. Elles sont plus petites que leur équivalent en composants discrets, mais sont toutefois extrêmement coûteuses.
Selon un premier aspect de l'invention, il est proposé un boîtier pour dispositif à semiconducteur comprenant une première puce semiconductrice ; une puce semiconductrice de commande servant à commander La première puce semiconductrice ; et une grille de connexion comprenant une première partie de liaison de puce sur laqueLle la première puce semiconductrice est montée, la première partie de liaison de puce se prolongeant depuis le bottier de dispositif à semiconducteur pour dissiper la chaleur émanant de la première puce semiconductrice, et une deuxième partie de liaison de puce sur laquelle la puce semiconductrice de commande est montée, La grille de connexion étant conçue de façon que la première partie de liaison de puce soit électriquement isolée vis-à-vis de la deuxième partie de Liaison de puce.
Un avantage de cette structure est que la puce semiconductrice, par exemple un transistor de puissance, peut être montée dans le même bottier que la puce semiconductrice de commande sans qu'il soit nécessaire d'ajouter des structrures, comme un îlot de substrat. Les deux puces peuvent être liées à la même grille de connexion.
De préférence, la première partie de liaison de puce se trouve dans un plan parallèle différent de ce lui de la deuxième partie de liaison de puce. Cette structure préférée a pour avantage que, lorsqu'on a encapsulé dans un bottier la première puce semiconductrice et la puce de commande, celles-ci sont complètement isolées L'une de l'autre.
Dans un mode de réalisation préféré, le boîtier de dispositif à semiconducteur est un boîtier à une seule rangée de broches (SIP) et ta grille de connexion comprend plusieurs fils conducteurs qui forment les bornes externes du bottier de dispositif à semiconducteur. Les différents fils conducteurs sont disposés en une seule rangée dans le même plan que la deuxième partie de liaison de puce.
La première puce semiconductrice peut être un transistor de puissance.
Selon un deuxième aspect de l'invention, il est proposé un procédé de formation d'un boîtier pour dispositif à semiconducteur, comprenant les opérations suivantes former une grille de connexion possédant une première partie de liaison de puce qui s'étend depuis le boîtier de dispositif semiconducteur, une deuxième partie de liaison de puce et plusieurs fils conducteurs destinés à former les bornes externes du boîtier ; réaliser la liaison d'une première puce semiconductrice sur la première partie de liaison de puce de la grille de connexion, la première partie de liaison de puce dissipant la chaleur produite par la première puce semiconductrice ; réaliser la liaison d'une puce de commande sur la deuxième partie de liaison de puce de la grille de connexion ; former des liaisons par fils entre La puce semiconductrice, la puce de commande et les fils conducteurs qui leur sont respectivement associés parmi les différents fils conducteurs ; et encapsuler la première puce semiconductrice et la puce de commande dans un boîtier afin de former un boîtier de dispositif à semiconducteur dans lequel La première puce semiconductrice est électriquement isolée de la puce de commande.
La description, conçue à titre d'illustration de l'invention, vise à donner une meilleure compréhension de ses caractéristiques et avantages ; elle s'appuie sur les dessins annexés, parmi lesquels :
la figure 1 représente la grille de connexion d'un boîtier de dispositif à semiconducteur selon l'invention ;
la figure 2 représente la grille de connexion de la figure 1, à laquelle une puce de puissance et une puce de commande ont été liées ;
la figure 3 est une vue en section droite simplifiée de la figure 2 ; et
la figure 4 représente un deuxième mode de réalisation du boîtier de dispositif à semiconducteur selon l'invention.
On va décrire l'invention en relation avec un dispositif à semiconducteur du type à boîtier à une seule rangée de broches (SIP). On comprendra toutefois que l'invention peut être appliquée de manière analogue à un boîtier à double rangée de broches (DIP) ou à un autre boîtier à semiconducteur du type possédant des grilles de connexion.
Les SIP sont bien connus dans la technique. Ces boîtiers possèdent une grille de connexion, que l'on appelle également cadre de montage, comprenant une unique rangée de fils conducteurs qui s'étendent depuis un côté du boîtier et un radiateur se présentant sous la forme d'une ai lette métallique qui s'étend depuis le boîtier du côté opposé à celui des fils conducteurs. Les fils conducteurs de la rangée de fils conducteurs sont coup lés à la puce contenue dans le boîtier et forment les bornes externes de la puce.
On se reporte d'abord à la figure 1. Une grille de connexion 2 pour SIP selon l'invention comprend plusieurs fils conducteurs 8 disposés en une seule rangée, une première partie 4, 5 de liaison de puce qui forme le radiateur du SIP et une deuxième partie 6 de liaison de puce. Dans le mode de réalisation préféré présentement décrit, la grille de connexion représentée possède 11 fils conducteurs. On comprendra toutefois que le nombre des fils conducteurs n'est pas une particularité importante de l'invention et qu'il dépend de l'application considérée.
La figure 1 représente la grille de connexion 2 après qu'a été effectuée la première opération de traitement consistant à découper ou graver la grille de connexion dans une feuille d'alliage de cuivre. La grille de connexion 2 peut être faite à partir de n'importe quel alliage de cuivre, ou matériau analogue, convenant pour la fabrication de boîtiers électroniques. Les rails latéraux 10a et 10b et Le rail terminal 10c sont retirés au cours d'opérations de traitement ultérieures.
Une extrémité de chacun des fils conducteurs 8 est réunie à une barre commune 12 perpendiculaire. La première partie de liaison de puce 4, 5 et la deuxième partie de liaison de puce sont connectées à la barre commune 12 du côté opposé à celui des fils conducteurs 8 et elles sont électriquement isolées L'une de l'autre. La première partie de liaison de puce 4, 5 est conçue de manière à présenter La forme d'un T, qui comprend une partie inférieure 4 et une partie supérieure 5. La partie inférieure est destinée à recevoir une puce de puissance (puce pour courants intenses). La partie supérieure 5 de la première partie de liaison de puce en forme de T s'étend vers l'extérieur depuis la partie inférieure 4 et, de plus, dans une direction parallèle à La barre commune 12 de manière à se trouver dans une région adjacente à la deuxième partie de liaison de puce 6, mais sans contact avec celle-ci. On décrira de manière plus détaillée, ci-après, les dispositions respectives des première et deuxième parties de liaison de puce, en relation avec la figure 3. La partie supérieure 5 de ta première partie de liaison de puce forme le radiateur du
SIP. On peut connecter La partie supérieure 5 de la première partie de liaison de puce à un radiateur externe pour améliorer la dissipation thermique.
Après avoir découpé La grille de connexion suivant la forme voulue, on lui applique un plaquage de nickel et on réa lise un point argenté (non représenté) sur la deuxième partie de liaison de puce 6.
Comme représenté également sur la figure 2, après avoir retiré Les rails 10a à 10c, on réalise la liaison d'une puce de puissance 14, par exemple une puce transistor de puissance, à la première partie de Liaison de puce 14, et on réa lise la liaison d'une puce de commande 16 à la deuxième partie de liaison de puce 6 sensiblement dans la région du point argenté (non représenté). Les composants qui sont identiques à ceux de la figure 1 sont désignés par les mêmes numéros de référence.
Dans le mode de réalisation préféré, la liaison de la puce de puissance 14 et de la puce de commande 16 comprend deux opérations : on lie par soudage La puce de puissance 14 à la première partie de liaison de puce 4, puis on lie par époxy la puce de commande 16 à la deuxième partie de Liaison de puce 6. D'autres procédés de liaison bien connus dans la technique peuvent être utilisés, par exemple une Liaison par soudure des deux puces en une seule opération. Ceci n'est possible que si la puce de puissance et la puce de commande possède La même métalisation arrière.
La forme de La deuxième partie de liaison de puce 6 dépend de la géométrie de la puce de commande. Le fait que la première partie de liaison de puce 4, 5 soit formée à partir d'une grille de connexion en alliage de cuivre aide beaucoup à la dissipation de la puissance produite par la puce de puissance 14.
La puce de puissance 14 et la puce de commande 16 sont connectées à des fils conducteurs 8 respectifs par soudage de fils.
On utilise des fils d'aluminium 15 pour coupler la puce de puissance 14 à certains des fils conducteurs 8, et on utilise des fils fins en or 17 pour coupler la puce de commande 16 à différents fils conducteurs 8. Pour que la puce de commande 16 puisse commander la puce de puissance 14, deux fils conducteurs 9 d'interconnexion coup Lent les deux puces 14 et 16.
Une fois effectuée l'opération de liaison, on encapsule les puces 14 et 16 dans un boîtier, qui est indiqué par la région hachurée 18 sur la figure 2. Cette opération d'encapsulation est bien connue dans La technique et peut consister par exemple en une opération d'encapsulage dans une résine époxy par La technique de moulage sous pression.
On plaque ensuite avec de L'étain les parties des fils conducteurs 8 qui dépassent du boîtier. On retire ensuite la barre commune 12.
La figure 3 est une vue en section droite du SIP selon un mode de réalisation préféré de l'invention. Les composants qui sont identiques à ceux des figures 1 et 2 sont désignés par les mêmes numéros de référence. La grille de connexion 2 est infléchie dans la région de la première partie de liaison de puce 4, 5 de façon que les parties inférieure 4 et supérieure 5 de la première partie de liaison de puce se trouvent dans un plan qui est parallèle à celui de la deuxième partie de liaison de puce 6, mais au-dessous de ce plan. Puisque Les parties inférieure 4 et supérieure 5 de la première partie de liaison de puce sont en creux par rapport à la deuxième partie de Liaison de puce 6, la puce de commande 16 est complètement isolée de la puce de puissance 14 dès que les puces ont été encapsulées dans la résine époxy. Ceci est une particularité de l'invention.
Alors que l'invention a été décrite en relation avec un
SIP pour une puce de puissance 14 unique et sa puce de commande 16, il est possible de concevoir la grille de connexion 2 de façon qu'elle loge plus d'une puce de puissance. Un exemple de grille de connexion pouvant loger deux puces de puissance est représenté sur la figure 4. La figure 4 montre un boîtier DIP 30 possédant deux puces de puissance 34 et 34' qui sont montées sur des radiateurs respectifs 38 et 38', formées à partir de la grille de connexion 32 et placées à chaque extrémité du DIP 30, et qui sont respectivement commandées par deux puces de commande 36 et 36'.
D'autres types de puces pour courants intenses peuvent être montés sur la première partie de Liaison de puce 4, 5 à la place de la puce transistor de puissance, par exemple une puce de régulation de tension.
Les SIP connus comprennent une ai lette de radiateur et une grille de connexion faits en différents matériaux possédant des épaisseurs différentes, que l'on couple ensemble ensuite. Un avantage de l'invention est que la grille de connexion et le radiateur peuvent être faits à partir de la même feuillue de matériau et en une seule opération de découpage. Ceci simplifie considérablement le processus de formation de la grille de connexion du SIP.
Le boîtier décrit dans EP-A-O 381 054 souffre d'un autre inconvénient, en ce qu'il serait difficile de monter ce boîtier sur un radiateur externe permettant la dissipation de puissances élevées. Au contraire, Le boîtier selon l'invention peut être facilement boulonné à un radiateur externe, par exemple à l'aide d'un trou 7 formé dans la partie radiateur 5 (voir les figures 1 et 2).
Bien entendu, L'homme de l'art sera en mesure d'imaginer, à partir du dispositif et du procédé dont la description vient d'être donnée à titre simplement illustratif et nullement limitatif, diverses variantes et modifications ne sortant pas du cadre de l'invention.

Claims (10)

REVENDICATIONS
1. Boîtier pour dispositif à semiconducteur, caractérisé en ce qu'il comprend une première puce semiconductrice (14) ; une puce semiconductrice de commande (16) servant à commander la première puce semiconductrice ; et une grille de connexion (2) comprenant une première partie de liaison de puce (4, 5) sur laquelle la première puce semiconductri ce est montée, la première partie de liaison de puce s'étendant depuis le boîtier de dispositif à semiconducteur afin de dissiper la chaleur émanant de la première puce semiconductrice, et une deuxième partie de liaison de puce (6) sur laquelle La puce semiconductrice de commande est montée, la grille de connexion étant conçue de façon que la première partie de liaison de puce soit électriquement isolée vis-à-vis de la deuxième partie de Liaison de puce.
2. Boîtier selon la revendication 1, caractérisé en ce que la première partie de liaison de puce est dans un plan parallèle différent de ce lui de la deuxième partie de liaison de puce.
3. Boîtier selon la revendication 1 ou 2, caractérisé en ce que le boîtier est un boîtier à une seule rangée de broches (SIP).
4. Boîtier selon la revendication 1, 2 ou 3, caractérisé en ce que la grille de connexion comprend plusieurs fils conducteurs (8) qui s'étendent depuis le boîtier de dispositif à semiconducteur afin de former les bornes externes du boîtier de dispositif à semiconducteur.
5. Boîtier selon les revendications 2, 3 et 4, caractérisé en ce que les fils conducteurs sont disposés suivant une seule rangée dans le même plan que la deuxième partie de liaison de puce.
6. Boîtier selon L'une quelconque des revendications 1 à 5, caractérisé en ce que la première partie de liaison de puce possède la forme d'un T, comprenant une partie inférieure (4) sur laquelle La première puce semiconductrice est montée et une partie supérieure (5) qui s'étend, depuis le boîtier de dispositif à semiconducteur, dans une direction perpendiculaire à la direction de la partie inférieure (5).
7. Boîtier selon L'une quelconque des revendications 1 à 6, caractérisé en ce que la première puce semiconductrice est un transistor de puissance.
8. Procédé de formation d'un boîtier pour dispositif à semiconducteur, caractérisé en ce qu'il comprend les opérations suivantes former une grille de connexion possédant une première partie de liaison de puce qui s'étend depuis le boîtier de dispositif à semiconducteur, une deuxième partie de liaison de puce et plusieurs fils conducteurs destinés à former les bornes externes du boîtier ; lier une première puce semiconductrice à la première partie de liaison de puce de la grille de connexion, la première partie de liaison de puce dissipant la chaleur créée par la première puce semiconductrice ; lier une puce de commande à La deuxième partie de liaison de puce de la grille de connexion ; former des liaison par fils entre la première puce semiconductrice, la puce de commande et les fils conducteurs qui leur sont respectivement associés parmi les différents fils conducteurs ; et encapsuler la première puce semiconductrice et la puce de commande dans un boîtier de manière à former un boîtier de dispositif à semiconducteur dans lequel la première puce semiconductrice est électriquement isolée vis-à-vis de la puce de commande.
9. Procédé selon la revendication 8, caractérisé en ce que l'opération de formation d'une grille de connexion comprend l'opération consistant à découper Les fils conducteurs et les première et deuxième parties de liaison de puce dans une feuille d'alliage de cuivre, ou un matériau analogue, les fils conducteurs et les première et deuxième parties de liaison de puce étant connectés par une barre commune, le procédé comprenant en outre
l'opération consistant à retirer, après l'opération d'encapsulation, la barre commune, de façon que la première partie de liaison de puce soit électriquement isolée vis-à-vis de la deuxième partie de Liaison de puce.
10. Boîtier pour dispositif à semiconducteur selon L'une quelconque des revendications 1 à 7 ou procédé de formation d'un boîtier pour dispositif à semiconducteur selon la revendication 8 ou 9, où la puce de commande est un circuit intégré.
FR9204666A 1992-04-15 1992-04-15 Boitier pour dispositif a semiconducteur et procede de formation de boitier pour dispositif a semiconducteur. Expired - Fee Related FR2690274B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR9204666A FR2690274B1 (fr) 1992-04-15 1992-04-15 Boitier pour dispositif a semiconducteur et procede de formation de boitier pour dispositif a semiconducteur.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9204666A FR2690274B1 (fr) 1992-04-15 1992-04-15 Boitier pour dispositif a semiconducteur et procede de formation de boitier pour dispositif a semiconducteur.

Publications (2)

Publication Number Publication Date
FR2690274A1 true FR2690274A1 (fr) 1993-10-22
FR2690274B1 FR2690274B1 (fr) 1997-08-22

Family

ID=9428921

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9204666A Expired - Fee Related FR2690274B1 (fr) 1992-04-15 1992-04-15 Boitier pour dispositif a semiconducteur et procede de formation de boitier pour dispositif a semiconducteur.

Country Status (1)

Country Link
FR (1) FR2690274B1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0910121A1 (fr) * 1996-11-28 1999-04-21 Mitsubishi Denki Kabushiki Kaisha Dispositif a semi-conducteur

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0262530A1 (fr) * 1986-09-23 1988-04-06 Siemens Aktiengesellschaft Composants semi-conducteurs comprenant un MOSFET de puissance et un circuit de commande
EP0270069A2 (fr) * 1986-12-02 1988-06-08 Anton Piller GmbH & Co. KG Module comprenant des éléments de circuits de puissance à semi-conducteur
EP0292059A2 (fr) * 1987-05-18 1988-11-23 STMicroelectronics S.r.l. Circuit modulaire encapsulé en résine à plusieurs puces et son procédé de fabrication
FR2618944A1 (fr) * 1987-07-28 1989-02-03 Sgs Thomson Microelectronics Dispositif a semi-conducteur encapsule dans un boitier comprenant un support metallique et un corps en resine synthetique
DE4031051A1 (de) * 1989-11-14 1991-05-16 Siemens Ag Modul mit mindestens einem halbleiterschaltelement und einer ansteuerschaltung
EP0465084A2 (fr) * 1990-06-26 1992-01-08 Harris Semiconductor Patents, Inc. Refroidissement et boîtier de grille de conducteurs avec coussinet multiple de montage pour des puces et procédé pour isoler électriquement ces puces semi-conductrices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0262530A1 (fr) * 1986-09-23 1988-04-06 Siemens Aktiengesellschaft Composants semi-conducteurs comprenant un MOSFET de puissance et un circuit de commande
EP0270069A2 (fr) * 1986-12-02 1988-06-08 Anton Piller GmbH & Co. KG Module comprenant des éléments de circuits de puissance à semi-conducteur
EP0292059A2 (fr) * 1987-05-18 1988-11-23 STMicroelectronics S.r.l. Circuit modulaire encapsulé en résine à plusieurs puces et son procédé de fabrication
FR2618944A1 (fr) * 1987-07-28 1989-02-03 Sgs Thomson Microelectronics Dispositif a semi-conducteur encapsule dans un boitier comprenant un support metallique et un corps en resine synthetique
DE4031051A1 (de) * 1989-11-14 1991-05-16 Siemens Ag Modul mit mindestens einem halbleiterschaltelement und einer ansteuerschaltung
EP0465084A2 (fr) * 1990-06-26 1992-01-08 Harris Semiconductor Patents, Inc. Refroidissement et boîtier de grille de conducteurs avec coussinet multiple de montage pour des puces et procédé pour isoler électriquement ces puces semi-conductrices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0910121A1 (fr) * 1996-11-28 1999-04-21 Mitsubishi Denki Kabushiki Kaisha Dispositif a semi-conducteur
EP0910121A4 (fr) * 1996-11-28 2000-12-06 Mitsubishi Electric Corp Dispositif a semi-conducteur

Also Published As

Publication number Publication date
FR2690274B1 (fr) 1997-08-22

Similar Documents

Publication Publication Date Title
JP5513707B2 (ja) 半導体発光デバイスの相互接続
US6249041B1 (en) IC chip package with directly connected leads
DE102007019809B4 (de) Gehäuste Schaltung mit einem wärmeableitenden Leitungsrahmen und Verfahren zum Häusen einer integrierten Schaltung
FR2762929A1 (fr) Boitier de semi-conducteur ayant un element semi-conducteur, une structure de fixation de boitier de semi-conducteur montee sur une plaquette de circuits imprimes, et procede d'assemblage de boitier de semi-conducteur
FR2842352A1 (fr) Dispositif a semiconducteur de puissance
KR101388328B1 (ko) 통합 ｔｈｔ 히트 스프레더 핀을 구비한 리드 프레임 기반 오버-몰딩 반도체 패키지와 그 제조 방법
US8129225B2 (en) Method of manufacturing an integrated circuit module
US5747779A (en) Method of fusing and programming fuse frame
FR2728726A1 (fr) Composant electronique multipolaire, pouvant etre monte sur une surface
FR2596607A1 (fr) Procede de montage d'un circuit integre sur une carte de circuits imprimes, boitier de circuit integre en resultant et ruban porteur de circuits integres pour la mise en oeuvre du procede
FR2759493A1 (fr) Dispositif de puissance a semiconducteur
CN111316433A (zh) 半导体装置中的成形互连凸块
EP0749160A1 (fr) Procédé de refroidissement d'un circuit intégré monté dans un boîtier
FR2879021A1 (fr) Dispositif a semiconducteur de puissance
US8569871B2 (en) Semiconductor device having a molded package
EP0638929B1 (fr) Dissipateur thermique pour boítier plastique
FR2690274A1 (fr) Boîtier pour dispositif à semiconducteur et procédé de formation de boîtier pour dispositif à semiconducteur.
US6692629B1 (en) Flip-chip bumbing method for fabricating solder bumps on semiconductor wafer
US20220310409A1 (en) Method to connect power terminal to substrate within semiconductor package
FR2760289A1 (fr) Boitier de puce de semiconducteur ayant une structure combinee de conducteurs situes sur la puce et de conducteurs normaux standards
FR2748856A1 (fr) Dispositif diode a semiconducteur a montage en surface
KR20090059165A (ko) 광전자 소자 장치의 제조 방법 및 광전자 소자 장치
US20090321777A1 (en) Semiconductor package and semiconductor light-emitting device
JP2002280479A (ja) 表面実装型の半導体装置
US20060226531A1 (en) Power semiconductor module

Legal Events

Date Code Title Description
ST Notification of lapse