FR2677832A1 - Method and device for generating digital data for programming circuits - Google Patents
Method and device for generating digital data for programming circuits Download PDFInfo
- Publication number
- FR2677832A1 FR2677832A1 FR9107063A FR9107063A FR2677832A1 FR 2677832 A1 FR2677832 A1 FR 2677832A1 FR 9107063 A FR9107063 A FR 9107063A FR 9107063 A FR9107063 A FR 9107063A FR 2677832 A1 FR2677832 A1 FR 2677832A1
- Authority
- FR
- France
- Prior art keywords
- digital signals
- signals
- circuit
- asic
- periodic digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 15
- 230000000737 periodic effect Effects 0.000 claims abstract description 24
- 238000005070 sampling Methods 0.000 claims abstract description 12
- 230000002093 peripheral effect Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 3
- 241000238876 Acari Species 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1731—Optimisation thereof
- H03K19/1732—Optimisation thereof by limitation or reduction of the pin/gate ratio
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
Description
Dispositif et procédé de génération de données numériques de programmation de circuits. Device and method for generating digital circuit programming data.
Le domaine de l'invention est celui de la programmation de circuits et plus précisément celui des dispositifs et procédés permettant de programmer les modes de fonctionnement de circuits spécifiquement concus pour une application, encore appelés ASIC (Application Specific Integrated Circuit). The field of the invention is that of circuit programming and more precisely that of the devices and methods making it possible to program the operating modes of circuits specifically designed for an application, also called ASIC (Application Specific Integrated Circuit).
Les ASIC sont des circuits qu'un utilisateur peut programmer à son choix. Ils peuvent être du type précaractérisé, prédiffusé, "Full custom", à réseaux linéaires ou à logique programmable. Les ASIC sont utilisés dans de nombreux domaines, à chaque fois qu'une tâche spécifique peut être contrôlée et gérée par un circuit dédié à cette tâche. Ces circuits présentent les avantages d'être fiables, miniaturisés et incopiables. Le coût de leur étude est généralement élevé et implique une fabrication en séries importantes pour rentabiliser cette étude. ASICs are circuits that a user can program as desired. They can be of the precharacterized, prediffused, "Full custom" type, with linear networks or with programmable logic. ASICs are used in many areas, whenever a specific task can be controlled and managed by a dedicated circuit for that task. These circuits have the advantages of being reliable, miniaturized and incopiable. The cost of their study is generally high and involves manufacturing in large series to make this study profitable.
Dans le domaine des télécommunications, les ASIC sont notamment utilisés pour assurer une liaison de contrôle entre un périphérique et une ligne de transmission. On trouve ainsi des cartes interfaces entre des périphériques de types distincts et une ligne de transmission commune, chaque carte interface comportant un ASIC du même type. Afin de pouvoir gérer les différents types de liaisons, dus à la diversité des périphériques, il est nécessaire de programmer chaque ASIC dans un mode correspondant au périphérique qu'il est destiné à piloter. Cette programmation s'effectue à l'aide de broches de 1'ASIC que l'on positionne à des niveaux logiques déterminés ("O" ou "1") suivant le mode de fonctionnement désiré. In the telecommunications sector, ASICs are used in particular to provide a control link between a peripheral and a transmission line. There are thus interface cards between peripherals of distinct types and a common transmission line, each interface card comprising an ASIC of the same type. In order to be able to manage the different types of links, due to the diversity of peripherals, it is necessary to program each ASIC in a mode corresponding to the peripheral that it is intended to control. This programming is carried out using pins of the ASIC which are positioned at determined logic levels ("O" or "1") according to the desired operating mode.
La programmation est donc effectuée par cablage à l'aide de pistes conductrices. Chaque carte comprend avantageusement un jeu d'interrupteurs de type DIL (Dual In Line) permettant de sélectionner manuellement un des modes de fonctionnement de chaque ASIC. Programming is therefore carried out by wiring using conductive tracks. Each card advantageously includes a set of switches of the DIL (Dual In Line) type allowing manual selection of one of the operating modes of each ASIC.
Le principal inconvénient de ce type de programmation est qu'il nécessite un nombre important de broches de programmation du mode de fonctionnement de 1'ASIC. En effet, le codage étant effectué en binaire, pour un nombre n de broches de programmation, il n'est possible de n programmer que 2 modes de fonctionnement distincts. Ainsi, pour pouvoir programmer 64 modes de fonctionnement distincts, il est nécessaire de prévoir 6 broches de programmation sur un ASIC, ce qui est coûteux et pose des problèmes d'encombrement. Or, il est fréquent de nécessiter d'un nombre de modes de fonctionnement élevé, les périphériques pouvant être des postes téléphoniques de types distincts (analogique ou numérique) , des lignes de transmission, des terminaux du type Minitel (marque déposée), des télécopieurs, etc. The main drawback of this type of programming is that it requires a large number of pins for programming the operating mode of the ASIC. Indeed, the coding being carried out in binary, for a number n of programming pins, it is only possible to program n 2 distinct operating modes. Thus, to be able to program 64 distinct operating modes, it is necessary to provide 6 programming pins on an ASIC, which is expensive and poses congestion problems. However, it is frequent to require a high number of operating modes, the peripherals being able to be telephones of distinct types (analogical or digital), transmission lines, terminals of the type Minitel (registered trademark), fax machines , etc.
Une économie du nombre de broches peut être effectuée en transmettant des données de programmation en série, en adressant successivement le circuit à programmer. Ce mode de réalisation n'impose la présence que d'une seule broche de programmation. Il est cependant nécessaire de prévoir un circuit générant ces données série. De plus, ce circuit doit être programmé de manière différente suivant chaque ASIC à programmer et il est donc nécessaire de le programmer. Ce mode de programmation est donc coûteux et ne fait que déplacer le problème de la programmation. The number of pins can be saved by transmitting programming data in series, by successively addressing the circuit to be programmed. This embodiment requires the presence of only one programming pin. However, it is necessary to provide a circuit generating this serial data. In addition, this circuit must be programmed differently according to each ASIC to be programmed and it is therefore necessary to program it. This programming mode is therefore expensive and only displaces the problem of programming.
Un autre moyen connu de programmation de circuits consiste à envoyer à chaque circuit à programmer des signaux numériques choisis parmi plusieurs signaux de différentes fréquences fixes, de telle sorte qu'un échantillonnage des signaux reçus au niveau de chaque circuit permette de distinguer les différentes programmations. Another known means for programming circuits consists in sending to each circuit to be programmed digital signals chosen from several signals of different fixed frequencies, so that a sampling of the signals received at each circuit makes it possible to distinguish the different programming.
La figure 1 représente le principe d'une telle programmation. Figure 1 shows the principle of such programming.
On se placera dans le cas de la programmation d'un ASIC dans la suite de cette description. We will consider the programming of an ASIC in the rest of this description.
Le chronogramme de la figure 1 représente un signal Reset, un signal d'horloge d'échantillonnage H et quatre signaux numériques S10, S11, S12 et S13 symétriques c'est-à-dire de rapport cyclique 1. Les signaux S10 et Sll sont en opposition de phase et ont une fréquence sous-multiple du signal d'horloge H, en l'occurence moitié de la fréquence de H. S12 et S13 sont des signaux continus de valeurs logiques respectives "1" et "O". Les signaux S10 à S13 sont générés pour permettre la programmation d'un ASIC ou plus précisément pour sélectionner un mode de fonctionnement de l'ASIC préalablement programmé dans cet ASIC. The timing diagram of FIG. 1 represents a Reset signal, a sampling clock signal H and four digital signals S10, S11, S12 and S13 which are symmetrical, that is to say of duty ratio 1. The signals S10 and S11 are in phase opposition and have a sub-multiple frequency of the clock signal H, in this case half the frequency of H. S12 and S13 are continuous signals of respective logic values "1" and "O". The signals S10 to S13 are generated to allow the programming of an ASIC or, more precisely, to select an operating mode of the ASIC previously programmed in this ASIC.
Pour faciliter la compréhension, on peut se placer dans le cas d'une programmation synchrone d'une pluralité d'ASIC, comme il sera expliqué par la suite, par une unité centrale générant le signal d'horloge H. To facilitate understanding, it is possible to place ourselves in the case of synchronous programming of a plurality of ASICs, as will be explained below, by a central unit generating the clock signal H.
Les signaux S10 à S13 sont sélectivement envoyés sur les broches de programmation de mode de fonctionnement de chaque ASIC. Si ces broches sont au nombre de deux, chaque ASIC reçoit deux des signaux S10 à S13, les signaux appliqués à chaque ASIC étant fonction du mode dans lequel l'ASIC devra fonctionner. Un même signal peut également être appliqué aux deux broches de programmation de chaque ASIC.Ainsi, un premier ASIC recevra par exemple les signaux S10 et S12, un deuxième les signaux S12 et S11 et un troisième les signaux S13 et S11. Le nombre de combinaisons de signaux de programmation possibles est égal à 16, une paire de signaux SxSy étant différente d'une paire SySx comme il sera expliqué par la suite. Signals S10 to S13 are selectively sent to the operating mode programming pins of each ASIC. If these pins are two in number, each ASIC receives two of the signals S10 to S13, the signals applied to each ASIC being a function of the mode in which the ASIC should operate. The same signal can also be applied to the two programming pins of each ASIC, so that a first ASIC will receive signals S10 and S12, for example, a second signal S12 and S11 and a third signal S13 and S11. The number of combinations of possible programming signals is equal to 16, a pair of SxSy signals being different from a SySx pair as will be explained below.
Les signaux de programmation S10 à 513 sont pris en compte par les
ASIC sur le signal Reset généré par l'unité centrale, pendant une période T. Chaque ASIC échantillonne alors à intervalles réguliers, par exemple sur les fronts descendants du signal d'horloge, les signaux de programmation qui lui sont envoyés. Les échantillonnages sont effectués aux temps tl et t2 par rapport au temps tO marquant la prise en compte des signaux de programmation par les ASIC. Ainsi, l'ASIC programmé à l'aide des signaux S10 et S12 comprendra les valeurs suivantes : 1010 obtenu en mettant en parallèle les échantillons obtenus et on obtient le mot 11011101. Ce mot binaire est ensuite décodé dans l'ASIC qui entre dans le mode de fonctionnement correspondant à ce mot.Programming signals S10 to 513 are taken into account by the
ASIC on the Reset signal generated by the central unit, during a period T. Each ASIC then samples at regular intervals, for example on the falling edges of the clock signal, the programming signals which are sent to it. The samplings are carried out at times tl and t2 with respect to time t0 marking the taking into account of the programming signals by the ASICs. Thus, the ASIC programmed using signals S10 and S12 will include the following values: 1010 obtained by paralleling the samples obtained and the word 11011101 is obtained. This binary word is then decoded in the ASIC which enters the operating mode corresponding to this word.
De même, 1'ASIC à qui l'on envoie les signaux S12 et S11 entre dans un mode de fonctionnement correspondant au mot binaire 10111011 et 1'ASIC recevant S13 et S11 dans le mode de fonctionnement correspondant au mot binaire 00010001. Likewise, the ASIC to which the signals S12 and S11 are sent enters an operating mode corresponding to the binary word 10111011 and the ASIC receiving S13 and S11 enters the operating mode corresponding to the binary word 00010001.
Ainsi, chaque ASIC entre dans un mode de fonctionnement déterminé par la fréquence et la forme des signaux qui lui sont appliqués. Thus, each ASIC enters a mode of operation determined by the frequency and the form of the signals which are applied to it.
Si les ASIC à programmer dans un mode de fonctionnement ne possèdent qu'une seule entrée de programmation, un seul des signaux S10 à S13 sera envoyé dans chaque ASIC. I1 est donc possible de coder chaque broche de programmation d'un ASIC de quatre manières différentes : 1010 (six), 0101 (sil), 1111 (S12), 0000 (S13). If the ASICs to be programmed in an operating mode have only one programming input, only one of the signals S10 to S13 will be sent to each ASIC. It is therefore possible to code each programming pin of an ASIC in four different ways: 1010 (six), 0101 (sil), 1111 (S12), 0000 (S13).
Le principal inconvénient de ce type de codage est qu'il ne permet pas d'obtenir un nombre de modes de programmation très élevé. En effet, l'objectif étant de diminuer le nombre de broches de programmation des
ASIC, il n'est pas possible de sélectionner un nombre important de modes de fonctionnement d'ASIC par cette méthode. Pour 2 broches de programmation, le nombre de combinaisons des signaux d'entrée est seulement de 16, c'est-à-dire que seulement 16 modes différents peuvent être programmés. Cela est largement insuffisant lorsque le nombre de types de périphériques distincts devant pouvoir être gérés par les ASIC est important.The main drawback of this type of coding is that it does not make it possible to obtain a very high number of programming modes. Indeed, the objective being to reduce the number of programming pins of the
ASIC, it is not possible to select a large number of ASIC operating modes by this method. For 2 programming pins, the number of combinations of input signals is only 16, i.e. only 16 different modes can be programmed. This is largely insufficient when the number of separate device types to be managed by ASICs is large.
La présente invention a notamment pour objectif de pallier ces inconvénients. Plus précisément, un des objectifs de l'invention est de fournir un dispositif et un procédé de sélection de modes de programmation de circuits permettant un nombre plus important de sélections distinctes que dans l'état de la technique précité. The present invention aims in particular to overcome these drawbacks. More specifically, one of the objectives of the invention is to provide a device and a method for selecting circuit programming modes allowing a greater number of distinct selections than in the aforementioned prior art.
Un autre objectif de l'invention est de fournir un tel dispositif impliquant la mise en oeuvre d'un nombre de broches de programmation des circuits qui soit limité. Another objective of the invention is to provide such a device involving the use of a limited number of circuit programming pins.
Un objectif complémentaire de l'invention est d'utiliser des moyens simples et peu encombrants permettant une telle programmation. A complementary objective of the invention is to use simple and space-saving means allowing such programming.
Ces objectifs, ainsi que d'autres qui apparaltront par la suite, sont atteints grâce à un dispositif de sélection d'un mode de fonctionnement d'au moins un circuit, du type comprenant des moyens de génération de signaux numériques périodiques symétriques destinés à être appliqués sélectivement à au moins une broche dudit circuit pour la sélection d'un desdits modes de fonctionnement, lesdits signaux numériques périodiques symétriques étant obtenus par une division fréquentielle d'un signal de référence, ledit circuit échantillonnant lesdits signaux appliqués sur ses broches pendant une période de temps donnée, caractérisé en ce qu'il comprend des moyens de combinaison desdits signaux numériques périodiques générant des signaux périodiques supplémentaires pour permettre une extension des possibilités de codage desdits modes de fonctionnement, lesdits signaux numériques supplémentaires étant asymétriques pendant ladite période de temps donnée. These objectives, as well as others which will appear subsequently, are achieved by means of a device for selecting an operating mode of at least one circuit, of the type comprising means for generating symmetrical periodic digital signals intended to be selectively applied to at least one pin of said circuit for the selection of one of said modes of operation, said symmetrical periodic digital signals being obtained by a frequency division of a reference signal, said circuit sampling said signals applied to its pins for a period given time, characterized in that it comprises means for combining said periodic digital signals generating additional periodic signals to allow an extension of the coding possibilities of said operating modes, said additional digital signals being asymmetrical during said given period of time.
Avantageusement, lesdits moyens de génération desdits signaux numériques périodiques et lesdits moyens de combinaison sont compris sur des cartes recevant chacune ledit signal de référence d'une unité centrale de commande. Advantageously, said means for generating said periodic digital signals and said combining means are included on cards each receiving said reference signal from a central control unit.
Préférentiellement, lesdits circuits sont des ASIC identiques programmés pour pouvoir fonctionner selon plusieurs modes de fonctionnement. Preferably, said circuits are identical ASICs programmed to be able to operate according to several operating modes.
L'invention concerne également un procédé de sélection d'un des modes de fonctionnement d'au moins un circuit, mettant en oeuvre un tel dispositif, le procédé consistant à
- diviser la fréquence d'un signal de référence de façon à obtenir des signaux numériques périodiques symétriques dont les fréquences sont des sous-multiples de ladite fréquence
- combiner au moins deux desdits signaux numériques périodiques par une fonction logique de façon à obtenir au moins un signal numérique asymétrique résultant qui soit différent desdits signaux numériques périodiques dans une fenêtre temporelle pendant laquelle ledit circuit échantillonne lesdits signaux numériques
- injecter lesdits signaux numériques asymétriques résultants et/ou lesdits signaux numériques périodiques symétriques dans ledit circuit pour permettre la sélection d'un desdits modes de fonctionnement.The invention also relates to a method for selecting one of the operating modes of at least one circuit, implementing such a device, the method consisting in
- dividing the frequency of a reference signal so as to obtain symmetrical periodic digital signals whose frequencies are submultiples of said frequency
- combining at least two of said periodic digital signals by a logic function so as to obtain at least one resulting asymmetrical digital signal which is different from said periodic digital signals in a time window during which said circuit samples said digital signals
- injecting said resulting asymmetrical digital signals and / or said symmetrical periodic digital signals into said circuit to allow the selection of one of said operating modes.
Avantageusement, le procédé consiste à utiliser une fréquence dudit signal de référence plus élevée de façon à disposer d'un nombre supplémentaire de signaux numériques périodiques présentant au moins un changement d'état dans une fenêtre temporelle pendant laquelle ledit circuit échantillonne lesdits signaux qui lui sont injectés. Advantageously, the method consists in using a higher frequency of said reference signal so as to have an additional number of periodic digital signals exhibiting at least one change of state in a time window during which said circuit samples said signals which are given to it. injected.
Selon un mode de mise en oeuvre préférentiel, le procédé consiste à utiliser une durée de ladite fenêtre temporelle plus longue de façon à disposer d'un nombre supplémentaire de changements d'état d'au moins un desdits signaux injectés dans ledit circuit pendant ladite fenêtre temporelle. According to a preferred embodiment, the method consists in using a duration of said longer time window so as to have an additional number of changes of state of at least one of said signals injected into said circuit during said window temporal.
D'autres caractéristiques et avantages de l'invention apparaltront à la lecture de la description suivante d'un mode de réalisation préférentiel de l'invention, donné à titre explicatif et non limitatif, et des dessins annexés dans lesquels
- la figure 1 représente un chronogramme illustrant la sélection d'un mode de fonctionnement d'un ASIC telle qu'elle est effectuée dans l'état de la technique
- la figure 2 représente un mode de réalisation d'un système de gestion de périphériques raccordés à un canal de transmission à travers des cartes comprenant chacune un ASIC
- la figure 3 est un bloc diagramme d'une carte de la figure 1 comprenant un ASIC
- la figure 4 est un chronogramme représentant un certain nombre de signaux de sélection d'un mode de fonctionnment de 1'ASIC de la figure 3.Other characteristics and advantages of the invention will appear on reading the following description of a preferred embodiment of the invention, given by way of non-limiting explanation, and the appended drawings in which
- Figure 1 shows a timing diagram illustrating the selection of an operating mode of an ASIC as carried out in the state of the art
- Figure 2 shows an embodiment of a device management system connected to a transmission channel through cards each comprising an ASIC
- Figure 3 is a block diagram of a card of Figure 1 comprising an ASIC
FIG. 4 is a timing diagram representing a certain number of signals for selecting an operating mode of the ASIC of FIG. 3.
La figure 1 a été décrite précédemment en référence à l'état de la technique. FIG. 1 has been described previously with reference to the state of the art.
La figure 2 représente un mode de réalisation d'un système de gestion de périphériques raccordés à un canal de transmission à travers des cartes comprenant chacune un ASIC
Le système de gestion de périphériques est organisé autour d'une unité centrale 20 pilotant des périphériques 30, 31, 32 à travers des interfaces 21, 22, 23. Les données transmises entre les périphériques 30, 31, 32 et l'unité centrale 20 sont véhiculées sur un bus 33, par exemple partagé en intervalles de temps. Les périphériques 30, 31, 32 peuvent être de types distincts. Il peut par exemple s'agir de postes téléphoniques et/ou télématiques commandés chacun de façons différentes.FIG. 2 represents an embodiment of a system for managing peripherals connected to a transmission channel through cards each comprising an ASIC
The peripheral management system is organized around a central unit 20 controlling peripherals 30, 31, 32 through interfaces 21, 22, 23. The data transmitted between the peripherals 30, 31, 32 and the central unit 20 are conveyed on a bus 33, for example shared in time intervals. The peripherals 30, 31, 32 can be of different types. They may for example be telephone and / or telematic stations each controlled in different ways.
Les différentes fonctions assurées par ces périphériques sont pilotées par des circuits préprogrammés 24, 25, 26 équipant chacun un interface 21, 22, 23. Ces circuits sont tous identiques et la spécificité du périphérique auquel chacun d'eux est raccordé impose la sélection d'un des modes de fonctionnement de chaque circuit 24, 25, 26 . Les circuits 24, 25, 26 sont préférentiellement des ASIC, par exemple de type prédiffusé. Les périphériques 30, 31, 32 sont respectivement raccordés à des ports d'entrée-sortie 27, 28, 29 communiquant avec les ASIC 24, 25, 26 selon le mode de fonctionnement de chaque ASIC. Ces modes de fonctionnement sont sélectionnés simultanément dans chaque ASIC grâce à une liaison 34 véhiculant un signal d'horloge H du type représenté à la figure 1, ce signal d'horloge étant généré par un générateur d'horloge 36 compris dans l'unité centrale 20. Une liaison 35 supplémentaire indiquée en traits discontinus peut également être prévue, comme il sera précisé par la suite. Le signal d'horloge H est injecté à chaque ASIC 24, 25, 26. Un signal Reset non représenté est également véhiculé de l'unité centrale 20 vers chaque ASIC 24, 25, 26.The various functions provided by these peripherals are controlled by preprogrammed circuits 24, 25, 26 each equipping an interface 21, 22, 23. These circuits are all identical and the specificity of the peripheral to which each of them is connected requires the selection of one of the operating modes of each circuit 24, 25, 26. The circuits 24, 25, 26 are preferably ASICs, for example of the pre-broadcast type. The peripherals 30, 31, 32 are respectively connected to input-output ports 27, 28, 29 communicating with the ASICs 24, 25, 26 according to the operating mode of each ASIC. These operating modes are selected simultaneously in each ASIC by means of a link 34 conveying a clock signal H of the type represented in FIG. 1, this clock signal being generated by a clock generator 36 included in the central unit 20. An additional link 35 indicated in broken lines may also be provided, as will be explained below. The clock signal H is injected at each ASIC 24, 25, 26. A reset signal not shown is also conveyed from the central unit 20 to each ASIC 24, 25, 26.
Le fonctionnement du système sera mieux compris à l'aide de la description suivante des figures 3 et 4. The operation of the system will be better understood with the aid of the following description of FIGS. 3 and 4.
La figure 3 est un bloc diagramme d'une carte de la figure 1 comprenant un ASIC. FIG. 3 is a block diagram of a card of FIG. 1 comprising an ASIC.
Les interfaces 21, 22, 23 de la figure 2 sont génériquement représentés par un interface 37. The interfaces 21, 22, 23 of FIG. 2 are generically represented by an interface 37.
L'interface 37 correspond à un interface de ligne entre le bus de données 33 (figure 2) et le périphérique raccordé au port d'entrée-sortie génériquement noté 41. The interface 37 corresponds to a line interface between the data bus 33 (FIG. 2) and the peripheral connected to the generically noted input-output port 41.
Chaque interface 37 comprend un diviseur de fréquence 38, des moyens 39 de combinaison des signaux issus du diviseur 38 et un ASIC 40 communiquant avec le port d'entrée-sortie 41. Each interface 37 comprises a frequency divider 38, means 39 for combining the signals coming from the divider 38 and an ASIC 40 communicating with the input-output port 41.
L'horloge H est fournie à l'entrée du diviseur de fréquence 38 qui présente sur ses sorties des signaux numériques de fréquences sous-multiples de la fréquence du signal H. On peut ainsi obtenir des signaux de fréquence F/2, F/4, F/8, ... à l'entrée des moyens de combinaison 39. Ces signaux sont symétriques c'est-à-dire que la somme des temps hauts est égale à la somme des temps bas pendant une période. The clock H is supplied to the input of the frequency divider 38 which presents on its outputs digital signals of frequencies sub-multiple of the frequency of the signal H. It is thus possible to obtain signals of frequency F / 2, F / 4 , F / 8, ... at the input of the combining means 39. These signals are symmetrical, that is to say that the sum of the high times is equal to the sum of the low times during a period.
Leur rapport cyclique est donc de 1.Their duty cycle is therefore 1.
Les moyens de combinaison 39 sont constitués de portes logiques, par exemple du type ET et inverseuses. Ils traitent une partie des signaux numériques de fréquences multiples présents sur leurs entrées, de façon à présenter en sortie des signaux asymétriques comme représentés en référence à la figure 4. Ces signaux sont ensuite échantillonnés à l'intérieur de l'ASIC 40 par le signal d'horloge H. The combination means 39 consist of logic gates, for example of the ET type and reversing gates. They process part of the digital signals of multiple frequencies present on their inputs, so as to present at the output asymmetrical signals as represented with reference to FIG. 4. These signals are then sampled inside the ASIC 40 by the signal clock H.
Les signaux sont pris en compte par 1'ASIC 40 après détection d'un signal Reset R. The signals are taken into account by the ASIC 40 after detection of a Reset R signal.
I1 est également possible de véhiculer à l'aide du bus 35 représenté en traits discontinus tout ou partie des signaux numériques de fréquences sous-multiples de l'horloge H. I1 est dans ce cas possible de supprimer le diviseur de fréquence 38 au niveau de chaque interface, cette suppression entrainant cependant la nécessité de câbler un ou plusieurs autres fils entre l'unité centrale 20 et chacun des interfaces du type 37. Les moyens de combinaison 39 peuvent également être intégrés dans l'unité centrale, ces moyens servant alors pour la génération de signaux combinés pour tous les interfaces, au détriment d'un câblage plus important entre l'unité centrale et les interfaces. It is also possible to convey using the bus 35 shown in broken lines all or part of the digital signals of sub-multiple frequencies of the clock H. It is in this case possible to remove the frequency divider 38 at the level of each interface, this removal however causing the need to wire one or more other wires between the central unit 20 and each of the type 37 interfaces. The combination means 39 can also be integrated in the central unit, these means then serving to the generation of combined signals for all interfaces, to the detriment of more cabling between the central unit and the interfaces.
La figure 4 est un chronogramme représentant un certain nombre de signaux de sélection d'un mode de fonctionnement de 1'ASIC 40 de la figure 3. Ces signaux peuvent être générés par les moyens de combinaison 39. Le signal S42 est un signal numérique de fréquence moitié de la fréquence du signal d'horloge H. Le signal S43 résulte d'une inversion du signal S42, cette inversion étant réalisée par les moyens de combinaison 39. Le signal S44 a une fréquence moitié de celle du signal
S42. Son inversion par les moyens de combinaison fournit S45. Le signal S46 résulte d'un ET logique entre S43 et S44 et le signal S47 est son inverse.Le signal S49 résulte d'un ET logique entre S42 et S45, le signal S48 étant son inverse.FIG. 4 is a timing diagram showing a certain number of signals for selecting an operating mode of the ASIC 40 of FIG. 3. These signals can be generated by the combining means 39. The signal S42 is a digital signal of frequency half the frequency of the clock signal H. The signal S43 results from an inversion of the signal S42, this inversion being carried out by the combining means 39. The signal S44 has a frequency half of that of the signal
S42. Its inversion by means of combination provides S45. Signal S46 results from a logical AND between S43 and S44 and signal S47 is its inverse. Signal S49 results from a logical AND between S42 and S45, signal S48 being its inverse.
La génération des signaux S46 à S49 asymétriques par les moyens de combinaison permet, après échantillonage par 1"ASIC 40 (figure 3), de disposer d'un nombre de codes bien plus important qu'à l'aide du dispositif décrit lors de l'exposition de l'état de la technique (figure 1). Pour la même durée d'échantillonnage (4 coups d'horloge), il est possible d'avoir toutes les combinaisons sur 4 bits en binaire, soit 16 combinaisons différentes sur une seule broche d'un ASIC. Ainsi, il est possible de sélectionner 16 modes de fonctionnement différents lorsque les ASIC ne disposent que d'une broche de programmation de mode. The generation of the asymmetric signals S46 to S49 by the combination means makes it possible, after sampling by 1 "ASIC 40 (FIG. 3), to have a much larger number of codes than with the aid of the device described during the exhibition of the state of the art (Figure 1). For the same sampling time (4 clock ticks), it is possible to have all the combinations on 4 bits in binary, ie 16 different combinations on a single pin of an ASIC, so it is possible to select 16 different operating modes when the ASICs have only one mode programming pin.
Avantageusement, les moyens de combinaison 39 de chaque interface d'une carte à l'autre sont semblables et un jeu d'interrupteurs DIL est disposé entre les moyens de combinaison 39 et l'ASIC 40. Un positionnement approprié de ces interrupteurs permet d'établir les connexions appropriées entre 39 et 40 permettant de sélectionner un mode de fonctionnement précis. Advantageously, the combination means 39 of each interface from one card to another are similar and a set of DIL switches is arranged between the combination means 39 and the ASIC 40. Appropriate positioning of these switches makes it possible to establish the appropriate connections between 39 and 40 to select a specific operating mode.
L'utilisation de portes logiques est simple et peu coûteuse et les signaux issus du diviseur de fréquence 38 peuvent être utilisés à d'autres applications après avoir servi à sélectionner un mode de fonctionnement. The use of logic gates is simple and inexpensive and the signals from the frequency divider 38 can be used for other applications after being used to select an operating mode.
Bien entendu, si le nombre de broches disponibles sur 1'ASIC est plus important, on disposera d'autant plus de combinaisons possibles. Of course, if the number of pins available on the ASIC is greater, there will be all the more possible combinations.
Le nombre de modes sélectionnables peut également être augmenté, à nombre de broches disponibles égal et à période d'échantillonnage T égaleyen augmentant la fréquence du signal d'horloge H. En effet, si on double cette fréquence, une division supplémentaire du signal d'horloge peut être effectuée. On bénéficie ainsi de deux signaux "de base" supplémentaires (le signal divisé résultant et son inverse) et donc d'un nombre de combinaisons possibles deux fois plus élevé. The number of selectable modes can also be increased, with the number of pins available equal and with a sampling period T equal by increasing the frequency of the clock signal H. In fact, if this frequency is doubled, an additional division of the signal of clock can be performed. We thus benefit from two additional "basic" signals (the resulting divided signal and its inverse) and therefore from a number of possible combinations twice as high.
Une autre manière d'augmenter le nombre de codages et donc le nombre de modes différents pouvant être sélectionnés, consiste à augmenter la durée T pendant laquelle l'ASIC échantillonne les signaux numériques de sélection de mode. Il peut ainsi y avoir 5, 6 ou même plus d'échantillonnages de ces signaux. Ce mode de réalisation est particulièrement avantageux lorsque le temps de sélection des modes de fonctionnement des ASIC importe peu. Ce cas de figure se rencontre notamment lorsque cette sélection est effectuée une fois pour toutes et n'est pas à renouveler en principe. Il se rencontre par exemple lorsque les interfaces et l'unité centrale sont compris dans un autocommutateur, les interfaces étant alors dédiées à un type de poste téléphonique et/ou télématique donné. Another way to increase the number of codings and therefore the number of different modes that can be selected, consists in increasing the duration T during which the ASIC samples the digital mode selection signals. There can thus be 5, 6 or even more samples of these signals. This embodiment is particularly advantageous when the time for selecting the operating modes of the ASICs matters little. This scenario occurs especially when this selection is made once and for all and is not to be renewed in principle. It is encountered, for example, when the interfaces and the central unit are included in a PABX, the interfaces then being dedicated to a given type of telephone and / or telematics station.
Il est à signaler que l'augmentation de la fréquence du signal d'échantillonnage H peut être combinée à l'augmentation de la durée T d'échantillonnage, sans pour autant combiner les signaux numériques issus de divisions successives du signal d'échantillonnage H pour obtenir des signaux ayant un rapport cyclique différent de 1. It should be noted that the increase in the frequency of the sampling signal H can be combined with the increase in the duration of sampling T, without however combining the digital signals originating from successive divisions of the sampling signal H for get signals with a duty cycle other than 1.
Bien entendu, la présente invention peut s'appliquer à chaque fois qu'il est nécessaire de sélectionner un mode de fonctionnement d'un ensemble de circuits programmés, les modes de fonctionnement pouvant être différents. Of course, the present invention can be applied whenever it is necessary to select an operating mode of a set of programmed circuits, the operating modes possibly being different.
L'invention permet d'augmenter le nombre de codages possibles sans augmenter le nombre de broches de programmation des circuits préprogrammés, en mettant en oeuvre une technique simple, peu coûteuse et d'un encombrement réduit. The invention makes it possible to increase the number of possible codings without increasing the number of programming pins of the preprogrammed circuits, by implementing a simple technique, inexpensive and of reduced bulk.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9107063A FR2677832A1 (en) | 1991-06-11 | 1991-06-11 | Method and device for generating digital data for programming circuits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9107063A FR2677832A1 (en) | 1991-06-11 | 1991-06-11 | Method and device for generating digital data for programming circuits |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2677832A1 true FR2677832A1 (en) | 1992-12-18 |
Family
ID=9413673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9107063A Pending FR2677832A1 (en) | 1991-06-11 | 1991-06-11 | Method and device for generating digital data for programming circuits |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2677832A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008071675A3 (en) * | 2006-12-11 | 2008-12-11 | Arcelik As | A switching circuit |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3461237A (en) * | 1967-02-20 | 1969-08-12 | Atomic Energy Commission | Method of encoding binary digital data |
| EP0112951A1 (en) * | 1982-12-28 | 1984-07-11 | International Business Machines Corporation | Method and device for transmitting information bits from one microchip to another |
| US4680485A (en) * | 1985-06-19 | 1987-07-14 | Gould Inc. | Quad-state control signal input circuit |
-
1991
- 1991-06-11 FR FR9107063A patent/FR2677832A1/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3461237A (en) * | 1967-02-20 | 1969-08-12 | Atomic Energy Commission | Method of encoding binary digital data |
| EP0112951A1 (en) * | 1982-12-28 | 1984-07-11 | International Business Machines Corporation | Method and device for transmitting information bits from one microchip to another |
| US4680485A (en) * | 1985-06-19 | 1987-07-14 | Gould Inc. | Quad-state control signal input circuit |
Non-Patent Citations (1)
| Title |
|---|
| ELECTRONICS vol. 52, no. 20, 27 Septembre 1979, NEW YORK pages 38 - 39; ARNOLD: 'three level addressing compresses bits to overcome package pin limitations' * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008071675A3 (en) * | 2006-12-11 | 2008-12-11 | Arcelik As | A switching circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2880482A1 (en) | DEVICE FOR CONVERTING A SIGNAL TRANSMITTED TO A DIGITAL SIGNAL | |
| FR2694828A1 (en) | Packet transfer computer bus. | |
| FR2501437A1 (en) | SERIES-PARALLEL CONVERTER | |
| FR2623351A1 (en) | PHASE MODULATION CIRCUIT, REPEAT COMPRISING THE SAME, AND TELECOMMUNICATION ASSEMBLY COMPRISING REPEATERS | |
| EP0069183A1 (en) | Method and device for transmitting logic signals between micro chips | |
| FR2477738A1 (en) | CONTROL AND CONTROL APPARATUS FOR USE BETWEEN A CENTRAL COMPUTER STATION AND TERMINAL POSTS | |
| FR2608299A1 (en) | REMOTE CONTROL TRANSMISSION DEVICE | |
| EP0120172B1 (en) | Bus interface device for a data processing system | |
| EP0166838A1 (en) | Method and arrangement for detecting a particular bit configuration in a serial bit stream | |
| EP0228528B1 (en) | Apparatus for implementing a code with a small digital sum variation in a fast digital transmission, and coding method using such an apparatus | |
| FR2550671A1 (en) | ANALOGUE-DIGITAL CONVERTER CIRCUIT AND VIDEO SIGNAL DEMODULATOR MODULES IN ARGUMENT | |
| FR2689660A1 (en) | Method for controlling symmetrical two-wire bus lines and bus interfaces and apparatus for implementing the method | |
| EP0905907B1 (en) | Exclusive OR gate with four two by two complementary inputs and two complementary outputs and frequency multiplier using the same | |
| EP0020255A1 (en) | Switching level of an operator for a packet-switched digital data network | |
| EP0475862A1 (en) | High speed counter/divider and its application in a pulse swallow type counter | |
| FR2677832A1 (en) | Method and device for generating digital data for programming circuits | |
| EP0112951B1 (en) | Method and device for transmitting information bits from one microchip to another | |
| EP0283393A1 (en) | Binary calculation device | |
| FR2517145A1 (en) | REGULATORY REPORT DIVIDER AND FREQUENCY SYNTHESIZER CIRCUIT | |
| BE1006904A3 (en) | Method for the transmission of information on electrical support. | |
| EP0196979A1 (en) | Method and device for inserting a digital signal into a higher rate channel | |
| EP1041730B1 (en) | Receiver module and receiver composed of several cascaded modules | |
| FR2570563A1 (en) | A local network for transmitting digital data on telephone cable and device allowing this network to be produced | |
| EP0065460B1 (en) | Parallel counter in a mos integrated circuit configuration and its use in a binary adder | |
| FR2710804A1 (en) | Digital device for connecting a plurality of workstations on a ring local area network. |