FR2676152A1 - Method, system and device for synchronising the clocks of a network - Google Patents
Method, system and device for synchronising the clocks of a network Download PDFInfo
- Publication number
- FR2676152A1 FR2676152A1 FR9105473A FR9105473A FR2676152A1 FR 2676152 A1 FR2676152 A1 FR 2676152A1 FR 9105473 A FR9105473 A FR 9105473A FR 9105473 A FR9105473 A FR 9105473A FR 2676152 A1 FR2676152 A1 FR 2676152A1
- Authority
- FR
- France
- Prior art keywords
- counter
- frame
- synchronization
- time
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0676—Mutual
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0658—Clock or time synchronisation among packet nodes
- H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/044—Speed or phase control by synchronisation signals using special codes as synchronising signal using a single bit, e.g. start stop bit
Abstract
Description
PROCEDE, SYSTEME ET DISPOSITIF DE SYNCHRONISATION
DES HORLOGES D'UN RESEAU
L'invention concerne la synchronisation des horloges d'un réseau local de stations, chaque station comportant, par exemple, un microprocesseur pour réaliser un certain nombre de fonctions et un contrôleur pour réaliser le transfert d'informations entre cette station et les autres stations connectées au réseau local. Elle concerne plus particulièrement, à l'intérieur de chaque contrôleur, un procédé, un système et un dispositif pour synchroniser les horloges des différentes stations du réseau local.METHOD, SYSTEM AND SYNCHRONIZATION DEVICE
CLOCKS OF A NETWORK
The invention relates to the synchronization of the clocks of a local network of stations, each station comprising, for example, a microprocessor for performing a number of functions and a controller for carrying out the transfer of information between this station and the other connected stations. to the local network. It relates more particularly, within each controller, a method, a system and a device for synchronizing the clocks of the various stations of the local network.
La figure 1 est un schéma d'un réseau local qui comprend, par exemple, trois stations ST1, ST2 et ST3 qui sont connectées entre elles par une ligne de transmission LT par l'intermédiaire de laquelle sont transmises les informations sous forme numérique. Un tel réseau local peut être utilisé dans de nombreux domaines, notamment dans celui de l'automobile, chaque station comportant un microprocesseur M1, M2 ou M3 qui réalise une fonction telle que l'allumage du moteur et un contrôleur C1, C2 ou C3 des entrées/sorties.FIG. 1 is a diagram of a local area network which comprises, for example, three stations ST1, ST2 and ST3 which are interconnected by a transmission line LT through which the information is transmitted in digital form. Such a local area network can be used in many fields, in particular in the automotive field, each station comprising a microprocessor M1, M2 or M3 which performs a function such as the ignition of the engine and a controller C1, C2 or C3. entries exits.
Dans un tel réseau local, il est connu de transmettre les informations sous la forme d'une suite de signaux numériques ordonnancés suivant une trame TR telle que celle représentée sur la figure 2-a. L'interprétation des signaux d'une trame, effectuée selon un rythme défini par des signaux fournis par l'horloge de lx station qui reçoit la trame, doit être synchronisée. Par conséquent, les signaux basés sur l'horloge de la station qui reçoit, appelés par la suite signaux de synchronisation de bit, doivent être synchronisés, - c'est-à-dire recalés -, avec les signaux de la trame, donc avec les signaux de l'horloge de la station qui émet.In such a local area network, it is known to transmit the information in the form of a sequence of digital signals sequenced according to a frame TR such as that shown in Figure 2-a. The interpretation of the signals of a frame, carried out according to a rhythm defined by signals supplied by the clock of the station which receives the frame, must be synchronized. Therefore, the signals based on the clock of the receiving station, hereinafter referred to as bit synchronization signals, must be synchronized, i.e., mismatched, with the signals of the frame, so with the signals of the clock of the transmitting station.
Dans un tel réseau local, il est également connu de synchroniser la transmission d'une trame par un signal de début de trame qui a une configuration particulière: sa détection par chaque station réceptrice permet de recaler les signaux dits de synchronisation de bit. A cet effet, chaque trame (figure 2-a) comporte, par exemple, des bits de début de trame DEB, et ensuite par exemple, des bits d'adresses ADR, des bits de données DON, des bits de contrôle CHK et des bits de fin de trame FIN. C'est la configuration particulière des bits de début de trame DEB (figure 2-b) qui est détectée pour recaler les signaux de synchronisation bit, par exemple sur le flanc arrière FLA du signal DEB. Sur les figures 2-a et 2-b, les traits verticaux 12 indiquent les signaux de synchronisation bit de la station réceptrice.In such a local area network, it is also known to synchronize the transmission of a frame by a start of frame signal which has a particular configuration: its detection by each receiving station makes it possible to reset the so-called bit synchronization signals. For this purpose, each frame (FIG. 2-a) comprises, for example, DEB frame start bits, and then, for example, ADR address bits, DON data bits, CHK control bits, and END bits of frame END. It is the particular configuration of the DEB start bits (FIG. 2-b) that is detected to reset the bit synchronization signals, for example on the FLB rear flank of the DEB signal. In Figures 2-a and 2-b, the vertical lines 12 indicate the bit synchronization signals of the receiving station.
Une horloge peut être définie par sa précision temporelle P et sa dispersion D par rapport à une autre horloge; alors la fonction horloge H(t), où t représente le temps, est liée à P par la relation suivante (1 - P)t < H(t) < (1 + P)t tandis que la dispersion D est caractérisée par la
DERIVE entre deux horloges de fonctions Hl(t) et H2(t) qui est égale à Hl(t) - H2(t) et qui est bornée par la valeur (P1 + P2)t, P1 et P2 étant les précisions temporelles des horloges.A clock can be defined by its time accuracy P and its dispersion D with respect to another clock; then the clock function H (t), where t represents the time, is related to P by the following relation (1 - P) t <H (t) <(1 + P) t while the dispersion D is characterized by the
DERIVED between two function clocks H1 (t) and H2 (t) which is equal to H1 (t) - H2 (t) and which is bounded by the value (P1 + P2) t, P1 and P2 being the temporal accuracies of clocks.
En supposant une précision temporelle identique de 5/1.000.000 pour deux horloges que l'on démarre en même temps, on obtient les dérives suivantes en fonction du temps écoulé T
T DERIVE
10 millisecondes 100 nanosecondes
40 millisecondes 400 nanosecondes
100 millisecondes 1 microseconde
1 seconde 10 microsecondes
1 minute 600 microsecondes
20 minutes 12 millisecondes
De telles dérives ne permettent pas l'utilisation des horloges locales seules comme référence temporelle dans les applications temps réel.Assuming an identical time precision of 5 / 1.000.000 for two clocks that we start at the same time, we obtain the following drifts as a function of the elapsed time T
T DERIVE
10 milliseconds 100 nanoseconds
40 milliseconds 400 nanoseconds
100 milliseconds 1 microsecond
1 second 10 microseconds
1 minute 600 microseconds
20 minutes 12 milliseconds
Such drifts do not allow the use of local clocks alone as a time reference in real-time applications.
Un but de la présente invention est donc de réaliser un dispositif et un système de synchronisation des horloges des stations d'un réseau local qui permet de corriger les dérives et de fournir une référence temporelle commune dans toutes les stations du réseau.An object of the present invention is therefore to provide a device and a system for synchronizing the clocks of the stations of a local area network which makes it possible to correct the drifts and to provide a common time reference in all the stations of the network.
Un autre but de la présente invention est de réaliser un dispositif et un système de synchronisation des horloges des stations d'un réseau local qui permet des défaillances des stations connectées au réseau.Another object of the present invention is to provide a device and a system for synchronizing the clocks of the stations of a local network that allows failures of the stations connected to the network.
L'invention concerne également un procédé de mise en oeuvre du système et du dispositif de synchronisation des horloges des stations d'un réseau local.The invention also relates to a method for implementing the system and the device for synchronizing the clocks of the stations of a local network.
L'invention concerne un système de synchronisation des horloges locales des stations d'un réseau connectées par une ligne de transmission et communiquant par des trames de messages comportant chacune au moins un champ de début de trame DEB, un champ d'adresse ADR, un champ de données DON et un champ de fin de trame FIN, caractérisé en ce qu'au moins deux stations dudit réseau comportent chacune au moins . The invention relates to a system for synchronizing local clocks of the stations of a network connected by a transmission line and communicating with message frames each comprising at least one DEB frame start field, an ADR address field, a DON data field and a END field end field, characterized in that at least two stations of said network each comprise at least one.
- un premier dispositif pour détecter dans chaque trame
le message de début de trame et effectuer un recalage
des signaux définissant la durée de chaque bit de la
trame, - un deuxième dispositif pour émettre à des instants
déterminés sur la ligne de transmission une trame de
synchronisation dont le champ de données indique
notamment la valeur courante de l'horloge locale, et - un troisième dispositif pour détecter chaque trame de
synchronisation et effectuer à un moment déterminé,
par exemple à la fin de la réception de cette trame,
un recalage des signaux définissant la durée de chaque
unité de temps de l'horloge locale ainsi que pour
vérifier et recaler éventuellement la valeur de
l'horloge locale avec celle de la station émettrice
contenue dans le champ de données.a first device for detecting in each frame
the frame start message and perform a registration
signals defining the duration of each bit of the
frame, - a second device for transmitting at times
determined on the transmission line a frame of
synchronization whose data field indicates
including the current value of the local clock, and - a third device for detecting each frame of
synchronization and perform at a specific time,
for example at the end of the reception of this frame,
a resetting of the signals defining the duration of each
time unit of the local clock as well as for
check and possibly reset the value of
the local clock with that of the transmitting station
contained in the data field.
Le premier dispositif comprend un circuit de détection du champ de début de trame DEB qui fournit un signal définissant la position d'un bit de la trame et un compteur qui est recalé à une position prédéterminée par le signal fourni par le circuit de détection, ledit compteur étant commandé par des signaux ayant une fréquence plus grande que les signaux de bits.The first device comprises a DEB start field detection circuit which provides a signal defining the position of a bit of the frame and a counter which is recalibrated at a predetermined position by the signal provided by the detection circuit, said counter being controlled by signals having a higher frequency than the bit signals.
Le deuxième dispositif comprend au moins un compteur qui est recalé à la valeur de l'horloge locale de la station émettrice qui a été détectée dans le champ des données
DON, ledit compteur étant commandé par les signaux fournis par le compteur du troisième dispositif.The second device comprises at least one counter which is reset to the value of the local clock of the transmitting station which has been detected in the data field.
DON, said counter being controlled by the signals provided by the counter of the third device.
Le troisième dispositif comprend un circuit de détection de la trame de synchronisation et de la valeur de l'horloge locale de la station émettrice qui fournit un signal définissant les unités de temps de l'horloge et un compteur qui est recalé à une position prédéterminée par le signal fourni par le circuit de détection de la. The third device comprises a synchronization frame detection circuit and the local clock value of the transmitting station which provides a signal defining the time units of the clock and a counter which is rescaled to a predetermined position by the signal provided by the detection circuit of the.
trame de synchronisation ledit compteur étant commandé par les signaux fournis par le compteur du premier dispositif.synchronization frame, said counter being controlled by the signals supplied by the counter of the first device.
L'invention concerne également un procédé de synchronisation qui est mis en oeuvre dans le système selon 1' invention. The invention also relates to a synchronization method which is implemented in the system according to the invention.
D'autres buts, caractéristiques et avantages de la présente invention apparaîtront à la lecture de la description suivante d'un exemple particulier de réalisation, ladite description étant faite en relation avec les dessins joints dans lesquels: - la figure 1 est un schéma d'un réseau de communication
auquel sont connectées des stations, chaque station
comportant un dispositif de synchronisation selon la
présente invention et l'ensemble de ces dispositifs
constituant un système de synchronisation des horloges
des stations du réseau, - les figures 2-a et 2-b sont respectivement des
diagrammes d'une trame de messages et d'un début de
trame comportant le signal de synchronisation de bit, - la figure 3 est un schéma fonctionnel d'un système de
synchronisation selon l'invention mis en oeuvre à
l'intérieur de chaque station du réseau,
L'invention sera décrite dans une application comportant un réseau de transmission fonctionnant à la vitesse de 250 kilobauds, ce qui correspond à un temps élémentaire de quatre microsecondes par bit de message, mais elle peut s'appliquer à des réseaux de transmission ayant des vitesses plus petites ou plus grandes.Other objects, features and advantages of the present invention will appear on reading the following description of a particular embodiment, said description being given in relation to the accompanying drawings in which: FIG. 1 is a diagram of FIG. a communication network
connected stations, each station
having a synchronization device according to the
present invention and all of these devices
constituting a clock synchronization system
stations of the network, - Figures 2-a and 2-b are respectively
diagrams of a message frame and a start of
frame comprising the bit synchronization signal; FIG. 3 is a block diagram of a bit synchronization system;
synchronization according to the invention implemented at
inside each station of the network,
The invention will be described in an application comprising a transmission network operating at the speed of 250 kilobauds, which corresponds to an elementary time of four microseconds per message bit, but it can be applied to transmission networks having speeds smaller or larger.
La figure 3 est un schéma fonctionnel simplifié d'un système de synchronisation selon l'invention qui constitue une partie de chaque station du réseau, réseau qui est du type de celui de la figure 1. Pour les besoins de la description, ce schéma a été divisé en trois parties I, II et III par deux traits verticaux tiretés; la partie I correspond au réseau auquel sont connectées les différentes stations dont les horloges sont à synchroniser; la partie II correspond aux éléments principaux du système de synchronisation selon l'invention; la partie III correspond au contrôleur de la station qui réalise le contrôle des entrées/sorties entre un microprocesseur 42 et le réseau par l'intermédiaire de la partie II. FIG. 3 is a simplified block diagram of a synchronization system according to the invention which constitutes a part of each station of the network, which network is of the type of FIG. 1. For the purposes of the description, this diagram has was divided into three parts I, II and III by two dashed vertical lines; Part I corresponds to the network to which the different stations whose clocks are to be synchronized are connected; Part II corresponds to the main elements of the synchronization system according to the invention; Part III corresponds to the controller of the station which carries out the control of the inputs / outputs between a microprocessor 42 and the network through the part II.
Chaque station comporte une horloge locale 30 qui, dans le schéma de la figure 3, a été incorporée dans le contrôleur de la station. Cette horloge 30 est principalement constituée par un oscillateur, à quartz par exemple, qui est associé à des diviseurs de fréquence du type à compteur numérique. Une borne de sortie 40 de l'horloge 30 fournit un signal S1 de fréquence F1, par exemple 4 MHZ (période T1 de 0,25 microseconde), qui est appliqué à un premier dispositif de recalage A (recalage durée de bit) qui sera décrit plus en détail ultérieurement.Le dispositif A fournit un signal S2, dit recalé, de fréquence F2, par exemple 250 KHz (période T2 de 4 microsecondes), qui est appliqué à un deuxième dispositif de recalage B (recalage de la durée d'unité de temps de l'horloge synchronisée) qui sera décrit plus en détail ultérieurement.Each station has a local clock 30 which, in the diagram of FIG. 3, has been incorporated into the controller of the station. This clock 30 is mainly constituted by a crystal oscillator for example, which is associated with frequency dividers of the digital counter type. An output terminal 40 of the clock 30 provides a signal S1 of frequency F1, for example 4 MHZ (period T1 of 0.25 microsecond), which is applied to a first resetting device A (bit duration adjustment) which will be is described in more detail later.The device A provides a signal S2, said recalibrated, of frequency F2, for example 250 KHz (period T2 of 4 microseconds), which is applied to a second resetting device B (resetting of the duration of unit of time of the synchronized clock) which will be described in more detail later.
Le dispositif B fournit un signal S3 de fréquence F3, par exemple voisine de 1 KHZ (période T3 de 1.024 microsecondes) qui est appliqué, d'une part, à un compteur 39 pour réaliser l'horloge synchronisée et, d'autre part, à un dispositif d'émission C de trame de synchronisation.The device B provides a signal S3 of frequency F3, for example close to 1 KHZ (period T3 of 1.024 microseconds) which is applied, on the one hand, to a counter 39 to produce the synchronized clock and, on the other hand, to a transmission device C synchronization frame.
A titre d'exemple, la figure 3 comprend un dispositif supplémentaire de recalage D dans le cas où l'on désire, synchroniser une horloge de l'unité centrale avec le signal S3. By way of example, FIG. 3 comprises an additional device for resetting D in the case where it is desired to synchronize a clock of the central unit with the signal S3.
Le dispositif de recalage A comprend essentiellement un diviseur de fréquence 31 par un coefficient m, m=16 par exemple, de la fréquence du signal S1 et un circuit de détection 32 du signal DEB de début de trame qui fournit un signal SB de recalage de bit. Le diviseur 31 est, par exemple, un compteur numérique à 16 positions de 0 à 15 qui est mis dans une position déterminée, par exemple 7, lorsqu'il reçoit le signal SB.The resetting device A essentially comprises a frequency divider 31 with a coefficient m, m = 16, for example, of the frequency of the signal S1 and a detection circuit 32 of the start-of-frame signal DEB which supplies a signal SB for resetting the signal. bit. The divider 31 is, for example, a 16-position digital counter 0 to 15 which is set in a determined position, for example 7, when it receives the signal SB.
De même, le dispositif de recalage B comprend essentiellement un diviseur de fréquence 33 par un coefficient n, n=256 par exemple, de la fréquence du signal S2 et un circuit de détection 34 d'un signal de synchronisation de trame qui fournit un signal SU de recalage de trame. Le diviseur 33 est, par exemple un compteur numérique à 256 positions de o à 255 qui est mis dans une position déterminée par exemple 127 lorsqu'il reçoit le signal SU correspondant à la synchronisation d'unité de temps de l t horloge synchronisée.Similarly, the resetting device B essentially comprises a frequency divider 33 by a coefficient n, n = 256 for example, the frequency of the signal S2 and a detection circuit 34 of a frame synchronization signal which provides a signal SU of frame registration. The divider 33 is, for example, a 256-position digital counter from 0 to 255 which is set to a determined position, for example 127 when it receives the signal SU corresponding to the time unit synchronization of the synchronized clock.
Le dispositif d'émission de trame de synchronisation C comprend essentiellement un diviseur de fréquence 36 par un coefficient q, par exemple q=512, de la fréquence du signal S3 et un émetteur 37 de la trame de synchronisation sur la ligne de transmission LT. Le diviseur de fréquence 36 est, par exemple, un compteur numérique à 512 positions de 0 à 511 qui fournit un signal S5 de fréquence F5 voisine de 2 Hz (période T5 égale à 512 millisecondes) qui définit la fréquence d'envoi des trames de synchronisation sur la ligne de transmission LT.The synchronization frame transmitting device C essentially comprises a frequency divider 36 by a coefficient q, for example q = 512, of the frequency of the signal S3 and a transmitter 37 of the synchronization frame on the transmission line LT. The frequency divider 36 is, for example, a digital counter with 512 positions from 0 to 511 which supplies a signal S5 of frequency F5 close to 2 Hz (period T5 equal to 512 milliseconds) which defines the transmission frequency of the frames of synchronization on the transmission line LT.
Le dispositif de recalage D du signal d'horloge de l'unité centrale comprend essentiellement un premier.The resetting device D of the clock signal of the central unit essentially comprises a first one.
diviseur de fréquence 35 par un coefficient r, par exemple r=64, de la fréquence du signal S3 et un deuxième diviseur de fréquence 38 par un coefficient s, par exemple s=4096, de la fréquence F0 du signal SO fourni par une deuxième borne de sortie 41 du circuit horloge 30. Le diviseur de fréquence 38 est, par exemple, un compteur numérique à 4096 positions de 0 à 4095 qui est mis dans une position déterminée par exemple 2047, lorsqu'il reçoit le signal S4.frequency divider 35 by a coefficient r, for example r = 64, of the frequency of the signal S3 and a second frequency divider 38 by a coefficient s, for example s = 4096, of the frequency F0 of the signal SO supplied by a second output terminal 41 of the clock circuit 30. The frequency divider 38 is, for example, a digital counter at 4096 positions from 0 to 4095 which is set in a determined position for example 2047, when it receives the signal S4.
Les différents dispositifs A, B, C et D, sont respectivement sous le contrôle de signaux fournis par les bornes de sortie a, b, c et d du microprocesseur 42.The different devices A, B, C and D are respectively under the control of signals supplied by the output terminals a, b, c and d of the microprocessor 42.
La synchronisation des bits de la trame est obtenue par le dispositif de recalage A dont le fonctionnement sera expliqué ci-après. Pour chaque trame reçue, la synchronisation bit est obtenue en détectant dans le circuit 32 le signal DEB de début de trame (figures 2-a et 2-b) et plus particulièrement un signal spécifique associé au signal DEB, par exemple le flanc arrière du signal rectangulaire PR dit de prélude. Sur la figure 2-b, les traits verticaux B1, B2, B3 et B4 représentent les signaux de synchronisation bit du signal S2 fournis par le circuit diviseur 31 avant recalage: ces signaux ne sont pas synchronisés avec le signal de trame car le trait B1 ne coïncide pas avec le front avant FRA du signal PR.Après recalage, les traits verticaux BR1,
BR2, BR3 et BR4 du signal S2 coïncident avec les bits du signal de trame, le recalage étant effectué en faisant coïncider au mieux, c'est-à-dire à une précision donnée, le trait BR1 avec le flanc arrière FLA du signal PR.The synchronization of the bits of the frame is obtained by the registration device A whose operation will be explained below. For each frame received, the bit synchronization is obtained by detecting in the circuit 32 the starting signal DEB (FIGS. 2-a and 2-b) and more particularly a specific signal associated with the signal DEB, for example the trailing edge of the frame. PR rectangular signal says prelude. In FIG. 2-b, the vertical lines B1, B2, B3 and B4 represent the bit synchronization signals of the signal S2 supplied by the divider circuit 31 before resetting: these signals are not synchronized with the frame signal because the line B1 does not coincide with the front FRA signal PR.After registration, vertical lines BR1,
BR2, BR3 and BR4 of the signal S2 coincide with the bits of the frame signal, the registration being effected by matching at best, that is to say at a given accuracy, the line BR1 with the rear flank FLA of the signal PR. .
De manière plus précise, la synchronisation bit (signaux S2) consiste à détecter le signal DEB et à générer un signal de recalage SB qui positionne le compteur 31 à une valeur déterminée, par exemple 7, un, certain intervalle de temps, appelé constante de temps de recalage, après ledit signal DEB. Cette constante de recalage CTRA est, par exemple, choisie égale à la moitié d'un cycle du compteur 31, soit 2 microsecondes. More precisely, the bit synchronization (signals S2) consists in detecting the signal DEB and in generating a resetting signal SB which positions the counter 31 at a determined value, for example 7, a certain time interval, called a constant of resetting time after said DEB signal. This CTRA registration constant is, for example, chosen to be equal to half of a cycle of the counter 31, ie 2 microseconds.
Avec une telle constante de décalage, si le signal DEB coïncide avec la position "0" du compteur 31, c'est-à-dire dans le cas d'un synchronisme parfait, le compteur 31 sera dans la position "7" lorsque le signal
SB apparaîtra et ce dernier n'aura aucun effet sur l'état du compteur : la fin du cycle de comptage coïncidera avec le bit de trame.With such an offset constant, if the signal DEB coincides with the "0" position of the counter 31, that is to say in the case of perfect synchronism, the counter 31 will be in the "7" position when the signal
SB will appear and the latter will have no effect on the state of the counter: the end of the counting cycle will coincide with the frame bit.
Si le signal DEB coïncide avec la position "4" du compteur 31, c'est-à-dire dans le cas où le compteur est en avance, le compteur 31 sera dans la position "11" lorsque le signal SB apparaîtra pour le mettre en position "7". Ceci a pour effet de retarder la fin du cycle de comptage et de synchroniser ainsi le signal S2 sur les bits de la trame.If the signal DEB coincides with the position "4" of the counter 31, that is to say in the case where the counter is in advance, the counter 31 will be in the position "11" when the signal SB will appear to put it in position "7". This has the effect of delaying the end of the counting cycle and thus synchronizing the signal S2 on the bits of the frame.
Si le signal DEB coïncide avec la position "11" du compteur 31, c'est-à-dire dans le cas où il est en retard, le compteur sera dans la position "3" lorsque le signal SB apparaîtra pour le mettre en position "7".If the signal DEB coincides with the position "11" of the counter 31, that is to say in the case where it is late, the counter will be in the "3" position when the signal SB appears to put it in position "7".
Ceci a pour effet d'avancer la fin du cycle de comptage et de synchroniser ainsi le signal S2 sur les bits de la trame. This has the effect of advancing the end of the counting cycle and thus synchronizing the signal S2 on the bits of the frame.
Le signal de début de trame DEB est détecté par chaque station sensiblement au même instant et il a pour effet de recaler le signal S2 sur les signaux de bits pour permettre l'analyse de la trame reçue. Cependant, une telle synchronisation n'est pas suffisante car il faut, en outre, que le compteur 33 du dispositif B soit dans la même position dans toutes les stations après le signal de recalage SB, ce qui peut ne pas être le cas lorsque la dérive des horloges entre deux trames et/oR un mauvais fonctionnement a décalé les états des compteurs 33 d'une unité au moins.The start of frame DEB signal is detected by each station substantially at the same time and has the effect of recalibrating the signal S2 on the bit signals to allow the analysis of the received frame. However, such a synchronization is not sufficient because it is necessary, in addition, that the counter 33 of the device B is in the same position in all the stations after the reset signal SB, which may not be the case when the derives clocks between two frames and / oR a malfunction has shifted the states of counters 33 by at least one unit.
Pour que le système et le procédé de recalage qui viennent d'être décrits fonctionnent correctement, il faut que: - les horloges locales 30 et les compteurs 31 et 33 de
toutes les stations soient démarrés en même temps, par
exemple par un signal associé à un message système qui
donne un signal de départ; - le recalage n'introduise pas un décalage de position
d'un compteur 33 d'une station par rapport à un autre
d'une autre station; - les éléments à synchroniser n'aient pas de défaillance
temporaire.For the system and the method of registration that have just been described to work correctly, it is necessary that: - the local clocks 30 and the counters 31 and 33 of
all stations are started at the same time, by
example by a signal associated with a system message that
give a start signal; - the registration does not introduce a positional shift
a counter 33 from one station to another
from another station; - the elements to be synchronized do not fail
temporary.
Si la dérive entre les horloges de deux stations est telle que le compteur 31 d'une station fait un cycle supplémentaire par rapport au compteur 31 de l'autre station entre deux signaux de recalage, le compteur 33 de la première station indiquera une valeur supérieure d'une unité à celui du compteur de la deuxième station et il en résultera une désynchronisation de trames lors du deuxième signal de recalage. Pour détecter un tel mauvais fonctionnement, l'invention prévoit la possibilité de ne permettre le recalage que pendant un intervalle de temps, dit intervalle de recalage autorisé
IRA, qui est compté à partir d'une position du compteur 31 choisie en fonction de la position "7" de recalage, la position "5" par exemple.La durée de cet intervalle de recalage IRA est calculée en fonction de la valeur de la période T des signaux de recalage, qui elle-même dépend de la valeur maximale de la dérive entre les horloges du réseau. Ainsi, comme cela a été indiqué dans le préambule, une période T = 100 millisecondes correspond à une dérive d'une microseconde pour une précision temporelle de 5/1.000.000. On peut donc choisir un intervalle de recalage autorisé IRA d'une microseconde si la période T des signaux DEB (ou SB) est de 100 millisecondes. If the drift between the clocks of two stations is such that the counter 31 of one station makes an additional cycle relative to the counter 31 of the other station between two registration signals, the counter 33 of the first station will indicate a higher value. from one unit to that of the counter of the second station and this will result in frame desynchronization during the second registration signal. To detect such a malfunction, the invention provides the possibility of allowing registration only during a time interval, said reset interval allowed
IRA, which is counted from a position of the counter 31 chosen as a function of the position "7" of registration, the position "5" for example.The duration of this reset interval IRA is calculated according to the value of the period T of the registration signals, which itself depends on the maximum value of the drift between the clocks of the network. Thus, as indicated in the preamble, a period T = 100 milliseconds corresponds to a drift of one microsecond for a time precision of 5 / 1,000,000. It is therefore possible to choose an allowed IRA resetting interval of one microsecond if the period T of the DEB (or SB) signals is 100 milliseconds.
Ainsi, avec IRA = 1 microseconde compté à partir de la position "5" du compteur 31, le signal SB n'aura d'effet que s'il apparaît pendant que le compteur est dans les positions 5 à 8.Thus, with IRA = 1 microsecond counted from the position "5" of the counter 31, the signal SB will have effect only if it appears while the counter is in positions 5 to 8.
Pour réaliser la synchronisation des horloges malgré les mauvais fonctionnements, l'invention prévoit la détection d'une trame de synchronisation utilisée pour générer le signal SU servant à recaler le signal S3.To synchronize the clocks despite the malfunctions, the invention provides for the detection of a synchronization frame used to generate the signal SU used to readjust the signal S3.
Cette synchronisation des unités de temps de l'horloge synchronisée est obtenue par le dispositif de recalage B dont le fonctionnement est semblable à celui du dispositif A.This synchronization of the time units of the synchronized clock is obtained by the resetting device B whose operation is similar to that of the device A.
Ainsi, la synchronisation des signaux S3 consiste à détecter l'arrivée de la trame de synchronisation et à générer le signal de recalage SU qui positionne le compteur 33 à une valeur déterminée, par exemple 127, un certain intervalle de temps, appelé constante de temps de recalage CTRB après ledit signal SU. Cette constante
CTRB est, par exemple, choisie égale à la moitié d'un cycle du compteur 33, soit 512 microsecondes.Thus, the synchronization of the signals S3 consists in detecting the arrival of the synchronization frame and in generating the resetting signal SU which positions the counter 33 at a determined value, for example 127, a certain time interval, called a time constant. CTRB after said SU signal. This constant
CTRB is, for example, chosen to be equal to half a cycle of the counter 33, ie 512 microseconds.
De la même manière, un intervalle de recalage IRB peut être choisi. Ainsi, avec un intervalle IRB = 64 microsecondes compté à partir de la position "119" du compteur 33, le signal SU n'aura d'effet que s'il apparaît pendant que le compteur est dans les positions 119 à 135.In the same way, an IRB resetting interval can be chosen. Thus, with an IRB interval = 64 microseconds counted from the "119" position of the counter 33, the signal SU will have effect only if it appears while the counter is in positions 119 to 135.
Pour réaliser la synchronisation en cas de défaillances temporaires d'une ou de plusieurs stations, l'invention prévoit l'incorporation dans le champ de données de la trame de synchronisation de la valeur du compteur 39,.To achieve synchronization in the event of temporary failures of one or more stations, the invention provides for the incorporation in the data field of the synchronization frame of the value of the counter 39,.
dit compteur d'horloge synchronisée.said synchronized clock counter.
L'émission de la trame de synchronisation est obtenue par le dispositif C dont le fonctionnement est décrit ci-après. The transmission of the synchronization frame is obtained by the device C whose operation is described below.
Selon l'invention, la trame de synchronisation est émise tour à tour par N stations du réseau identifiées de ST1 à STN, N pouvant être égal ou inférieur au nombre total des stations du réseau mais devant être égal ou supérieur à deux pour assurer un niveau de sûreté de fonctionnement suffisant. Ainsi, lorsqu'une station est défaillante et ne peut donc plus émettre de trame de synchronisation, cette dernière sera émise par une des autres stations.According to the invention, the synchronization frame is transmitted in turn by N stations of the network identified from ST1 to STN, N being able to be equal to or less than the total number of the stations of the network but having to be equal to or greater than two to ensure a level sufficient operational safety. Thus, when a station is faulty and can no longer transmit a synchronization frame, the latter will be transmitted by one of the other stations.
La trame de synchronisation contient les données suivantes - l'identification IS de la station qui a émis la trame
de synchronisation; l'identification IE de la station
qui doit émettre la trame de synchronisation suivante
est, par convention, définie par IE=IS+1 dont la
valeur est gardée dans un registre (non représenté); - la valeur du compteur 39 d'horloge synchronisée que
doit afficher chaque station,
La trame de synchronisation ne peut être émise ou reçue que pendant un intervalle de temps dont la périodicité est définie par la période du signal S5 fourni par le compteur 36 et dont la durée DS est au moins égale à celle d'une trame de synchronisation.The synchronization frame contains the following data - the IS identification of the station that sent the frame
synchronization; IE identification of the station
who should issue the next synchronization frame
is, by convention, defined by IE = IS + 1 whose
value is kept in a register (not shown); the value of the synchronized clock counter 39 that
must display each station,
The synchronization frame can be transmitted or received only during a time interval whose periodicity is defined by the period of the signal S5 supplied by the counter 36 and whose duration DS is at least equal to that of a synchronization frame.
Afin d'être sûr que le signal de recalage SU appliqué au compteur 33 arrive dans l'intervalle de temps autorisé, l'invention prévoit d'effectuer la transmission de la trame de synchronisation à un moment déterminé qui est fonction de l'intervalle de temps. Par exemple, si le signal de recalage SU est directement associé à la fin de transmission de la trame de synchronisation, la transmission devra être effectuée DS unités de temps avant l'intervalle de temps autorisé.In order to be sure that the resetting signal SU applied to the counter 33 arrives within the allowed time interval, the invention provides for the transmission of the synchronization frame at a given moment which is a function of the interval of time. time. For example, if the reset signal SU is directly associated with the end of transmission of the synchronization frame, the transmission will have to be performed DS units of time before the allowed time interval.
L'émission de la trame de synchronisation est soumise aux contraintes suivantes - la périodicité est définie par la période du signal S5
fourni par le compteur 36, - le signal SU associé à la réception de la trame de
synchronisation doit arriver dans l'intervalle de
recalage autorisé CTRB du dispositif B. Ceci conduit à
calculer précisément la durée de transmission de la
trame de synchronisation et, éventuellement, à une
temporisation soit en émission, soit en réception.The transmission of the synchronization frame is subject to the following constraints - the periodicity is defined by the period of the S5 signal
provided by the counter 36, the signal SU associated with the reception of the frame of
synchronization must arrive in the interval of
allowed CTRB registration of device B. This leads to
accurately calculate the transmission time of the
synchronization frame and possibly at a
delay either in transmission or in reception.
Le mécanisme de synchronisation en régime permanent dans chaque station peut être décrit par les étapes suivantes (P0) Détection du changement d'état du signal S5 pour
définir l'instant de transmission de la trame
synchronisation; (P1) Si STN=IE et si la ligne de transmission LT est
libre, émission de la trame de synchronisation par
la station STN; (P2) Détection de la trame de synchronisation par la
station émettrice STN et utilisation de la trame
de synchronisation par la station émettrice pour
recaler le compteur 33 à la position prédéterminée
à un instant déterminé selon la contrainte
mentionnée ci-dessus; (P3) Si STN est différent de IE, la station est en
position de réception de trames pour détecter,
dans l'intervalle de temps correspondant, la trame
de synchronisation émise par une autre station; ; (P4) Détection de la trame de synchronisation par les
stations réceptrices, décodage du champ de
données, extraction de la valeur de l'horloge de,
synchronisation, vérification avec le compteur
local 39 et recalage du compteur 33 à la position
prédéterminée à un instant déterminé selon la
contrainte mentionnée ci-dessus. The steady-state synchronization mechanism in each station can be described by the following steps (P0) S5 signal state change detection for
define the moment of transmission of the frame
synchronization; (P1) If STN = IE and if the transmission line LT is
free, transmission of the synchronization frame by
the STN station; (P2) Detection of the synchronization frame by the
STN transmitting station and use of the frame
synchronization by the transmitting station for
reset the counter 33 to the predetermined position
at a given moment according to the constraint
mentioned above; (P3) If STN is different from IE, the station is in
frame receiving position for detecting,
in the corresponding time interval, the weft
synchronization issued by another station; ; (P4) Detection of the synchronization frame by the
receiving stations, decoding of the field of
data, extraction of the value of the clock of,
synchronization, checking with the meter
local 39 and resetting the counter 33 to the position
predetermined at a given moment according to the
constraint mentioned above.
(P5) Attente de la prochaine phase de synchronisation
qui commencera au prochain changement d'état du
signal S5.(P5) Waiting for the next synchronization phase
which will start at the next change of state of
signal S5.
Le mécanisme de synchronisation en régime permanent qui vient d'être décrit suppose l'existence d'une procédure d'initialisation au démarrage du réseau ou de réinitialisation en cas de défaillance en cours de fonctionnement. Comme il est prévu que la station ST1 émette la première une trame de synchronisation, l'initialisation sera différente selon qu'il s'agit de la station ST1 ou des autres ST2 à STN.The steady-state synchronization mechanism just described assumes the existence of an initialization procedure at the start of the network or reset in the event of failure during operation. Since it is expected that the station ST1 first transmits a synchronization frame, the initialization will be different depending on whether it is the ST1 station or the other ST2 STN.
Toute station doit surveiller le réseau pendant un certain temps t2 à l'exception de la station ST1 qui doit attendre un temps tl inférieur à t2 car, en cas d'initialisation normale, les stations ST2 à STN doivent attendre la transmission de la trame de synchronisation effectuée par la station ST1. Any station must monitor the network for a certain time t2 with the exception of the station ST1, which must wait for a time t1 less than t2 because, in the case of normal initialization, the ST2 stations at STN must wait for the transmission of the frame of synchronization performed by the station ST1.
La valeur de tl doit être au moins supérieure à la période de transmission de la trame de synchronisation, ctest-à-dire la période du signal S5, afin de permettre, en cas de réinitialisation, l'attente de la trame de synchronisation en cours. En pratique, elle sera égale à plusieurs fois cette période pour tenir compte de la probabilité d'avoir plusieurs stations en panne en même temps.The value of t1 must be at least greater than the transmission period of the synchronization frame, that is to say the period of the signal S5, in order to allow, in the event of reinitialization, the waiting of the synchronization frame in progress. . In practice, it will be equal to several times this period to take into account the probability of having several stations down at the same time.
La valeur de t2 doit être supérieure à tl d'au moins le temps de transmission de la trame de synchronisation et du temps d'initialisation de la station ST1. The value of t2 must be greater than t1 by at least the transmission time of the synchronization frame and the initialization time of the station ST1.
La procédure d'initialisation alors comprend les étapes suivantes: s (I1) Si la station est ST1, attente d'une trame de
synchronisation pendant tl; (I2) Si la station est différente de ST1, attente d'une
trame de synchronisation pendant t2; (I3) En cas de réception d'une trame de synchronisation
pendant tl pour ST1 et t2 pour les autres
stations, le registre contenant IE est mis à jour
à la valeur (IS+1), IS étant la valeur contenue
dans la trame de synchronisation, le compteur 39
est mis à jour à la valeur contenue dans la trame
de synchronisation et les autres compteurs sont
initialisés;; (I4) Si aucune trame de synchronisation n'est reçue
pendant tl par la station ST1, cette station émet
une trame de synchronisation avec une valeur de
compteur zéro; la station ST1 émet ensuite une
trame de synchronisation et effectue la mise à
jour de son compteur 39 à zéro ainsi que
l'initialisation des autres compteurs.The initialization procedure then comprises the following steps: s (I1) If the station is ST1, waiting for a frame of
synchronization during tl; (I2) If the station is different from ST1, wait for one
synchronization frame during t2; (I3) When receiving a synchronization frame
during tl for ST1 and t2 for others
stations, the registry containing IE is updated
to the value (IS + 1), where IS is the value contained
in the synchronization frame, the counter 39
is updated to the value contained in the frame
synchronization and the other counters are
initialized ;; (I4) If no synchronization frame is received
during tl by station ST1, this station transmits
a synchronization frame with a value of
zero counter; station ST1 then transmits a
synchronization frame and performs the update
day of his counter 39 to zero as well as
the initialization of the other counters.
Les étapes de la procédure d'initialisation ou de réinitialisation qui viennent d'être décrites montrent que le fait qu'aucune trame de synchronisation ne soit transmise alors que l'identification de la station en réception n'est pas la station ST1 ne peut pas arriver, à moins que le réseau ne soit en panne ou que toutes les N stations participant à la synchronisation ne soient en panne.The steps of the initialization or reinitialization procedure which have just been described show that the fact that no synchronization frame is transmitted while the identification of the station in reception is not the station ST1 can not arrive, unless the network is down or all the N stations participating in the synchronization are down.
La synchronisation obtenue par le dispositif A fournit une dispersion spatiale S2 de l'horloge de chaque station qui est toujours inférieure à 2PT. Il faut donc choisir une précision P et un intervalle de temps T tels que cette dispersion soit largement inférieure à l'intervalle entre deux signaux de synchronisation bit, soit 4 microsecondes dans un réseau fonctionnant à une vitesse de 250 kilobauds.The synchronization obtained by the device A provides a spatial dispersion S2 of the clock of each station which is always less than 2PT. It is therefore necessary to choose a precision P and a time interval T such that this dispersion is much less than the interval between two bit synchronization signals, ie 4 microseconds in a network operating at a speed of 250 kilobauds.
La précision temporelle ou exactitude Pa du signal S2 qui est obtenue est fonction de l'exactitude des horloges locales, de l'exactitude de recalage obtenue par le signal SB et des caractéristiques matérielles du réseau, par exemple la propagation des signaux.The time accuracy or accuracy Pa of the signal S2 that is obtained is a function of the accuracy of the local clocks, the registration accuracy obtained by the signal SB and the hardware characteristics of the network, for example the propagation of the signals.
L'exactitude de recalage est fonction de la dérive des horloges depuis le dernier recalage. En appelant M l'inexactitude provoquée par les caractéristiques matérielles du réseau, on obtient soit Pa < 2P + Dérive divisée par l'intervalle T + M donc Pa < 4P + M.The accuracy of registration is a function of the drift of the clocks since the last registration. By calling M the inaccuracy caused by the material characteristics of the network, we obtain either Pa <2P + Derivative divided by the interval T + M so Pa <4P + M.
La synchronisation obtenue par le dispositif B fournit une dispersion spatiale du signal S3 qui est la même que celle du dispositif A car les deux dispositifs sont synchrones.The synchronization obtained by the device B provides a spatial dispersion of the signal S3 which is the same as that of the device A because the two devices are synchronous.
La précision temporelle Pb du dispositif B dépend de la précision Pa du dispositif A et de la précision du signal de recalage SU, cette dernière dépendant de la durée à gérer l'émission de la trame de synchronisation, de la durée de transmission d'une trame de synchronisation et de la durée de traitement de réception de la trame de synchronisation. Pb est donnée par
Pb < 2Pa + Précision du signal SU . The time precision Pb of the device B depends on the accuracy Pa of the device A and the accuracy of the resetting signal SU, the latter depending on the time to manage the transmission of the synchronization frame, the transmission time of a synchronization frame and the reception processing time of the synchronization frame. Pb is given by
Pb <2Pa + SU signal accuracy.
La description qui vient d'être faite du système de synchronisation et des dispositifs de synchronisation qu'il comporte met en évidence un procédé de synchronisation des horloges locales d'un réseau qui comprend au moins les opérations suivantes (e1) émission par les stations du réseau de trames
comprenant au moins un champ de début de
trame (DEB) ayant une caractéristique temporelle
qui définit la position précise des bits de la s
trame émise, (e2) détection de ce champ de début de trame DEB par
chaque station du réseau pour obtenir un
signal SB de synchronisation bits, et (e3) recalage dans chaque station d'un compteur de bits
31 à une valeur prédéterminée, ledit compteur
étant commandé par les signaux S1 fournis par
l'horloge locale de la station.The description which has just been given of the synchronization system and the synchronization devices that it comprises highlights a method of synchronizing the local clocks of a network which comprises at least the following operations (e1) transmission by the stations of the frame network
comprising at least one start field of
frame (DEB) having a temporal characteristic
which defines the precise position of the bits of the
transmitted frame, (e2) detection of this DEB frame start field by
each network station to get a
signal SB synchronization bits, and (e3) registration in each station of a bit counter
31 to a predetermined value, said counter
being controlled by the signals S1 provided by
the local clock of the station.
Cette synchronisation des bits est complétée par une synchronisation des unités de temps de l'horloge locale qui comprend les opérations suivantes (e4) émission à intervalles réguliers par au moins une
station du réseau d'une trame de synchronisation
comportant un champ de données DON indiquant la
valeur courante HS de l'horloge locale 39, (eg) détection de ladite trame de synchronisation par
chaque station du réseau pour obtenir un
signal SU de synchronisation des unités de temps
de l'horloge et, (e6) recalage dans chaque station d'un compteur 33 à
une valeur prédéterminée, ledit compteur 33 étant
commandé par les signaux S2 du compteur de
bits 31.This bit synchronization is completed by synchronization of the time units of the local clock which comprises the following operations (e4) transmission at regular intervals by at least one
network station a synchronization frame
with a DON data field indicating the
current value HS of the local clock 39, (eg) detection of said synchronization frame by
each network station to get a
SU time synchronization signal
of the clock and, (e6) resetting in each station of a counter 33 to
a predetermined value, said counter 33 being
controlled by the signals S2 of the counter of
bits 31.
Enfin chaque horloge locale est calée à une même valeur pour les opérations suivantes (e7) détection dans le champ de données DON de la
trame de synchronisation de la valeur HS d'un
compteur 39 de l'horloge locale qui a émis la
trame de synchronisation, et (e8) recalage de compteur 39 de l'horloge locale d'au
moins toutes les stations réceptrices à la valeur
HS détectée dans la trame de synchronisation,
ledit compteur 39 étant commandé par les
signaux S3 du compteur 33 des unités de temps J
de l'horloge. Finally, each local clock is set to the same value for the following operations (e7) detection in the data field DON of the
synchronization frame of the HS value of a
counter 39 of the local clock that issued the
synchronization frame, and (e8) counter resetting 39 of the local clock of at
least all receiving stations to the value
HS detected in the synchronization frame,
said counter 39 being controlled by the
S3 signals from counter 33 of time units J
of the clock.
Claims (23)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9105473A FR2676152B1 (en) | 1991-05-03 | 1991-05-03 | METHOD, SYSTEM AND DEVICE FOR SYNCHRONIZING THE CLOCKS OF A NETWORK. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9105473A FR2676152B1 (en) | 1991-05-03 | 1991-05-03 | METHOD, SYSTEM AND DEVICE FOR SYNCHRONIZING THE CLOCKS OF A NETWORK. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2676152A1 true FR2676152A1 (en) | 1992-11-06 |
| FR2676152B1 FR2676152B1 (en) | 1994-10-14 |
Family
ID=9412508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9105473A Expired - Fee Related FR2676152B1 (en) | 1991-05-03 | 1991-05-03 | METHOD, SYSTEM AND DEVICE FOR SYNCHRONIZING THE CLOCKS OF A NETWORK. |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2676152B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0813321A2 (en) * | 1996-06-14 | 1997-12-17 | TEMIC TELEFUNKEN microelectronic GmbH | Method and control system for data transmission |
| EP1186967A2 (en) * | 2000-08-25 | 2002-03-13 | DaimlerChrysler AG | Clock synchronisation method |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0222368A2 (en) * | 1985-11-14 | 1987-05-20 | Siemens Aktiengesellschaft | Control circuit for frame synchronization at the receiving side |
| EP0373067A1 (en) * | 1988-12-07 | 1990-06-13 | Automobiles Peugeot | Device for the synchronization of sending and receiving by a station in a communication network, especially for an automotive vehicle |
-
1991
- 1991-05-03 FR FR9105473A patent/FR2676152B1/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0222368A2 (en) * | 1985-11-14 | 1987-05-20 | Siemens Aktiengesellschaft | Control circuit for frame synchronization at the receiving side |
| EP0373067A1 (en) * | 1988-12-07 | 1990-06-13 | Automobiles Peugeot | Device for the synchronization of sending and receiving by a station in a communication network, especially for an automotive vehicle |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0813321A2 (en) * | 1996-06-14 | 1997-12-17 | TEMIC TELEFUNKEN microelectronic GmbH | Method and control system for data transmission |
| EP0813321A3 (en) * | 1996-06-14 | 2001-05-09 | TEMIC TELEFUNKEN microelectronic GmbH | Method and control system for data transmission |
| EP1186967A2 (en) * | 2000-08-25 | 2002-03-13 | DaimlerChrysler AG | Clock synchronisation method |
| EP1186967A3 (en) * | 2000-08-25 | 2007-01-03 | DaimlerChrysler AG | Clock synchronisation method |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2676152B1 (en) | 1994-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1756987B1 (en) | Distributed synchronization method and system | |
| EP0113307A1 (en) | Alignment circuit for fixed-length digital information blocks | |
| FR2523385A1 (en) | METHOD AND DEVICE FOR RETRANSMITTING DATA | |
| EP2751637B1 (en) | Method for synchronising a server cluster and server cluster implementing said method | |
| CN112448874B (en) | Vehicle-mounted communication device and time synchronization method thereof | |
| FR2988949A1 (en) | COMMUNICATION DEVICE AND METHOD FOR ERROR PROGRAMMING OR CORRECTION OF ONE OR MORE PARTICIPANTS OF THE COMMUNICATION DEVICE | |
| EP1560372A1 (en) | Method and device for automatically detecting the bit rate of a CAN bus network | |
| FR2906663A1 (en) | METHOD FOR MANAGING A RING TOPOLOGY FIELD BUS SYSTEM NETWORK AND NETWORK | |
| FR2608874A1 (en) | METHOD OF ADJUSTING THE DELAY BETWEEN STATIONS IN AN INFORMATION TRANSMISSION SYSTEM COMPRISING A LARGE NUMBER OF CASCADED RELAY STATIONS AND USING IN A SENSE OF TRANSMISSION THE PRINCIPLE SAID OF A.M.R.T. AND SYSTEM FOR WHICH SUCH METHOD IS IMPLEMENTED | |
| CA3053707A1 (en) | Synchronization system and method | |
| WO2005096123A2 (en) | Method for the synchronisation of data, such as distributed data, taking account of clock drifts and inaccuracies | |
| FR2998125A1 (en) | METHOD FOR TRANSMITTING DATA PACKETS BETWEEN TWO COMMUNICATION MODULES AND TRANSMITTER MODULE AND RECEIVER MODULE | |
| FR2676152A1 (en) | Method, system and device for synchronising the clocks of a network | |
| US11675318B2 (en) | Multi-interface GPS time synchronization | |
| FR2819598A1 (en) | FAULT TOLERANT SYNCHRONIZATION DEVICE FOR REAL TIME COMPUTER NETWORK | |
| FR2658969A1 (en) | SYSTEM CONSTITUTED IN A NETWORK SUCH AS A CELLULAR RADIOTELEPHONE SYSTEM, FOR MEASURING THE TRANSMISSION DELAY BETWEEN NODES OF THE NETWORK AND SYNCHRONIZING THEM BETWEEN THEM. | |
| EP0821488B1 (en) | Device for frequency selection comprising a lock detector | |
| EP0526359B1 (en) | Process and circuit arrangement for synchronising a signal | |
| EP3711203B1 (en) | System and method for date-stamping an event detected in an automotive vehicle | |
| FR2859853A1 (en) | Communication network data transfer rate detecting process for e.g. industrial field, involves validating current data transfer rate configuration and placing control unit in normal mode if condition for adaptation of rate is verified | |
| FR2462065A1 (en) | Switching of numeric signal equipment - using memory and coincidence detector techniques with two circuits transmitting same data under different conditions | |
| EP1127305A1 (en) | Method for synchronising a local clock on a cordless communication network clock | |
| FR2623675A1 (en) | DEVICE FOR SYNCHRONIZING A CLOCK IN RELATION TO AN INCIDENTAL DIGITAL SIGNAL, IN PARTICULAR AT HIGH SPEED | |
| EP0077249B1 (en) | Chronometry method, centralized management system using this method and its application to the detection of leaks in a fluid transport network | |
| FR2700431A1 (en) | Two-wire input / output device with anomaly detection. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TP | Transmission of property | ||
| ST | Notification of lapse |
Effective date: 20070131 |