FR2673040A1 - Procede d'assemblage et d'interconnexion de cartes electroniques modulaires, cartes et ensemble de cartes electroniques selon ce procede. - Google Patents

Procede d'assemblage et d'interconnexion de cartes electroniques modulaires, cartes et ensemble de cartes electroniques selon ce procede. Download PDF

Info

Publication number
FR2673040A1
FR2673040A1 FR9101930A FR9101930A FR2673040A1 FR 2673040 A1 FR2673040 A1 FR 2673040A1 FR 9101930 A FR9101930 A FR 9101930A FR 9101930 A FR9101930 A FR 9101930A FR 2673040 A1 FR2673040 A1 FR 2673040A1
Authority
FR
France
Prior art keywords
card
substrate
studs
face
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9101930A
Other languages
English (en)
Other versions
FR2673040B1 (fr
Inventor
Mur Remy
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Priority to FR9101930A priority Critical patent/FR2673040B1/fr
Publication of FR2673040A1 publication Critical patent/FR2673040A1/fr
Application granted granted Critical
Publication of FR2673040B1 publication Critical patent/FR2673040B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10333—Individual female type metallic connector elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10962—Component not directly connected to the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

L'invention concerne la confection de cartes électroniques à circuits intégrés hybrides avec plots d'interconnexion, où les plots mâles 5 et femelles 3 sont rapportés directement par brasure 8 sur les faces externes des substrats 2 à circuits intégrés. Par un choix judicieux des emplacements des plots 3 et 5, an peut faire en sorte que tous les plots coopèrent avec des plots d'une carte voisine en libérant ainsi un espace maximum pour la réception des composants électroniques 10.

Description

"PROGEDE D'ASSEhBLAGE ET D'INTERCONNECTION DE CARIES ELECTRONIQUES MODULAIRES, CARIES ET ENSEMBLE DE CARIES ELECTRONIQUE SELON CE
PROCEDE"
La présente invention concerne l'assemblage et l'interconnexion de cartes électroniques modulaires à circuits intégrés hybrides, du genre OÙ l'on prévoit des plots d'assemblage et d'interconnexion de part et d'autre d'un substrat plat de chaque carte modulaire, agencés transversaler#nt au substrat de carte électronique, les plots saillant sur une face dudit substrat de carte étant tous du type femelle, tandis que les plots saillant sur une face opposée dudit substrat de carte sont tous du type mâle de dimensions telles qu'un plot mâle puisse coopérer à embrochement avec un plot femelle, les carposants électroniques étant tous montés sur une face dudit substrat de carte électronique en contact par des conducteurs intégrés avec une pluralité de tels plots, les cartes étant asse#iblées en un empilement broché avec des conducteurs d'alimentation à la périphérie latérale ou d'extrémité dudit empilement.
Un tel procédé a déjà été proposé dans le document
FR-A.88.16.612 où l'on décrit un système d'assemblage et d'interconnexion avec des plots de raccordement formant d'une seule pièce une partie femelle opposée à une partie mâle dont elle est séparée par une partie médiane, le tout étant enfiché dans un passage transversal de substrat de carte de façon que la partie médiane de ce plot double soit enserrée et fixée à demeure dans ledit passage transversal de substrat de carte. On réalise ainsi des ensembles de cartes électroniques modulaires par eMbrochement des plots mâles d'une carte dans le plot femelle en regard d'une carte adjacente.
Cette disposition présente de nombreux avantages, notent de permettre une circulation extrêmement rapide de toute donnée électronique, en raccourcissant au strict minimum le trajet qu'elle doit suivre. Cependant, étant donnée la carplexité des circuits mis en oeuvre sur un tel assemblage de cartes, il se produit de nartreuses interruptions et reprises de circuits, de sorte qu'un grand nombre de plots mules ou femelles de tels plots doubles se trouve inutilisable et se présente, dans l'assertlage, sans être raccordé à un plot mâle ou femelle d'une carte voisine.Il en résulte essentiellement une déperdition de place et un surdimensionnement inutile des cartes électroniques ou, au contraire, une réduction de la charge en composants électroniques, qui peut être adr.ise par chaque carte électronique.
La présente invention a pour objet l'asseMblage et l'interconnexicn de cartes électroniques modulaires à circuits intégrés hybrides, où cet inconvénient est supprimé, ce qui permet de réaliser de telles cartes électroniques avec une capacité de charge en composants électroniques qui est maximale, et cet objectif de l'invention est atteint en ce que chaque plot, mâle ou femelle, constitue une pièce métallique distincte, que l'on solidarise par sa base face contre face sur la surface externe du substrat de carte électronique, en contact avec wr. ccnducteur intégré dans ledit substrat de carte.De la sorte, on peut réaliser des cartes électroniques, où tout les plots sont opérationnels, c'est-à-dire coopèrent avec des plots d'une carte voisine en évitant ainsi la présence de plots inutiles. Il en résulte une plus large libération de place sur la face de substrat qui sert à la réception des composants électroniques et, toutes choses égales par ailleurs, une plus forte concentration de composants électroniques par unité de surface de carte ou par unité de volume d'un tel assemblage de cartes électroniques.
La présente invention a pour objet également une carte électronique modulaire à circuit intégré hybride du type sus m entionné, où chaque plot mâle ou femelle est constitué d'une pièce métallique distincte, dont une base est solidarisée face contre face sur la surface de substrat de carte. Selon une forme particulière de réalisation, la fixation d'un plot sur un substrat de cartes électroniques s'effectue par l'intermédiaire d'un dépôt métallique préalable sur le substrat et brasage de la base du plot sur ledit dépôt métallique, par exemple au moyen d'une brasure type cuivre-argent. On a constaté qu'on réalisait ainsi un ancrage particulièrement robuste du plot sur le substrat.
L'invention concerne également un ensenble de cartes électroniques modulaires à circuits intégrés hybrides, du type sus#mentionné, où tous les plots d'une quelconque carte dudit eipiletrent coopèrent à embrochement d'assemblage et d'interconnexion électrique avec les plots associés d'une carte voisine.
L'invention vise également à perfectionner le refroidissement de tels errpilements de cartes électroniques, dont la charge en composants électroniques par unité de volume se trouve ainsi accrue, ce qui provoque une dissipation thermique telle que le simple refroidissement par l'air ambiant s'avère insuffisant.
Selon l'invention, on place un tel ensemble de cartes électroniques à circuits intégrés hybrides dans un boîtier hermétique soumis à un fluide de refroidissement. Avantageusement le boîtier hermétique présente des moyens de dissipation thermique vers l'extérieur et, selon une forme de mise en oeuvre, le boîtier hermétique est associé à un moyen de transfert d'une énergie de réfrigération provenant de l'extérieur.
Les caractéristiques et avantages de l'invention ressortiront d'ailleurs de la description qui suit en référence aux dessins annexés dans lesquels - la figure 1 est une vue partielle schématique et en coupe d'une carte électronique du genre à substrat réalisé par feuilles céramiques pressées et co-cuites à haute température - la figure 2 est une vue également sobétratique en coupe partielle d'une carte électronique du genre à substrat céramique rigide - la figure 3 montre une vue schématique partielle d'un empilement de telles cartes électroniques eMbrochées - les figures 4 et 5 sont des vues schématiques d'un ensemble de cartes électroniques placées dans un boîtier hermétique refroidi.
En se référant à la figure 1, une carte électronique est constituée ici par co-cuisson à haute température d'une pluralité de feuilles céramiques crues formant support de dépôts métallisés destinés a créer des conducteurs intégrés que l'on retrouve à différents niveaux tels que 1-1, 1-2, 1-3, 1-4, 1-5 dans une masse isolante constituée pour l'essentiel des support en feuilles céramiques crues de départ et de dépôts isolants interstitiels. Une description détaillée de l'élaboration générale de tels substrats de cartes électroniques est tout à fait superflue, car cette technique est-bien connue.
Dans la particularité selon l'invention, chaque substrat 2 incorporant les conducteurs intégrés 1-1, 1-2, etc... est associé à des plots d'intercornexion soit du type femelle 3 sur la face supérieure 4 du substrat 2, soit du type mâle 5 sur la face inférieure 6 du substrat 2, un plot 5 formant broche cylindrique adapté à coopérer à #rt#rochement dans un plot femelle 3 réalisé sous forme de douille.
Chaque plot, qu'il soit femelle 3 ou mâle 5, présente une base 7 qui est fixée de façon définitive sur une face correspondante 4 ou 6 du substrat et cette fixation est assurée par un dépôt préalable métallisé 8 sur lequel on appuie la base 7 d'un plot 3 ou 5, avec mise en oeuvre d'un cordon de brasure 9, par exemple du type cuivre-argent.Chaque plot, qu'il soit femelle 3 ou mâle 5, est raccordé à un composant électronique 10 et à cet effet le substrat 2 présente, au niveau prévu de l?emplacement de chacun des plots 3 ou 5, un conducteur intégré 11 aboutissant en surface, qui est raccordé au réseau intégré de tels conducteurs 11, 12, 13, 14, etc... Oncoeprendquedeuxplots 3', 5' en alignement sur une même carte peuvent être raccordés l'un à l'autre par un tel conducteur transversal 11' (partie droite de la figure), ou de tels plots 3 et 5 sont le plus souvent électriquement séparés, carme représenté à la partie gauche de la figure 1.
On note bien que les conducteurs transversaux 11 et 11' sont réalisés de façon usuelle à partir de feuilles céramiques crues, que l'on poinçonne pour former une pluralité correcte de trous alignés sur une distance transversale plus ou moins grande, trous que l'on comble ensuite, avant co-cuisson, avec une pâte conductrice.
En se référant à la figure 2, on trouve la même disposition que celle de la figure 1, mais adaptée à un substrat de carte électronique qui est réalisé non plus à partir de feuilles céramiques crues, mais à partir d'une plaque céramique rigide 21. On retrouve le même circuit intégré dans la zone superficielle 22. Mais ici la connexion entre les broches 5, 5' avec le réseau des conducteurs superficiels 22 est ici réalisé par la mise en oeuvre d'une perforation de substrat 23 que l'on métallise de façon à obtenir une liaison conductrice entre les broches 5, 5' et le réseau de conducteurs 1-1, 1-2, etc...
QI se réfère maintenant à la figure 3 où lton a une vue schématique partielle d'assemolage et d'interconnexion de trois cartes 31, 32, 33, qui sont interconnectées entre elles par un ensemble de plots mâles 5 en forme de broche coopérant avec un ensemble de plots femelles 3 en forme de douille. On voit par exemple que les plaques 31 et 32 sont interconnectées entre elles par cinq asseriblages de tels plots 5-3 qui sont agencés transversalement selon les emplacements a, c, d, e, h, alors que les cartes électroniques 32, 33 sont interconnectées entre elles par un assemblage de plots mâles 5 et de plots femelles 3 dans les emplacements a, f, g, h.
La carte supérieure 31 est ellemême raccordée à une carte voisine non représentée dans les positions b et h, alors que la carte inférieure 33 est raccordée à une carte voisine non représentée dans les positions b et h.
On constate que tous les plots, qu'ils soient mâles 5 ou femelles 3, coopèrent effectivement avec un plot femelle 3 ou mâle 5 contrairement à la technique antérieure où il existait de nombreux plots mâles et femelles qui s'étendaient, sans fonction aucune dans l'espace interstitiel entre deux cartes voisines occupant ainsi des emplacements qui, maintenant, peuvent être dévolus à la réception de composants électroniques.
En se référant maintenant aux figures 4 et 5, on voit qu'un empilement broché 40 de cartes électroniques 41 est placé dans un boîtier hermétique 43 avec un ensemble de cales 44 et de ressorts de positionnement 45. Les plots terminaux de l'enseiible sont raccordés au travers d'une paroi 46 du boîtier avec des plots extérieurs 47.
L'alimentation des cartes s'effectue ici par l'intermédiaire d'une barre longitudinale 48 coopérant avec des plots d'alimentation périphériques correspondant à chaque carte électronique, cette barre 48 pouvant être commandée à déplacement transversal par des moyens de comnande extérieurs non représentés, par exemple par un système de cane ou glissières, assurant à la fois le positionnement de l'ensoeble dans le boîtier et la connexion électrique avec des plots de contact placés à la périphérie latérale.
Dans le boîtier hermétique 43 le refroidissement peut s'effectuer par convection matérielle d'un gaz (hélium notamment) pressurisé ou non, par convection forcée par ventilation interne d'un gaz, ou par ébullition de liquide chloro-fluoré.
L'énergie thermique développée dans le boîtier 43 peut en être extraite par des ailettes internesiexternes aménagées sur une paroi de boîtier ou par un échangeur thermique liquide-gaz ou liquide-liquide.

Claims (7)

REVENDICATIONS
1. Procédé d'assemblage et d'interconnexion de cartes électroniques (31, 32, 33) à circuits intégrés hybrides, du genre où l'on prévoit des plots d'assemblage (3, 5) et d'interconnexion de part et d'autre d'un substrat (2) de chaque carte modulaire, agencés transversalement auxdites cartes électroniques, les plots (3) saillant sur une face (4) dudit substrat (2) de carte étant tous du type femelle, tandis que les plots (5) saillant sur une face opposée (6) dudit substrat (2) de carte sont du type mâle de dimensions telles qu'un plot mâle (5) puisse coopérer à embrochement avec un plot femelle (3), les composants électroniques (10) étant tous montés sur une face dudit substrat de carte électronique en contact par des conducteurs intégrés (1) avec une pluralité de tels plots (3, 5), on assemble les cartes en un empilement broché (40), avec des conducteurs d'alimentation à la périphérie latérale (47) ou d'extrémité dudit empilement, caractérisé en ce que chaque plot (3, 5), mâle ou femelle, constitue une pièce métallique séparée, que l'on solidarise par sa base (7) face contre face sur la surface externe (4, 6) du substrat (2) de carte électronique, en contact avec un conducteur intégré (1) dans ledit substrat (2) de carte.
2. Procédé d'assemblage et d'interconnexion de cartes électroniques selon la revendication 1, selon lequel les substrats (2) de cartes modulaires à circuits hybrides sont élaborés sur un support céramique rigide (21) avec dépôt de couches isolantes et conductrices, le tout étant soumis à une cuisson à basse température, caractérisé en ce que l'on prévoit dans le support céramique rigide (21) des pré-perforations métallisées (23) aux endroits prévus de fixation des plots sur la face (6) de ladite carte, qui est opposée à celle servant à la réception des composants électroniques (10).
3. Procédé d'assemblage et d'interconnexion de cartes électroniques selon la revendication 1, du genre où les cartes modulaires à circuits hybrides sont élaborées selon la technique d'empilement de feuilles céramiques crues chacune recouverte sur une face de dépôts isolants et conducteurs, le tout étant soumis à une co-cuisson à haute température, caractérisé en ce qu'au moins une feuille de céramique crue destinée à former une face externe de substrat (2) de carte est pourvue d'une série de perforations (11, 11') pour l'établissement de contacts électriques avec des plots d'assemblage et d'interconnexion (3, 3', 5, 5').
4. Carte électronique modulaire à circuits intégrés hybrides, du genre où un substrat (2) est équipé des plots d'assemblage et d'interconnexion (3, 5) de part et d'autre de chaque carte modulaire, agencés transversalement à ladite carte électronique, les plots (3) saillant sur une face (4) de substrat (2) de carte étant tous du type femelle, tandis que les plots (5) saillant sur une face opposée (6) de substrat de carte sont du type mâle de dimensions telles qu'un plot mâle (5) puisse coopérer à embrochement avec un plot femelle (3 ) , les composants électroniques (10) étant tous montés sur une même face et raccordés électriquement par des conducteurs intégrés (1) à une pluralité de plots (3, 5), caractérisée en ce que chaque plot (3, 5) mâle ou femelle est constitué d'une pièce métallique séparée dont une base (7) est solidarisée face contre face sur la surface (4, 6) de substrat (2) de carte.
5. Carte électronique selon la revendication 4, caractérisée en ce que la fixation d'un plot sur un substrat de carte électronique s'effectue par l'intermédiaire d'un dépôt métallique préalable (8) sur le substrat (2) et par brasage par exemple au moyen d'une brasure (9) du type cuivre-argent.
6. Ensemble de cartes électroniques modulaires à circuits intégrés hybrides, chacune constituée d'un substrat (2) à circuits intégrés avec des plots d'assemblage et d'interconnexion (3, 5) saillant de part et d'autre des faces (4, 6) dudit substrat de carte, agencés transversalement à chaque carte électronique, les plots (3) saillant sur une face (4) de ladite carte étant tous du type femelle, tandis que les plots (5) saillant sur une face opposée (6) de ladite carte sont tous du type mâle de dimensions telles qu'un plot mâle (5) coopère à embrochement avec un plot femelle (3), chaque carte recevant sur une face des composants électroniques (10) électriquement en contact par des conducteurs intégrés (1) à une pluralité de tels plots (3, 5), caractérisé en ce que tous les plots mâles d'une quelconque carte (31) dudit empilement coopèrent à embrochement d'assemblage et d'interconnexion électrique avec des plots femelles (3) correspondants d'une carte (32) voisine.
7. Ensemble de cartes électroniques modulaires à circuits intégrés selon la revendication 6, caractérisé en ce que ledit ensemble est placé dans un boîtier hermétique (43) soumis à un fluide de refroidissement.
FR9101930A 1991-02-19 1991-02-19 Procede d'assemblage et d'interconnexion de cartes electroniques modulaires, cartes et ensemble de cartes electroniques selon ce procede. Expired - Fee Related FR2673040B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR9101930A FR2673040B1 (fr) 1991-02-19 1991-02-19 Procede d'assemblage et d'interconnexion de cartes electroniques modulaires, cartes et ensemble de cartes electroniques selon ce procede.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9101930A FR2673040B1 (fr) 1991-02-19 1991-02-19 Procede d'assemblage et d'interconnexion de cartes electroniques modulaires, cartes et ensemble de cartes electroniques selon ce procede.

Publications (2)

Publication Number Publication Date
FR2673040A1 true FR2673040A1 (fr) 1992-08-21
FR2673040B1 FR2673040B1 (fr) 1997-01-31

Family

ID=9409849

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9101930A Expired - Fee Related FR2673040B1 (fr) 1991-02-19 1991-02-19 Procede d'assemblage et d'interconnexion de cartes electroniques modulaires, cartes et ensemble de cartes electroniques selon ce procede.

Country Status (1)

Country Link
FR (1) FR2673040B1 (fr)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0618613A1 (fr) * 1993-04-01 1994-10-05 Plessey Semiconductors Limited Moyen de connexion pour dispositifs à semi-conducteur
US5613033A (en) * 1995-01-18 1997-03-18 Dell Usa, Lp Laminated module for stacking integrated circuits
US7273769B1 (en) 2000-08-16 2007-09-25 Micron Technology, Inc. Method and apparatus for removing encapsulating material from a packaged microelectronic device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0162474A2 (fr) * 1984-05-25 1985-11-27 Fujitsu Limited Carte à circuit imprimé et assemblage de circuits pour un récepteur de radio
FR2640824A1 (fr) * 1988-12-16 1990-06-22 Thomson Brandt Armements Procede pour assembler et interconnecter des cartes electroniques
EP0400539A2 (fr) * 1989-05-31 1990-12-05 Siemens Nixdorf Informationssysteme Aktiengesellschaft Dispositif de contact à fiche pour circuit imprimé

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0162474A2 (fr) * 1984-05-25 1985-11-27 Fujitsu Limited Carte à circuit imprimé et assemblage de circuits pour un récepteur de radio
FR2640824A1 (fr) * 1988-12-16 1990-06-22 Thomson Brandt Armements Procede pour assembler et interconnecter des cartes electroniques
EP0400539A2 (fr) * 1989-05-31 1990-12-05 Siemens Nixdorf Informationssysteme Aktiengesellschaft Dispositif de contact à fiche pour circuit imprimé

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0618613A1 (fr) * 1993-04-01 1994-10-05 Plessey Semiconductors Limited Moyen de connexion pour dispositifs à semi-conducteur
US5508476A (en) * 1993-04-01 1996-04-16 Plessey Semiconductors Limited Mounting arrangement for semiconductor devices
US5613033A (en) * 1995-01-18 1997-03-18 Dell Usa, Lp Laminated module for stacking integrated circuits
US7273769B1 (en) 2000-08-16 2007-09-25 Micron Technology, Inc. Method and apparatus for removing encapsulating material from a packaged microelectronic device
US7405487B2 (en) * 2000-08-16 2008-07-29 Micron Technology, Inc. Method and apparatus for removing encapsulating material from a packaged microelectronic device

Also Published As

Publication number Publication date
FR2673040B1 (fr) 1997-01-31

Similar Documents

Publication Publication Date Title
EP2770809B1 (fr) Carte électronique
EP0199621B1 (fr) Connecteur thermique pour carte de circuit imprimé revêtue de composants électroniques
FR2765067A1 (fr) Module d'electronique de puissance et un dispositif d'electronique de puissance pourvu de tels modules
FR2760593A1 (fr) Ensemble electrique a forte dissipation de chaleur
CN106971990B (zh) 用于冷却至少两个功率电子装置的冷却装置和方法
EP0951735A1 (fr) Structure d'encapsulation pour circuits integres
WO2008132122A2 (fr) Module pour ensemble de stockage d'energie electrique.
FR2670322A1 (fr) Modules de memoire a etat solide et dispositifs de memoire comportant de tels modules.
WO2006032611A1 (fr) Dispositif electronique avec repartiteur de chaleur integre
EP0218526A1 (fr) Installation de dissipation pour éléments semi-conducteurs de puissance
WO2012080493A1 (fr) Refroidissement d'un equipement electronique
EP1550361B1 (fr) Module electronique a trois dimensions
FR2589031A1 (fr) Agencement de groupes d'elements de circuits supportant des composants electriques et de refroidissement
FR2989230A1 (fr) Connecteur de bord de carte traversant et ensemble de composants
FR2526783A1 (fr) Dispositif de commande electronique protege contre l'environnement pour une machine a former des articles en verre
FR2673040A1 (fr) Procede d'assemblage et d'interconnexion de cartes electroniques modulaires, cartes et ensemble de cartes electroniques selon ce procede.
EP1047294A1 (fr) Substrat métallique isolé pour circuits imprimés
FR3067171A1 (fr) Dispositif de regulation thermique de cellules de stockage d’energie electrique d'un pack-batterie de grande surface
US3531330A (en) Thermoelectric assemblies
EP1054445A1 (fr) Boítier électronique sur plaque et procédé de fabrication d'un tel boítier
KR101358348B1 (ko) 나사 조립식 단자대를 갖는 반도체 가열장치
FR2944855A1 (fr) Dispositif d'eclairage a del incorporant des moyens pour favoriser la dissipation thermique ameliores
FR3086035A1 (fr) Module lumineux pour vehicule
FR3082296A1 (fr) Dispositif de regulation thermique de cellules de stockage d’energie electrique d’un pack-batterie de grande surface
EP0541456B1 (fr) Support de carte de composants électroniques à faible résistance thermique

Legal Events

Date Code Title Description
CD Change of name or company name
ST Notification of lapse