FR2671911A1 - Electrostatic discharge protection device for semiconductor devices - Google Patents
Electrostatic discharge protection device for semiconductor devices Download PDFInfo
- Publication number
- FR2671911A1 FR2671911A1 FR9108874A FR9108874A FR2671911A1 FR 2671911 A1 FR2671911 A1 FR 2671911A1 FR 9108874 A FR9108874 A FR 9108874A FR 9108874 A FR9108874 A FR 9108874A FR 2671911 A1 FR2671911 A1 FR 2671911A1
- Authority
- FR
- France
- Prior art keywords
- diffused region
- type
- conductivity
- diffused
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 230000010354 integration Effects 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
DISPOSITIF DE PROTECTION CONTRE LES RECHARGES
ELECTROSTATIQUES POUR DISPOSITIFS A SEMICONDUCTEURS
La présente invention se rapporte à un dispositif de protection contre les décharges électrostatiques (ESD) pour dispositifs à semiconducteurs, et particulièrement à un dispositif dans lequel il peut être empêché qu'une décharge électrostatique se produise entre un plot et un borne de source de courant Vcc, entre le plot et une borne de masse
Vss, ou entre la borne de source de courant Vcc et la borne de masse Vss.PROTECTION AGAINST RECHARGES
ELECTROSTATIC FOR SEMICONDUCTOR DEVICES
The present invention relates to a device for protecting against electrostatic discharges (ESD) for semiconductor devices, and particularly to a device in which it can be prevented that an electrostatic discharge occurs between a pad and a current source terminal. Vcc, between the stud and a ground terminal
Vss, or between the current source terminal Vcc and the ground terminal Vss.
Un circuit intégré à semiconducteurs métal-oxyde (MOS) à haute densité d'intégration est très sensible aux perturbations électriques créées de manière externe, et, s'il est soumis à une telle perturbation, la structure interne de la puce peut être affectée de manière défavorable. A metal-oxide (MOS) semiconductor integrated circuit with high integration density is very sensitive to externally created electrical disturbances, and, if subjected to such a disturbance, the internal structure of the chip can be affected by unfavorable way.
Particulièrement, afin de protéger une puce de l'influence d'une décharge électrostatique momentanée, un circuit de protection est prévu à chaque plot d'entrée/sortie.In particular, in order to protect a chip from the influence of a momentary electrostatic discharge, a protection circuit is provided at each input / output pad.
L'existence du circuit de protection procure de nombreux effets favorables, mais, dans un circuit à haute densité conçu avec une base de tracé plus petite que 1 micromètre (#m), la décharge électrostatique se produisant dans le bus de puissance, ctest-à-dire, la borne de source de courant Vcc ou la borne de masse Vss est considérable. The existence of the protection circuit provides many favorable effects, but, in a high density circuit designed with a trace base smaller than 1 micrometer (#m), the electrostatic discharge occurring in the power bus, ctest- that is, the current source terminal Vcc or the ground terminal Vss is considerable.
Une recherche sur la prévention des décharges électrostatiques se produisant entre la borne de masse et la borne de source de courant est décrite sous le titre de "Internal Chip ESD Phenomena Beyond The Protection Circuit", dans IEEE journal of "TRANSACTIONS ON ELECTRON DEVICE" aux pages 21 33 à 21 39, volume 35, NO 12, décembre 1988. Research on the prevention of electrostatic discharges occurring between the ground terminal and the current source terminal is described under the title of "Internal Chip ESD Phenomena Beyond The Protection Circuit", in IEEE journal of "TRANSACTIONS ON ELECTRON DEVICE" in pages 21 33 to 21 39, volume 35, NO 12, December 1988.
Les figures 1A et 1B représentent une partie du contenu de cette publication, et ce sont des vues en coupe de l'inverseur usuel. La figure 1A représente une décharge électrostatique se produisant à partir d'une borne de source de courant Vcc vers une borne de masse Vss, et la figure 1B représente une décharge électrostatique se produisant à partir de la borne de masse Vss vers la borne de source de courant Vcc. Figures 1A and 1B show part of the content of this publication, and these are sectional views of the conventional inverter. FIG. 1A represents an electrostatic discharge occurring from a current source terminal Vcc to a ground terminal Vss, and FIG. 1B represents an electrostatic discharge occurring from the ground terminal Vss to the source terminal of current Vcc.
En se référant à la figure lA, la tension de la source de courant Vcc est reliée à une source 3 d'un transistor PMOS
(à semiconducteurs métal-oxyde de type P), et une borne de masse Vss est connectée à une source 5 d'un transistor NMOS
(à semiconducteurs métal-oxyde de type N). Ainsi, si une charge positive, par rapport à la borne de masse Vss, est appliquée à la borne de source de courant Vcc, un courant de charge 7 s'écoule à travers un dispositif parasite p-n-p-n qui existe entre la source 3 du transistor PMOS et la source 5 du transistor NMOS. Ceci provoque un défaut dans le dispositif. La tension d'une décharge électrostatique est de l'ordre d'un petit nombre de kilo-volts (kV), et par conséquent, un défaut se produit le long du chemin suivi par le courant de decharge en mettant en danger l'intégrité du dispositif.Referring to FIG. 1A, the voltage of the current source Vcc is connected to a source 3 of a PMOS transistor
(with P-type metal-oxide semiconductors), and a ground terminal Vss is connected to a source 5 of an NMOS transistor
(with N-type metal-oxide semiconductors). Thus, if a positive charge, relative to the ground terminal Vss, is applied to the current source terminal Vcc, a charging current 7 flows through a parasitic device pnpn which exists between the source 3 of the PMOS transistor and source 5 of the NMOS transistor. This causes a fault in the device. The voltage of an electrostatic discharge is of the order of a small number of kilo-volts (kV), and therefore, a fault occurs along the path followed by the discharge current, endangering the integrity of the device.
De même, en se référant à la figure 1B, si une charge positive par rapport à la borne de source de courant Vcc est appliquée à la borne de masse Vss, un courant de décharge 8 s'écoule à partir de la source 5 du transistor NMOS vers la source 4 du transistor PMOS, en provoquant par ce moyen un défaut et un risque d'endommagement comme dans le cas de la figure lA. Un tel courant de décharge provoqué par la décharge électrostatique doit être guidé par un trajet distinct. Similarly, with reference to FIG. 1B, if a positive charge with respect to the current source terminal Vcc is applied to the ground terminal Vss, a discharge current 8 flows from the source 5 of the transistor NMOS to the source 4 of the PMOS transistor, thereby causing a fault and a risk of damage as in the case of FIG. Such a discharge current caused by electrostatic discharge must be guided by a separate path.
La figure 2 est une vue en plan montrant la structure d'un dispositif classique pour réduire une décharge électrostatique se produisant entre un plot et une borne de masse. Figure 2 is a plan view showing the structure of a conventional device for reducing an electrostatic discharge occurring between a pad and a ground terminal.
Comme cela est montré dans le dispositif classique cidessus, un plot 21 et une région diffusée n+ 23 sont connectés par une liaison métallique 22, et une couche d'oxyde de champ 26 est disposée entre une région diffusée ns 24 reliée à un bus de masse 25 et une région diffusée n+ 23 connectée au plot 21. Dans une telle structure, si la charge due à la décharge électrostatique est appliquée au plot 21, une perforation se produit à partir de la région diffusée n+ 23 connectée au plot 21 vers la région diffusée n+ 24 connectée au bus de masse 25. Ainsi un courant de décharge s'écoule à travers un transistor bipolaire n-p-n comprenant un substrat de type p, et par conséquent, un dispositif à semiconducteurs de protection contre les décharges électrostatiques est créé. As shown in the conventional device above, a pad 21 and a n + 23 diffused region are connected by a metal link 22, and a field oxide layer 26 is disposed between a ns diffused region 24 connected to a ground bus 25 and a diffused region n + 23 connected to the pad 21. In such a structure, if the charge due to the electrostatic discharge is applied to the pad 21, a perforation occurs from the scattered region n + 23 connected to the pad 21 to the region diffused n + 24 connected to the ground bus 25. Thus a discharge current flows through a bipolar transistor npn comprising a p-type substrate, and consequently, a semiconductor device for protection against electrostatic discharges is created.
Cependant, avec le dispositif classique tel que décrit ci-dessus, la protection ne peut pas être apportée pour les décharges électrostatiques se produisant entre le plot et la borne de source de courant, ou entre la borne de source de courant et la borne de masse. However, with the conventional device as described above, protection cannot be provided for electrostatic discharges occurring between the pad and the current source terminal, or between the current source terminal and the ground terminal .
Par conséquent, c'est un objectif de la présente invention que de créer un dispositif de protection pour protéger un dispositif à semiconducteurs contre les décharges électrostatiques se produisant entre un plot et une borne de source de courant, ou entre la borne de source de courant et une borne de masse, de même qu'entre le plot et la borne de masse. Therefore, it is an object of the present invention to provide a protection device to protect a semiconductor device against electrostatic discharges occurring between a pad and a current source terminal, or between the current source terminal and a ground terminal, as well as between the stud and the ground terminal.
Selon l'un de ses aspects la présente invention propose à cet effet un dispositif de protection contre les décharges électrostatiques dans les dispositifs semiconducteurs comportant un plot d'entrée/sortie, une borne de source de courant et une borne de masse comprenant : une première région diffusée d'un premier type de conductivité connectée au plot d'entrée/sortie; une seconde région diffusée du premier type de conductivité séparée par une distance donnée de la première région diffusée au moyen d'une couche d'oxyde de champ, la seconde région diffusée étant connectée à la borne de source de courant; et une troisième région diffusée du premier type de conductivité séparée par une distance donnée de la seconde région diffusée au moyen de la couche d'oxyde de champ, la troisième région diffusée étant connectée à la borne de masse.Dans ce cas, les première à troisième régions diffusées sont formées sur un substrat semiconducteur d'un second type de conductivité, ou bien dans un puits du second type de conductivité, en outre, dans le cas où les épaisseurs des première à troisième régions diffusées sont minces, les régions diffusées ci-dessus peuvent être réalisées dans des puits de faible concentration du premier type de conductivité. According to one of its aspects, the present invention proposes for this purpose a device for protection against electrostatic discharges in semiconductor devices comprising an input / output pad, a current source terminal and a ground terminal comprising: a first diffused region of a first type of conductivity connected to the input / output pad; a second diffused region of the first type of conductivity separated by a given distance from the first diffused region by means of a field oxide layer, the second diffused region being connected to the current source terminal; and a third diffused region of the first type of conductivity separated by a given distance from the second diffused region by means of the field oxide layer, the third diffused region being connected to the ground terminal. third diffused regions are formed on a semiconductor substrate of a second conductivity type, or else in a well of the second conductivity type, moreover, in the case where the thicknesses of the first to third diffused regions are thin, the diffused regions ci above can be carried out in wells of low concentration of the first type of conductivity.
Les caractéristiques et avantages de l'invention ressortiront d'ailleurs de la description qui va suivre à titre d'exemple en référence aux dessins annexés, sur lesquels
Les figures 1A et 1B représentent le mécanisme de décharges électrostatiques se produisant dans un dispositif à semiconducteurs;
La figure 2 représente une vue en plan d'un dispositif classique;
La figure 3A représente une vue en plan de l'un des modes de réalisation de la présente invention;
La figure 3B est une vue en coupe selon la ligne X-Y de la figure 3A; et
La figure 3C est une vue en coupe d'un autre mode de réalisation de la présente invention.The characteristics and advantages of the invention will become apparent from the description which follows by way of example with reference to the accompanying drawings, in which
Figures 1A and 1B show the mechanism of electrostatic discharges occurring in a semiconductor device;
Figure 2 shows a plan view of a conventional device;
Figure 3A shows a plan view of one of the embodiments of the present invention;
Figure 3B is a sectional view along line XY of Figure 3A; and
Figure 3C is a sectional view of another embodiment of the present invention.
En se référant aux figures 3A et 3B, un plot 31 est connecté au moyen de métal 32 à une région diffusée n+ 33 formée sur un substrat semiconducteur 30, un bus de source de courant 39 et un bus de masse 38 sont, respectivement, connectés à des régions diffusées n+ 34, 35 formées sur le substrat semiconducteur 30. Le bus de source de courant 39 et le bus de masse 38 sont entièrement fait de métal, et des couches (FOX) d'oxyde de champ 40 sont formées entre les régions diffusées n+ 33, 34 et 35. Les contacts entre les régions diffusées 33, 34 et 35 et les métaux sont réalisés par l'intermédiaire d'un trou de contact 42 qui est formé après la formation des couches d'oxyde de champ 40 et des régions diffusées 33, 34 et 35, et le recouvrement ultérieur par des couches d'isolation intermédiaires épaisses 41. Referring to Figures 3A and 3B, a pad 31 is connected by means of metal 32 to a n + diffused region 33 formed on a semiconductor substrate 30, a current source bus 39 and a ground bus 38 are, respectively, connected to n + 34 diffused regions formed on the semiconductor substrate 30. The current source bus 39 and the ground bus 38 are made entirely of metal, and field oxide layers (FOX) 40 are formed between the diffused regions n + 33, 34 and 35. The contacts between the diffused regions 33, 34 and 35 and the metals are made via a contact hole 42 which is formed after the formation of the field oxide layers 40 and diffused regions 33, 34 and 35, and the subsequent covering by thick intermediate insulation layers 41.
Contrairement au dispositif classique de la figure 2, si le dispositif décrit ci-dessus est utilisé, même si des courants de décharge se produisent entre le plot 31 et la borne de source de courant ou entre la borne de source de courant et la borne de masse, la protection est étendue par comparaison avec le dispositif classique, en raison de l'existence de trajets de courant formés par le phénomène de perforation entre les régions diffusées n+ 33, 34 et 35. Unlike the conventional device of FIG. 2, if the device described above is used, even if discharge currents occur between the pad 31 and the current source terminal or between the current source terminal and the mass, the protection is extended by comparison with the conventional device, due to the existence of current paths formed by the phenomenon of perforation between the diffused regions n + 33, 34 and 35.
Par conséquent, dans le cas de la décharge électrostatique entre le plot et la borne de source de courant, une protection est réalisée même contre une tension de décharge de plus de 3.000 volts; de plus, dans le cas de la décharge électrostatique entre la borne de source de courant et la borne de masse, une protection est également réalisée contre une tension de décharge de plus de 3.000 volts. Les personnes qui sont normalement expérimentées dans la technique comprendront aisément que le substrat 30 peut être également remplacé par un puits ayant un type de conductivité opposé à celui des régions diffusées. Consequently, in the case of electrostatic discharge between the pad and the current source terminal, protection is provided even against a discharge voltage of more than 3,000 volts; moreover, in the case of electrostatic discharge between the current source terminal and the ground terminal, protection is also provided against a discharge voltage of more than 3,000 volts. Those of ordinary skill in the art will readily understand that substrate 30 can also be replaced by a well having a conductivity type opposite to that of the diffused regions.
La figure 3C représente un autre mode de réalisation de la présente invention, et ce dispositif est destiné à être appliqué aux cas dans lesquels les épaisseurs des régions diffusées n+ 33, 34 et 35 de la figure 3B sont minces. FIG. 3C represents another embodiment of the present invention, and this device is intended to be applied to cases in which the thicknesses of the diffused regions n + 33, 34 and 35 of FIG. 3B are thin.
Si les régions diffusées n+ 33, 34 et 35 sont minces, l'écoulement du courant provoqué par le phénomène de perforation est affaibli, et un champ électrique important est chargé sur une jonction n±p entre le substrat 30 et les régions diffusées n+ 33, 34 et 35, avec pour résultat le fait qu'une quantité importante de chaleur est produite. Afin d'empêcher un tel phénomène, des régions diffusées n+ 42, 43 et 44 avec des épaisseurs minces sont respectivement formées dans des puits de type n 45, 46 et 47, comme cela est montré à la figure 3C. If the diffused regions n + 33, 34 and 35 are thin, the flow of current caused by the phenomenon of perforation is weakened, and a large electric field is charged on a junction n ± p between the substrate 30 and the diffused regions n + 33 , 34 and 35, with the result that a significant amount of heat is produced. In order to prevent such a phenomenon, diffused regions n + 42, 43 and 44 with thin thicknesses are respectively formed in wells of type n 45, 46 and 47, as shown in FIG. 3C.
Ainsi, la partie jonction est formée entre les puits de type n 45, 46 et 47 avec des concentrations plus faibles par rapport aux régions diffusées n+ décrites ci-dessus, et par conséquent, l'effet de champ peut être allégé. En outre, en raison des puits du type n+ 45, 46 et 47, des trajets de perforation sont formés non seulement entre les régions du type n mais également entre les puits du type n, avec pour résultat le fait qu'un courant important peut s'écouler à travers ceux-ci, en complétant par ce moyen l'insuffisance des régions diffusées n+ minces. Thus, the junction part is formed between the wells of type n 45, 46 and 47 with lower concentrations compared to the diffused regions n + described above, and therefore, the field effect can be alleviated. In addition, due to the n + 45, 46 and 47 type wells, perforation paths are formed not only between the n-type regions but also between the n-type wells, with the result that a large current can flow through these, thereby completing the insufficiency of the n + thin diffused regions.
Selon la présente invention telle qu'elle est décrite ci-dessus, les charges qui sont provoquées par des décharges électrostatiques se produisant entre le plot et la borne de source de courant ou entre la borne de source de courant et la borne de masse, de même qu'entre le plot et la borne de masse peuvent être évitées. According to the present invention as described above, the charges which are caused by electrostatic discharges occurring between the pad and the current source terminal or between the current source terminal and the ground terminal, same as between the stud and the earth terminal can be avoided.
Bien que certains modes de réalisation préférés aient été montrés et décrits ici en se référant aux dessins annexés, il est évident que de nombreux changements et modifications peuvent être apportés par des personnes expérimentées dans cette technique sans sortir du domaine de l'invention. Although some preferred embodiments have been shown and described here with reference to the accompanying drawings, it is obvious that many changes and modifications can be made by persons experienced in this technique without departing from the scope of the invention.
Claims (7)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910001128A KR920015549A (en) | 1991-01-23 | 1991-01-23 | Electrostatic Discharge Protection Device for Semiconductor Devices |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2671911A1 true FR2671911A1 (en) | 1992-07-24 |
Family
ID=19310210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9108874A Withdrawn FR2671911A1 (en) | 1991-01-23 | 1991-07-15 | Electrostatic discharge protection device for semiconductor devices |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPH04249373A (en) |
| KR (1) | KR920015549A (en) |
| DE (1) | DE4126047A1 (en) |
| FR (1) | FR2671911A1 (en) |
| GB (1) | GB2252200A (en) |
| IT (1) | IT1251010B (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940009605B1 (en) * | 1991-09-16 | 1994-10-15 | 삼성전자 주식회사 | Electrostatic discharge protection device of semiconductor memory |
| KR100494343B1 (en) * | 2000-12-27 | 2005-06-13 | 주식회사 하이닉스반도체 | Method of manufacturing a field transistor in a semiconductor memory device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62285460A (en) * | 1986-06-03 | 1987-12-11 | Toshiba Corp | Protective circuit for input |
| US4825280A (en) * | 1986-10-01 | 1989-04-25 | Texas Instruments Incorporated | Electrostatic discharge protection for semiconductor devices |
| EP0388180A1 (en) * | 1989-03-14 | 1990-09-19 | Kabushiki Kaisha Toshiba | Semiconductor device having protection circuit |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1209271A (en) * | 1967-02-27 | 1970-10-21 | Hitachi Ltd | Improvements in semiconductor devices |
| JPS6134967A (en) * | 1984-05-03 | 1986-02-19 | デイジタル イクイプメント コ−ポレ−シヨン | Input protecting structure for vlsi integrated circuit device |
-
1991
- 1991-01-23 KR KR1019910001128A patent/KR920015549A/en not_active IP Right Cessation
- 1991-07-15 FR FR9108874A patent/FR2671911A1/en not_active Withdrawn
- 1991-08-06 DE DE4126047A patent/DE4126047A1/en not_active Ceased
- 1991-08-13 IT ITMI912252A patent/IT1251010B/en active IP Right Grant
- 1991-08-16 GB GB9117736A patent/GB2252200A/en not_active Withdrawn
- 1991-08-20 JP JP3207933A patent/JPH04249373A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62285460A (en) * | 1986-06-03 | 1987-12-11 | Toshiba Corp | Protective circuit for input |
| US4825280A (en) * | 1986-10-01 | 1989-04-25 | Texas Instruments Incorporated | Electrostatic discharge protection for semiconductor devices |
| EP0388180A1 (en) * | 1989-03-14 | 1990-09-19 | Kabushiki Kaisha Toshiba | Semiconductor device having protection circuit |
Non-Patent Citations (3)
| Title |
|---|
| IEEE INDUSTRY APPLICATIONS SOCIETY ANNUAL MEETING Part II, 18-23 octobre 1987, pages 1660-1673, New York, US; C. DUVVURY et al.: "ESD Protection: Design and Layout Issues for VLSI Circuits" * |
| PATENT ABSTRACTS OF JAPAN vol. 12, no. 177 (E-613)(3024), 25 mai 1988; & JP - A - 62285460 (TOSHIBA) 11.12.1987 * |
| PATENT ABSTRACTS OF JAPAN vol. 7, no. 194 (E-195)(1339), 24 août 1983; & JP - A - 5895857 (MITSUBISHI DENKI) 07.06.1983 * |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4126047A1 (en) | 1992-08-06 |
| ITMI912252A0 (en) | 1991-08-13 |
| KR920015549A (en) | 1992-08-27 |
| GB9117736D0 (en) | 1991-10-02 |
| ITMI912252A1 (en) | 1993-02-13 |
| JPH04249373A (en) | 1992-09-04 |
| GB2252200A (en) | 1992-07-29 |
| IT1251010B (en) | 1995-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0568421B1 (en) | Protection device of an integrated circuit against electrostatic discharges | |
| FR2631167A1 (en) | INTEGRATED CIRCUIT WITH PROTECTION AGAINST ELECTROSTATIC DISCHARGE | |
| JPH0729972A (en) | Semiconductor device | |
| EP0543742A1 (en) | Monolithic low-voltage protection diode with low capacity | |
| TW200814290A (en) | ESD protection circuit using self-biased current trigger technique and pumping source mechanism | |
| JPH02262374A (en) | Electrostatic protection system | |
| EP0554191B1 (en) | Protection component for a circuit in an automobile | |
| TW418515B (en) | Circuit apparatus and its manufacturing method | |
| EP0664564B1 (en) | Integrated circuit including a protection against electrostatic discharges | |
| JPH02114661A (en) | Integrated circuit | |
| FR2684240A1 (en) | ZENER MOS TRANSISTOR WITH INTEGRATED PROTECTION. | |
| FR2762445A1 (en) | INTERFACE PROTECTION COMPONENT OF TELEPHONE LINES | |
| FR2671911A1 (en) | Electrostatic discharge protection device for semiconductor devices | |
| FR2606935A1 (en) | Semiconductor device with protection against junction breakdowns | |
| FR2499325A1 (en) | PROTECTION CIRCUIT FOR INTEGRATED CIRCUIT DEVICES | |
| FR2719158A1 (en) | Input circuit to protect a monolithic integrated circuit. | |
| FR2789226A1 (en) | ELECTROSTATIC DISCHARGE PROTECTION DEVICE FOR MICROELECTRONIC COMPONENTS ON SOI-TYPE SUBSTRATE | |
| EP0246139B1 (en) | Input protection device for integrated cmos circuits | |
| FR3044166A1 (en) | ELECTRONIC DEVICE, ESPECIALLY FOR PROTECTION AGAINST OVERVOLTAGES | |
| US6952037B2 (en) | Electrostatic discharge semiconductor protection circuit of reduced area | |
| FR2831328A1 (en) | Integrated circuit has metal oxide semiconductor transistors which are integrated in supply rail and below supply conductors, to short-circuit conductors for protection against electrostatic discharge and overvoltage | |
| JPH06151716A (en) | Semiconductor integrated circuit device | |
| US20060221520A1 (en) | Semiconductor device and designing method for the same | |
| KR19980043416A (en) | ESD protection circuit | |
| US5411896A (en) | Method of making supra-passivant grid |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |