FR2670343A1

FR2670343A1 - Method of synchronising two series of digital pulses, S and Rf at high frequency and device for implementing the method

Info

Publication number: FR2670343A1
Application number: FR9015424A
Authority: FR
Inventors: Pascual Nathalie; Fleury Christophe; Sagnes Georges; N Guyen Christian; Lassales Jacques
Original assignee: Airbus Group SAS
Current assignee: Airbus Group SAS
Priority date: 1990-12-10
Filing date: 1990-12-10
Publication date: 1992-06-12
Anticipated expiration: 2010-12-10
Also published as: FR2670343B1

Abstract

Device for synchronising two series of digital pulses S and Rf at high frequency, including a phase-locked loop (20) characterised in that the oscillator generating the series of pulses S is a ring multiplexer oscillator (20), closed via one of the three loops (24, 26, 28) of an odd number of inverter logic gates mounted in series, through three different parallel circuits corresponding respectively to the introduction of a zero calibrated correction (if there is synchronism), advance (if there is a phase delay) or delay (if there is a phase advance), the choice of the operating loop being determined by the multiplexer (22) depending on the indications from the phase detector.

Description

PROCEDE DE SYNCHRONISATION DE DEUX SUITES D'IMPULSIONS
NUMERIQUES S ET Rf A HAUTE FREQUENCE
ET DISPOSITIF POUR LA MISE EN OEUVRE DU PROCEDE
La présente invention se rapporte d'une manière générale aux dispositifs qui permettent de synchroniser entre elles, les oscillations de deux suites de signaux périodiques de fréquence élevée et identique ou très sensiblement identique. De tels systèmes comportent de nombreuses applications, l'une des plus fréquentes étant la synchronisation de signaux d'horloge.METHOD FOR SYNCHRONIZING TWO PULSE SUITES
HIGH FREQUENCY S AND Rf DIGITAL
AND DEVICE FOR IMPLEMENTING THE PROCESS
The present invention relates generally to devices which allow synchronization between them, the oscillations of two series of periodic signals of high frequency and identical or very substantially identical. Such systems have many applications, one of the most frequent being the synchronization of clock signals.

Dans tout le présent texte, on désignera par S les impulsions émises par un oscillateur dont on veut asservir la phase à celles des impulsions de référence Rf dont la fréquence est bien déterminée, stable et élevée. Throughout the present text, we will designate by S the pulses emitted by an oscillator whose phase we want to slave to those of the reference pulses Rf whose frequency is well determined, stable and high.

D'une manière générale, la synchronisation des oscillations de deux suites d'impulsions périodiques de cette nature est réalisée jusqu'à ce jour à l'aide de dispositifs connus sous le nom de boucles à verrouillage de phase (en terminologie anglo-saxonne "phase locked look"). De telles boucles à verrouillage de phase utilisent le principe de L'asservissement phase-fréquence dont on rappellera rapidement le principe connu en se référant à la figure 1 ci-jointe. In general, the synchronization of the oscillations of two series of periodic pulses of this nature has been carried out to date using devices known as phase-locked loops (in English terminology " phase locked look "). Such phase-locked loops use the principle of phase-frequency control, the known principle of which will be quickly recalled with reference to FIG. 1 attached.

Une boucle à verrouillage de phase connue comprend essentiellement un oscillateur 2 émettant une suite d'impulsions S, un oscillateur de référence 4 émettant la suite d'impulsions Rf ou impulsions de référence à fréquence stable et déterminée. Les deux suites d'impulsions S et Rf sont envoyées simultanément dans un détecteur ou comparateur de phase 6 qui émet en sortie vers un système de corrections de déphasage 8 un signal électrique caractéristique de l'écart de phase éventuellement mesurée entre les impulsions S et Rf. Le correcteur de phase 8 associé souvent à un simple filtre envoie à son tour sur l'oscillateur 2, Le signal de correction temporelle qui permet de décaler la fréquence de cet oscillateur 2 pour la mettre en phase à chaque instant avec celle de l'oscillateur 4.Lorsque la boucle est ainsi fermée, il y a asservissement quasi parfait de l'oscillateur 2 à l'oscillateur de référence 4 et la suite des impulsions S est disponible en synchronisme quasi parfait avec celle de l'oscillateur 4. A known phase-locked loop essentially comprises an oscillator 2 emitting a sequence of pulses S, a reference oscillator 4 emitting the sequence of pulses Rf or reference pulses at a stable and determined frequency. The two sequences of pulses S and Rf are sent simultaneously to a detector or phase comparator 6 which emits as an output to a phase shift correction system 8 an electrical signal characteristic of the phase difference possibly measured between the pulses S and Rf . The phase corrector 8 often associated with a simple filter in turn sends to oscillator 2, the time correction signal which makes it possible to shift the frequency of this oscillator 2 to put it in phase at all times with that of the oscillator 4.When the loop is thus closed, there is an almost perfect control of oscillator 2 to the reference oscillator 4 and the sequence of pulses S is available in almost perfect synchronism with that of oscillator 4.

On conçoit parfaitement que l'une des propriétés principales d'un asservissement de ce type est son aptitude à réagir très rapidement des l'apparition d'un déphasage sans pour autant engendrer d'instabilités dans le fonctionnement. La stabilité est liée aux oscillateurs à bande étroite et il est souhaitable, pour un fonctionnement à fréquence élevée donc à grande vitesse, d'avoir un oscillateur de complexité aussi faible que possible et qui ne possède pas d'autres éléments réactifs que les inévitables capacités parasites. It is perfectly understood that one of the main properties of a servo of this type is its ability to react very quickly from the appearance of a phase shift without generating instabilities in operation. Stability is linked to narrow band oscillators and it is desirable, for a high frequency operation therefore at high speed, to have an oscillator of complexity as low as possible and which does not have other reactive elements than the inevitable capacities parasites.

Pour réaliser un tel dispositif connu selon la figure 1, on dispose actuellement de deux technologies : à savoir, les réalisations de type analogique et les réalisations de type numérique. To make such a device known according to FIG. 1, two technologies are currently available: namely, analog type outputs and digital type outputs.

Dans un cas comme dans l'autre d'ailleurs, les performances d'une telle boucle à verrouillage de phase sont liées essentiellement aux caractéristiques de son oscillateur interne 2 qui est de fait son principal composant. Si l'on utilise un oscillateur de type analogique, on obtient une bonne stabilité en fréquence due notamment aux oscillateurs à quartz.In one case as in the other, moreover, the performance of such a phase-locked loop is essentially linked to the characteristics of its internal oscillator 2 which is in fact its main component. If an analog type oscillator is used, good frequency stability is obtained due in particular to quartz oscillators.

Cette stabilité est liée à la bande de résonance très étroite de ces osciLLateurs qui interdit toute possibíLíte de grande variation de fréquence et donc de resynchronisation rapide. Malheureusement dans les dispositifs de verrouillage de phase utilisant des corrections de type analogique, iL existe toujours une possibiLit-e importante de perturbations par des parasites qui peuvent parfois conduire à un fonctionnement très instable. Par aiLleurs, La dispersion technologique que présentent ces appareiLs sous l'angLe de Leur fabrication peut conduire à d'autres problèmes très difficiles à maîtriser.This stability is linked to the very narrow resonance band of these oscillators which prohibits any possibility of large frequency variation and therefore of rapid resynchronization. Unfortunately in phase locking devices using analog type corrections, there is always a significant possibility of interference by parasites which can sometimes lead to very unstable operation. Moreover, the technological dispersion that these devices present under the angle of their manufacture can lead to other problems which are very difficult to control.

On a également utilise dans des boucles à verrouillage de phase des oscillateurs de type nume- rique. Ils ont l'avantage de Leur stabilité, de Leur facilite de simulation et d'une simplicite de conception. En revanche, comme Leur fonctionnement repose sur un principe de correction par division entière variabLe d'un signal periodique issu d'un oscillateur interne, ils sont sujet au phenomène de dépassement de fréquence Lorsque La fréquence d'oscillation dépasse par exemple Le megahertz et des oscillations se produisent autour de La frequence centrale, ce qui rend
Leur fonctionnement difficile. En effet, dans ce cas La correction de synchronisation qui serait à apporter peut devenir beaucoup trop forte vis-à-vis de La fréquence d'utilisation.Digital type oscillators have also been used in phase-locked loops. They have the advantage of Their stability, Their ease of simulation and simplicity of design. On the other hand, as Their operation is based on a principle of correction by variable integer division of a periodic signal coming from an internal oscillator, they are subject to the phenomenon of frequency overshoot When The oscillation frequency exceeds for example The megahertz and oscillations occur around the center frequency, making
Their difficult operation. Indeed, in this case, the synchronization correction which would have to be made may become much too strong with respect to the frequency of use.

La présente invention a pour objet un procede et un dispositif de synchronisation de deux suites d'impulsions dont l'une sert de référence à
L'autre qui permet à L'ai de de moyens simples et tout en utilisant une eLectronique de type numerique, de concilier Les avantages Liés aux oscillateurs analogiques avec ceux caracteristiques des oscilLateurs numeriques. En d'autres termes, le procède et le dispositif objet de L'invention permettent un fonction nement de la boucle de verrouillage de phase avec une fréquence stable et Levée et un excellent contrôle numérique de La correction de fréquence.The subject of the present invention is a method and a device for synchronizing two sequences of pulses, one of which serves as a reference for
The other, which allows the use of simple means and while using digital type electronics, to reconcile the advantages linked to analog oscillators with those characteristic of digital oscillators. In other words, the method and the device which are the subject of the invention allow the phase lock loop to function with a stable and lifted frequency and excellent digital control of the frequency correction.

Ce procède de synchronisation de deux suites d'impulsions numériques S et Rf à haute fre- quence dont L'une produite par un circuit osciLLant est asservie à osciller à La fréquence de référence d'un osciLLateur externe, en maintenant le déphasage moyen entre les signaux S et Rf des deux suites au voisinage de zéro, se caractérise en ce que :
- on définit des états de synchronisme, d'avance et de retard de La suite des signaux S émis par Le circuit osciLLant par rapport à la suite des signaux Rf émis par L'osciLLateur externe de référence, en déterminant, arbitrairement, de part et d'autre du front de montée ft de chaque impulsion Rf des zones de durées respectives pr et po et en decidant que ::
a) si Le front de montée d'un signal
S se situe pendant l'une des durées pr, ft et po, iL y a synchronisme entre Les deux suites Rf et S d'impulsions numériques ;
b) si le front de montée d'un signal
S se situe avant une durée pr, Les impulsions numériques de La suite S sont en avance de phase par rapport aux impulsions numériques de la suite Rf
c) si Le front de montée d'un signal
S se situe après une durée po, Les impulsions nume- riques de La suite S sont en retard de phase par rapport aux impulsions numériques de la suite Rf.This proceeds from synchronization of two sequences of digital pulses S and Rf at high frequency, one of which produced by an oscillating circuit is slaved to oscillate at the reference frequency of an external oscillator, maintaining the average phase difference between the signals S and Rf of the two sequences near zero, is characterized in that:
- states of synchronism, advance and delay of the sequence of signals S emitted by the oscillating circuit are defined with respect to the sequence of signals Rf emitted by the external reference oscillator, by arbitrarily determining on the part and on the other side of the rising edge ft of each pulse Rf of the zones of respective durations pr and po and deciding that:
a) if the rising edge of a signal
S is located during one of the durations pr, ft and po, there is synchronism between the two sequences Rf and S of digital pulses;
b) if the rising edge of a signal
S is before a duration pr, The digital pulses of the sequence S are in phase advance with respect to the digital pulses of the sequence Rf
c) if the rising edge of a signal
S is located after a duration po, The digital pulses of the sequence S are lagging in phase with respect to the digital pulses of the sequence Rf.

- on détermine en permanence L'etat de La suite d'impulsions numériques S par rapport à La suite d'impulsions numériques Rf et L'on décale les impulsions numériques S d'une quantité temporelle calibrée vers L'avant si La détermination précédente a mis en evidence une situation de retard, et d'une quantité temporelle calibrée vers L'arrière, si La détermination précédente a mis en evidence une situation d'avance. - The state of the sequence of digital pulses S is permanently determined with respect to the sequence of digital pulses Rf and the digital pulses S are shifted by a calibrated time quantity forward if the previous determination has highlighted a situation of delay, and of a temporal quantity calibrated towards the rear, if the preceding determination has highlighted a situation in advance.

La mise en oeuvre du procède, objet de l'invention tel qu'il vient d'être définit possède deux avantages remarquables par rapport aux procédas de L'art antérieur :
- 10) La comparaison des phases de La suite d'impulsions Rf de référence et de la suite d'impulsions S faite par le détecteur de phase compare non pas deux instants entre eux comme c'était Le cas dans L'art antérieur, mais un instant (Le front de montée d'une impulsions S) avec une durée (pr+ft+po).The implementation of the process, object of the invention as it has just been defined has two remarkable advantages compared to the procedures of the prior art:
- 10) The comparison of the phases of the reference pulse sequence Rf and of the pulse sequence S made by the phase detector compares not two instants with each other as was the case in the prior art, but an instant (The rising edge of a pulse S) with a duration (pr + ft + in).

On conçoit immédiatement que cette façon de concevoir
La mesure du déphasage est beaucoup plus simple à utiliser par Les circuits électroniques que la technique met à disposition, d'autre part on améliore
La stabilité dans la mesure où L'on n'effectue pas de correction systématique à chaque cycle, mais où L'on permet un glissement entre Les deux signaux d'une quantité determinee et sur un intervalle de temps donne ;
- 20) d'autre part, La correction temporeLLe dont on fait avancer ou retarder les impulsions
S par rapport aux impulsions de référence Rf est caLibree, c'est-à-dire qu'elle a pour l'avance comme pour
Le retard, une certaine valeur fixée à L'avance et toujours La même durant La mise en oeuvre du procédé. We immediately understand that this way of conceiving
The measurement of the phase shift is much simpler to use by the electronic circuits that the technique makes available, on the other hand it improves
Stability insofar as no systematic correction is made at each cycle, but where a slip is allowed between the two signals by a determined quantity and over a given time interval;
- 20) on the other hand, the time correction whose pulses are advanced or delayed
S with respect to the reference pulses Rf is caLibree, that is to say that it has for the advance as for
The delay, a certain value fixed in advance and always the same during the implementation of the process.

Cette deuxième caractéristique conduit également à une simplification dans La réalisation de L'appareil sans pour autant compromettre La précision du résultat.This second characteristic also leads to a simplification in the production of the device without compromising the accuracy of the result.

Le procédé qui vient d'être décrit prcé- demment dans sa g8neralit8 correspond à un fonctionnement en temps normal et à un suivi des impuLsions des deux suites lorsqu'elles ne s'écartent pratiquement que très peu de la synchronisation idéale.
Il existe en revanche des cas d'utilisation du procédé de synchronisation où il n'en est pas toujours ainsi, notamment après un arrêt de L'appareil conduisant à un redémarrage où les deux suites d'impulsions se trouvent dans une situation de déphasage quelconque l'une par rapport à l'autre, ou par exemple, lors d'un déphasage important consécutif à un accident de fonctionnement de la boucle à verrouillage de phase.The process which has just been described previously in its generality corresponds to normal operation and to monitoring of the impulses of the two sequences when they deviate practically very little from the ideal synchronization.
On the other hand, there are cases of use of the synchronization process where this is not always so, in particular after a shutdown of the device leading to a restart where the two sequences of pulses are in any situation of phase shift one with respect to the other, or for example, during a significant phase shift following an operating accident of the phase locked loop.

Dans de tels cas, notamment lorsque
Le déphasage atteint ou dépasse une i période, il n'est plus possible de décider selon les critères précédents si L'on est en situation d'avance ou de retard d'une des suites par rapport à l'autre. En effet, cette notion dépend de l'ordre de L'impulsion à laquelle on se réfère et une situation déterminée peut aussi bien s'analyser comme une avance par rapport à une impulsion de référence ou un retard par rapport à l'impulsion précédente. Pour résoudre ce genre de difficulté, la présente invention a également pour objet un procédé de synchronisation qui permet de clarifier Les situations éventuellement équivoques vis-à-vis d'un état d'avance ou de retard Lors d'un déphasage important.In such cases, especially when
The phase shift reaches or exceeds a period i, it is no longer possible to decide according to the preceding criteria if one is in a situation of advance or delay of one of the sequences with respect to the other. Indeed, this notion depends on the order of the impulse to which one refers and a given situation can be analyzed as well as an advance compared to a reference impulse or a delay compared to the preceding impulse. To resolve this kind of difficulty, the present invention also relates to a synchronization method which makes it possible to clarify possibly ambiguous situations with respect to a state of advance or delay during a significant phase shift.

Ce procédé de synchronisation utilisable notamment lors de la mise en route de la synchronisation ou après un accident quelconque survenu dans le déroulement de celle-ci,
- on fixe arbitrairement une durée po à partir du front de montée d'une impulsion S ainsi qu'une durée tb consécutive au front de descente de cette impulsion S et L'on admet
- qu'il y a synchronisme entre
Les impulsions S et Rf si le front de montée de l'impulsion Rf se situe pendant la durée po ;
- qu'il y a avance des impulsions
S par rapport aux impulsions Rf si le front de montée de L'impulsion Rf se situe entre la fin de la durée po et la fin de la durée tb ;;
- qu'il y a retard des impulsions
S par rapport aux impulsions Rf si le front de montée de L'impulsion Rf se situe après la durée tb,
- puis on effectue La mise en phase en décalant les impulsions numériques S d'une quantité temporelle calibrée vers l'avant si La mesure précédente a mis en évidence une situation de retard, et d'une quantité temporelle calibrée vers l'arrière, si La mesure précédente a mis en évidence une situation d'avance.This synchronization process which can be used in particular when the synchronization is started or after any accident which has occurred in the course of the synchronization,
- an arbitrary duration po is set from the rising edge of a pulse S as well as a duration tb consecutive to the falling edge of this pulse S and We admit
- that there is synchronism between
The S and Rf pulses if the rising edge of the Rf pulse is during the period po;
- that there are pulses ahead
S with respect to the Rf pulses if the rising edge of the Rf pulse is between the end of the duration po and the end of the duration tb ;;
- there is delay of the impulses
S with respect to the Rf pulses if the rising edge of the Rf pulse is after the duration tb,
- then the phasing is carried out by shifting the digital pulses S by a calibrated temporal quantity forwards if the preceding measurement has highlighted a delay situation, and by a calibrated temporal quantity towards the rear, if The previous measurement highlighted a situation ahead of schedule.

Le critère étant ainsi bien défini, aucune ambiguité ne peut plus exister lors d'un déphasage important et par exemple d'un redémarrage de la boucle de verrouillage de phase. Bien entendu, dès que ce démarrage ou cette correction est effectuée, le procédé général énoncé précédemment se remet en fonctionnement et se substitue à ce second procédé qui n'a, comme on l'a compris, qu'une fonction transitoire dans l'ensemble du fonctionnement de La boucle à verrouillage de phase. The criterion being thus well defined, no ambiguity can no longer exist during a significant phase shift and for example of a restart of the phase locking loop. Of course, as soon as this start-up or this correction is carried out, the general method stated above resumes operation and replaces this second method which has, as we have understood, only a transient function in the whole the operation of the phase locked loop.

La présente invention a également pour objet un dispositif de synchronisation de deux suites d'impulsions S et Rf à haute fréquence selon le procédé de L'une quelconque des revendications 1 et 2 précédentes, comportant une boucle à verrouillage de Dhase comprenant un osciLlateur de référence engendrant La suite des impulsions Rf, un oscillateur engendrant la suite des impulsions S dont on veut asservir la phase à celle des impulsions de référence
Rf, Ledit oscillateur étant bouclé sur lui-même au travers de moyens de correction de déphasage et d'un détecteur de phase qui reçoit en même temps les impulsions de La suite Rf, compare leur phase à celle des impulsions S et adresse L'ordre de correction de phase aux moyens de correction du déphasage, caractérisé en ce que l'oscillateur engendrant la suite des impulsions S est un oscillateur multiplexeur en anneau, fermé au travers de l'une de trois boucles de portes logiques inverseuses montées en série et en nombre impair, selon trois circuits parallèles différents correspondant respectivement à l'introduction d'une correction calibrée nulle (s'il y a synchronisme) d'avance (s'il y a retard de phase) ou de retard (s'iL y a avance de phase), le choix de la boucle de fonctionnement étant déterminé par le détecteur de phase.The present invention also relates to a device for synchronizing two sequences of pulses S and Rf at high frequency according to the method of either of claims 1 and 2 above, comprising a Dhase-locked loop comprising a reference oscillator generating the sequence of pulses Rf, an oscillator generating the sequence of pulses S whose phase is to be controlled by that of the reference pulses
Rf, said oscillator being looped on itself through phase-shift correction means and a phase detector which receives the pulses from the Rf sequence at the same time, compares their phase to that of the S pulses and addresses the order phase correction to phase shift correction means, characterized in that the oscillator generating the sequence of pulses S is a ring multiplexer oscillator, closed through one of three loops of inverting logic gates connected in series and in odd number, according to three different parallel circuits corresponding respectively to the introduction of a zero calibrated correction (if there is synchronism) in advance (if there is phase delay) or in delay (if there is phase advance), the choice of the operating loop being determined by the phase detector.

Le dispositif de synchronisation précédent permet, comme on le voit, la mise en oeuvre pratique du procédé précédent en utilisant comme oscillateur, un oscillateur en anneau à contrôle numérique possédant trois boucles constituées d'un nombre impair de portes logiques inverseuses constituant ainsi trois circuits de bouclage ayant chacun sa fréquence propre d'oscillation prédéterminée et calibrée précisément par le nombre de portes logiques. En effet, dans une structure de cette nature, c'est comme on l'expliquera plus loin en se référant à la figure 2, le temps de propagation du signal électrique à travers chacun des trois circuits de portes Logiques qui détermine, les trois fréquences d'oscillation possibles de cet oscillateur. Les paramètres du circuit sont déterminés pour que l'un de ceux-ci corresponde à une correction nulle et par conséquent au fonctionnement en synchronisme, chacun des deux autres correspondant à une fréquence d'oscillation accélérée pour l'un et retardée pour l'autre par rapport à la fréquence théorique de synchronisation. Conformément à L'invention, c'est le système de détection de phase qui commande un multiplexeur faisant partie intégrante de l'oscillateur pour choisir celle des trois voies (nominales, accélération ou ralentissement) qui convient à chaque instant en fonction des observations faites par Le détecteur de phase. The above synchronization device allows, as can be seen, the practical implementation of the above method using as an oscillator, a numerically controlled ring oscillator having three loops consisting of an odd number of inverting logic gates thus constituting three circuits of loopback each having its own predetermined oscillation frequency and precisely calibrated by the number of logic gates. Indeed, in a structure of this nature, it is as will be explained below with reference to FIG. 2, the time of propagation of the electrical signal through each of the three logic gate circuits which determines, the three frequencies possible oscillation of this oscillator. The parameters of the circuit are determined so that one of them corresponds to a zero correction and consequently to the operation in synchronism, each of the two others corresponding to an oscillation frequency accelerated for one and delayed for the other with respect to the theoretical synchronization frequency. In accordance with the invention, it is the phase detection system which controls a multiplexer forming an integral part of the oscillator to choose which of the three channels (nominal, acceleration or deceleration) which is suitable at each instant as a function of the observations made by The phase detector.

Si l'on se réfère maintenant au circuit de La figure 2 qui est un anneau bouclé sur lui-même et comportant en série un ensemble de portes logiques inverseuses en nombre impair, on voit que, du fait que ces portes sont en nombre impair, Le signal de sortie de La série de portes est opposé au signal d'entrée, ce qui explique que la boucle ainsi fermée sur elle-même se met à osciller d'elle-même puisque le montage de la figure 2 est par définition électroniquement instable. La fréquence d'oscillation d'un tel anneau résulte du temps de propagation du signal électrique à travers toutes les portes logiques ; si l'on appelle T cette durée, il faudra un temps égal à 2 T pour que le système revienne dans le même état logique et par conséquent sa fréquence d'oscillation est égale à F = 1/2T.C'est ce schéma de principe connu que met en oeuvre le dispositif objet de L'invention sous la forme des trois boucles inverseuses qui équipent ltosciLlateur dont on veut surveiller la phase. If we now refer to the circuit of FIG. 2 which is a ring looped on itself and comprising in series a set of reverse logic doors in odd number, we see that, because these doors are in odd number, The output signal of the series of doors is opposite to the input signal, which explains why the loop thus closed on itself starts to oscillate by itself since the assembly of figure 2 is by definition electronically unstable . The frequency of oscillation of such a ring results from the propagation time of the electrical signal through all the logic gates; if we call T this duration, it will take a time equal to 2 T for the system to return to the same logic state and therefore its oscillation frequency is equal to F = 1 / 2T. known principle implemented by the device object of the invention in the form of the three inverting loops which equip the oscillator whose phase is to be monitored.

De toute façon L'invention sera mieux comprise en se référant à la description qui suit de plusieurs exemples de réalisation, exemples qui seront décrits à titre illustratif et non limitatif en se référant aux figures 3 à 8 ci-jointes, sur lesquelles
- la figure 3 montre la situation des différentes zones de durée définies dans le procédé selon l'invention autour du front de montée Ft d'une impulsion de référence Rf ;
- la figure 4 montre la plage de variation possible pour le décalage de L'impulsion de type S par rapport à une impulsion de type Rf dans le cas d'une situation synchrone ;
- la figure 5 montre la situation d'une impulsion S en avance par rapport à l'impulsion de référence Rf, puis rendue ultérieurement synchrone ;
- la figure 6 montre une impulsion S en retard par rapport à l'impulsion de référence Rf, puis rendue synchrone par la suite ;;
- la figure 7 illustre le schéma du procédé selon l'invention pour l'appréciation des situations de déphasage lors d'un déphasage important dû à un accident de la boucle ou lors du démarrage de celle-ci ;
- la figure 8 montre Le schéma de principe du dispositif de synchronisation, objet de l'invention, avec sa boucle à verrouillage de phase et son oscillateur en anneaux à contrôle numérique.Anyway, the invention will be better understood by referring to the following description of several exemplary embodiments, examples which will be described by way of illustration and not limitation, with reference to Figures 3 to 8 attached, in which
- Figure 3 shows the situation of the different duration zones defined in the method according to the invention around the rising edge Ft of a reference pulse Rf;
- Figure 4 shows the range of possible variation for the offset of the S-type pulse with respect to an Rf-type pulse in the case of a synchronous situation;
- Figure 5 shows the situation of a pulse S in advance with respect to the reference pulse Rf, then made synchronous later;
- Figure 6 shows a pulse S late with respect to the reference pulse Rf, then made synchronous thereafter ;;
- Figure 7 illustrates the diagram of the method according to the invention for the assessment of phase shift situations during a significant phase shift due to an accident of the loop or when it starts;
- Figure 8 shows The block diagram of the synchronization device, object of the invention, with its phase locked loop and its oscillator in rings with digital control.

En se référant d'abord à la figure 3, on expliquera la façon dont on choisit, conformément au procédé objet de l'invention, les différentes plages de durée pz, pr, pO et pu autour d'un front de montée ft d'une impulsion de référence Rf. L'impulsion Rf étant numérique à deux états stables correspondant si L'on veut à O et 1, ces deux états sont séparés par un front de montée très rapide ft. On définit successivement, pour les besoins du procédé objet de l'invention, une plage où l'impulsion du signal cyclique est stable, et que L'on définit par pz. Cette plage de durée suivie à son tour par une autre plage de durée pré-transitoire pr qui s'achève au début du front de montée ; ce front de montée ft est lui-même suivi d'une plage post transitoire pO avant d'atteindre un état stable pu.Les différentes durées pr et pO qui viennent d'être définies à partir d'une impulsion de référence Rf peuvent exister de la même façon pour une impulsion de la suite S. Par ailleurs, il y a une certaine logique à choisir les durées des plages Pr et pO égales encore que ceci n'ait pas une importance critique. Ce qui est important c'est que ces durées soient identifiées et qu'elles soient nettement inférieures par exemple à une demi-période du signal. Referring first to FIG. 3, we will explain how we choose, in accordance with the process which is the subject of the invention, the different ranges of duration pz, pr, pO and pu around a rising edge ft d ' a reference pulse Rf. The pulse Rf being digital with two stable states corresponding if one wants to O and 1, these two states are separated by a very fast rising edge ft. A range is defined successively, for the purposes of the process which is the subject of the invention, where the pulse of the cyclic signal is stable, and which is defined by pz. This range of duration in turn followed by another range of pre-transient duration pr which ends at the start of the rising edge; this rising edge ft is itself followed by a post-transient range pO before reaching a stable state pu. The different durations pr and pO which have just been defined from a reference pulse Rf may exist from the same way for an impulse of the sequence S. In addition, there is a certain logic to choose the durations of the ranges Pr and pO equal although this is not of critical importance. What is important is that these durations are identified and that they are clearly less than, for example, half a signal period.

En se référant maintenant à la figure 4, on va illustrer les conditions de situations réciproques d'un signal de la suite S et d'un signal de la suite Rf pour que dans le cadre du procédé, objet de l'invention, ces deux signaux puissent être réputés synchrones. A cet effet, on a représenté sur la partie supérieure de la figure 4 une impulsions
Rf avec son front de montée ft et à la partie inférieure une impulsion S dont le front de montée peut se situer en fonction des différentes options envisagées sur le dessin à L'intérieur d'une zone 10 correspondant à un certain nombre de fronts de montée (au nombre de sept à titre d'exemple sur La figure) qui se situent tous soit dans la durée pr, soit dans la durée po, soit dans la durée ft.Ceci signifie par conséquent que toute impulsion du type
S dont le front de montée est à l'intérieur du domaine 10 est considérée, au regard du procédé objet de
L'invention, comme étant synchrone avec les impulsions du signal de référence
La figure 5 montre La situation d'une impulsion de type S qui, sur la partie gauche de la figure a son front de montée dans la plage pz de l'impulsion de référence Rf. Aux termes mêmes des définitions du procédé objet de l'invention, cette impulsion est considérée comme étant en avance par rapport à une impulsion de référence Rf. C'est la situation que l'on voit illustrée en 12.Cette impulsion fera l'objet de la part du dispositif de synchronisation de L'injection d'un temps de retard pour la porter dans la position 14 visible sur La droite de cette ligure 5 où son front de montee etant situe dans La zone pr, eLle pourra être considérée comme en synchronisme avec les impulsions de référence.Referring now to FIG. 4, we will illustrate the conditions of reciprocal situations of a signal of the sequence S and of a signal of the sequence Rf so that, in the context of the method, object of the invention, these two signals may be deemed to be synchronous. For this purpose, there is shown on the upper part of Figure 4 a pulses
Rf with its rising edge ft and at the bottom a pulse S whose rising edge can be located according to the different options envisaged in the drawing Inside a zone 10 corresponding to a certain number of rising edges (seven in number as an example in the figure) which are all either in the duration pr, or in the duration po, or in the duration ft. This therefore means that any pulse of the type
S whose rising edge is inside the domain 10 is considered, with regard to the process object of
The invention, as being synchronous with the pulses of the reference signal
FIG. 5 shows the situation of a type S pulse which, on the left part of the figure has its rising edge in the range pz of the reference pulse Rf. According to the very definitions of the method which is the subject of the invention, this pulse is considered to be in advance with respect to a reference pulse Rf. This is the situation that we see illustrated in 12. This pulse will be the subject of the time synchronization device's injection of a delay time to bring it into position 14 visible on the right of this ligure 5 where its rising edge being located in the pr area, it can be considered to be in synchronism with the reference pulses.

Sur la figure 6 au contraire, on a illustre La situation inverse, c'est-à-dire celle où Le front de montee visible en 16 d'une impulsion de type
S se situe dans La zone pu d'une impulsion de réfd- rence. Conformement au procédé objet de L'invention, c'est la définition même d'une situation de retard de S par rapport à Rf ; cette situation de retard sera corrigée par Le dispositif de synchronisation objet de L'invention par une avance de L'impulsion z suivante dont Le front de montée visible en 18 viendra se situer maintenant dans La zone pO de L'impulsion Rf, mettant ainsi ces deux dernières impulsions à nouveau en état de synchronisme.In FIG. 6, on the contrary, the opposite situation has been illustrated, that is to say that where the rising edge visible at 16 of a pulse of the type
S is in the pu area of a reference pulse. In accordance with the method which is the subject of the invention, this is the very definition of a situation of delay of S with respect to Rf; this delay situation will be corrected by the synchronization device object of the invention by an advance of the following pulse z whose rising edge visible at 18 will now be located in the pO zone of the pulse Rf, thus putting these last two pulses again in synchronism state.

En se référant à La figure 7 on va décrire maintenant La mise en oeuvre du procédé dans
Le cas d'un fonctionnement transitoire au cours duquel le déphasage entre Les impulsions des deux suites
S et Rf peut avoir pris des valeurs très enlevées, par exemple à La suite d'un redémarrage après arrêt de L'appareil ou consécutivement à un incident technique important ayant causé un déphasage exceptionnel.Referring to FIG. 7, the implementation of the method will now be described in
The case of a transient operation during which the phase shift between the pulses of the two sequences
S and Rf may have taken very removed values, for example following a restart after stopping the device or following a major technical incident having caused an exceptional phase shift.

Dans un tel cas, iL est nécessaire, pour que Le procédé puisse redémarrer en fonctionnement continu, de définir sans ambiguité si L'on se situe dans une configuration de synchronisme ou d'avance ou de retard. En effet, Lorsque Le déphasage entre
Les impulsions de La suite S et les impulsions de référence Rf est éLevé et notamment voisin de L'opposition de phase, le choix entre les hypothèses precédentes devient arbritraire, car une impulsion est nécessairement en avance par rapport à celle qui la suit et en retard par rapport à celle qui la précède.In such a case, iL is necessary, so that the process can restart in continuous operation, to define without ambiguity if one is in a synchronism or advance or delay configuration. Indeed, when the phase shift enters
The impulses of the sequence S and the reference impulses Rf is high and in particular close to the phase opposition, the choice between the preceding hypotheses becomes arbitrary, because an impulse is necessarily ahead of that which follows it and late compared to the one above.

Pour éviter cette difficulté, on définit comme le montre la figure 7 une durée tb succédant au front de descente d'une impulsion de type S et l'on admet que si Le front de montée d'une impulsion Rf se situe par exemple dans la zone pO de S, il y a synchronisme ; que si le front de montée de cette même impulsion
Rf se situe entre la fin de la durée pO et la fin de La durée tb, on est en situation d'avance de S par rapport à Rf et qu'enfin si le front de montée de l'impulsion Rf est postérieur à La fin de la durée tb, l'impulsion S est en retard par rapport à
L'impulsion de référence Rf.To avoid this difficulty, as shown in FIG. 7, a duration tb succeeding the falling edge of a pulse of type S is defined and it is assumed that if the rising edge of a pulse Rf is located for example in the pO area of S, there is synchronism; that if the rising edge of this same impulse
Rf is located between the end of the duration pO and the end of The duration tb, we are in a situation of advance of S with respect to Rf and that finally if the rising edge of the pulse Rf is later than The end of duration tb, the pulse S is late with respect to
The reference pulse Rf.

Cette façon de définir les états de synchronisme, d'avance et de retard en raisonnant sur la position des fronts d'impulsions, présente l'avantage de continuer à s'appliquer lorsque les fréquences de signal de référence sont des sous multiples du signal de L'oscillateur émettant les impulsions S. Cette définition implique également que le rattrappage d'un déphasage important puisse nécessiter plusieurs cycles pour que s'établisse Le fonctionnement du procédé dans sa phase continue. This way of defining the synchronism, advance and delay states by reasoning on the position of the pulse edges, has the advantage of continuing to apply when the reference signal frequencies are submultiples of the signal. The oscillator emitting the S pulses. This definition also implies that catching up with a significant phase shift may require several cycles for the operation of the process to be established in its continuous phase.

Sur La figure 8 enfin, on a représenté
Le dispositif de synchronisation objet de l'invention qui comporte comme les dispositifs de l'art antérieur une entrée 4 pour La suite d'impulsions de référence
Rf ainsi qu'un circuit détecteur de phase 6.Finally, in FIG. 8,
The synchronization device which is the subject of the invention which, like the devices of the prior art, has an input 4 for the reference pulse sequence
Rf as well as a phase detector circuit 6.

Conformément à L'invention, L'oscillateur du dispositif de synchronisation est un anneau numérique 20 constitué d'un multiplexeur 22 bouclé sur lui-même par l'intermédiaire de trois circuits référencés respectivement 24, 26 et 28, ces trois circuits étant munis de portes Logiques inverseuses en série en nombre impair pour assurer la mise en oscillation de L'anneau.According to the invention, the oscillator of the synchronization device is a digital ring 20 consisting of a multiplexer 22 looped over itself by means of three circuits referenced respectively 24, 26 and 28, these three circuits being provided with Reverse logic doors in series in an odd number to ensure the ring's oscillation.

Dans l'exemple décrit, le circuit 24 comporte une seule porte logique, le circuit 26 en comporte trois et Le circuit 28 en comporte cinq. Ces nombres de portes sont donnés à titre illustratif et non limitatif étant entendu que chacun des trois circuits étant respectivement destiné, en ce qui concerne le circuit 24 à l'introduction d'une accélération de l'oscillateur 22, en ce qui concerne le circuit 26, au maintien de l'oscillation dans son état et en ce qui concerne le circuit 28, à L'apport d'un retard de phase.Ce qui importe seulement dans la réalité est finalement le temps de parcours de chacune de ces boucles par les électrons et qui correspond précisément à
L'injection, dans chaque cas particulier, d'une accélération d'une correction nulle ou d'un ralentissement, sous L'influence des indications du détecteur de phase 6 qui intervient par la commande 30 sur Le multiplexeur 22 de la boucle oscillante.In the example described, the circuit 24 has a single logic gate, the circuit 26 has three and The circuit 28 has five. These numbers of doors are given by way of illustration and without limitation, it being understood that each of the three circuits is respectively intended, as regards the circuit 24 for the introduction of an acceleration of the oscillator 22, as regards the circuit 26, to maintain the oscillation in its state and with regard to the circuit 28, to the contribution of a phase delay. What matters only in reality is ultimately the travel time of each of these loops by electrons and that precisely corresponds to
The injection, in each particular case, of an acceleration of a zero correction or of a slowing down, under the influence of the indications of the phase detector 6 which intervenes by the control 30 on the multiplexer 22 of the oscillating loop.

La sortie des signaux S, maintenus en phase rigoureuse avec les signaux Rf de référence, a lieu par la voie 32.The output of the signals S, maintained in rigorous phase with the reference signals Rf, takes place by channel 32.

Les dispositifs conformes à la présente invention ont une fréquence stable et corrigeable rapidement sous forme numérique. Par ailleurs, le fait que Le comparateur de phase est amené, conformément au procédé de L'invention, à effectuer une comparaison entre deux signaux périodiques en prenant en considération le front de montée de l'un et une plage de durée pour L'autre, apporte un avantage considérable par rapport aux boucles à verrouillage de phase de l'art antérieur. The devices according to the present invention have a stable frequency which can be quickly corrected in digital form. Furthermore, the fact that the phase comparator is led, in accordance with the method of the invention, to carry out a comparison between two periodic signals by taking into consideration the rising edge of one and a duration range for the other , provides a considerable advantage over the phase-locked loops of the prior art.

Claims

1. Method for synchronizing two sequences of digital pulses S and Rf at high frequency - one of which produced by an oscillating circuit is slaved to oscillate at the reference frequency of an external oscillator, maintaining the average phase shift between the signals (S) and (Rf) of the two sequences in the vicinity of zero, characterized. in that

- states of synchronism, advance and delay of the sequence of signals S emitted by the oscillating circuit are defined with respect to the sequence of signals Rf emitted by the external reference oscillator, by arbitrarily determining on the part and on the other hand of the rising edge ft of each pulse Rf of the zones of respective durations pr and po and by deciding that

a) if the rising edge of a signal S is for example during one of the durations pr, ft and po, there is synchronism between the two sequences

Rf and S of digital impulses;

b) if the rising edge of a signal S is before a duration pr, the digital pulses of the sequence S are in phase advance with respect to the digital pulses of the sequence Rf;

c) if the rising edge of a signal S is located after a duration po, the digital pulses of the sequence S are delayed in phase with respect to the digital pulses of the sequence Rf.

S with respect to the sequence of digital pulses Rf and The digital pulses S are shifted by a temporal quantity calibrated forward if your previous determination revealed a situation of delay, and by a temporal quantity calibrated towards the rear, if the previous determination has highlighted a situation in advance.

of The digital pulse sequence

- the state is permanently determined

2. Synchronization process according to

Claim 1, characterized in that, in order to clarify the possibly ambiguous situations vis-à-vis a state of advance or delay During a significant phase shift of the pulses of a sequence compared to the pulses of the other , especially when synchronization is started, or after any accident that occurs during the synchronization,

- we arbitrarily set a duration po from the rising edge of a pulse S as well as a duration tb consecutive to the falling edge of a pulse S and we admit:

- that there is synchronism between the pulses S and Rf if the rising edge of the pulse Rf is located for example during the period po;

- that there are pulses ahead

S with respect to the pulses Rf if the rising edge of the pulse Rf is between the end of the duration po and the end of the duration tb;

- there is delay of the impulses

S with respect to the Rf pulses if the rising edge of the Rf pulse is after the duration tb,

- then the phasing is carried out by shifting the digital pulses S by a calibrated time quantity forward if the previous measurement has revealed a delay situation, and by a calibrated time quantity backwards, if The previous measurement highlighted a situation ahead of schedule.

3. Device for synchronizing two sequences of digital pulses S and Rf at high frequency according to the method of either of claims 1 and 2 above, comprising a phase locked loop (20) comprising a reference oscillator (4 ) generating the sequence of pulses Rf, an oscillator (20, 22) generating the sequence of pulses S whose phase is to be controlled by that of the reference pulses Rf, said oscillator (20, 22) being looped over itself through phase shift correction means and a phase detector (6) which simultaneously receives the pulses of the sequence Rf, compares their phase to that of the pulses S and addresses The phase correction order to the correction means of the phase shift, characterized in that the oscillator generating the sequence of pulses S is a ring multiplexer oscillator (20), closed through one of three loops (24, 26, 28) of reverse logic gates mounted in s and in odd number, according to three different parallel circuits corresponding respectively to the introduction of a zero calibrated correction (if there is synchronism) in advance (if there is phase delay) or in delay (s' there is phase advance), the choice of the operating loop being determined by the multiplexer (22) according to the indications of the phase detector.