FR2656145A1

FR2656145A1 - Electronic lock for integrated circuit, with double floating-gate transistor

Info

Publication number: FR2656145A1
Application number: FR8916651A
Authority: FR
Inventors: Edme Franck
Original assignee: SGS Thomson Microelectronics SA
Current assignee: STMicroelectronics SA
Priority date: 1989-12-15
Filing date: 1989-12-15
Publication date: 1991-06-21

Abstract

The invention relates to integrated circuits, and more particularly a way to make an electronic fuse in an integrated circuit; electronic fuse is understood to mean an element which enables the configuration of the circuit to be changed in a manner which is in principle irreversible. According to the invention, the fuse comprises two electrically programmable and electrically erasable memory cells (TGF1, T1, SA1; TGF2, T2, SA2) whose outputs are combined in an exclusive-OR logic gate (10), the fuse being operated by programming one of the cells (TGF1) and erasing the other (TGF2). At the start, the state of charge of the floating gates of the two cells is not well known, but the states are identical and the exclusive-OR logic gate delivers a zero. Then, on programming one cell and erasing the other, the state of the logic gate 10 is forced to 1. The first cell is in principle non-erasable, and the second non-programmable.

Description

VERROU ELECTRONIQUE DE CIRCUIT INTEGRE,
A DOUBLE TRANSISTOR A GRILLE FLOTTANTE
L'invention concerne les circuits intégrés. Plus précisément, elle concerne ceux qui utilisent des cellules de mémoire électriquement programmables pour réaliser un changement durable de configuration de circuit.ELECTRONIC LOCK WITH INTEGRATED CIRCUIT,
WITH DOUBLE FLOATING GRID TRANSISTOR
The invention relates to integrated circuits. More specifically, it relates to those who use electrically programmable memory cells to effect a lasting change in circuit configuration.

Dans de nombreuses applications de circuit intégré on a utilisé des fusibles pour modifier définitivement la configuration électrique du circuit à un moment donné; par application d'une impulsion de courant ou de tension, on faisait fondre irréversiblement le fusible, interrompant ainsi une connexion électrique ou établissant une connexion précédemment coupée, en modifiant par conséquent la configuration et le fonctionnement du circuit.A titre d'exemple, on peut citer les applications suivantes
- application de sécurité : après certains tests, on rend inaccessible, grâce à un fusible, une certaine zone du circuit intégré;
- redondance des mémoires : lorsque le test met en évidence des lignes ou colonnes défectueuses de mémoire, on les remplace par des colonnes de réparation; des batteries de fusibles peuvent servir à stocker une information sur le fait qu'un réparation est nécessaire et sur l'adresse des colonnes ou lignes défectueuses; les fusibles modifient la configuration du circuit en ce sens qu'ils permettent de connecter les éléments de réparation à la place des éléments défectueux de manière invisible pour l'utilisateur.In many integrated circuit applications, fuses have been used to permanently modify the electrical configuration of the circuit at a given time; by applying a current or voltage pulse, the fuse was irreversibly blown, thereby interrupting an electrical connection or establishing a previously cut connection, thereby modifying the configuration and operation of the circuit. can cite the following applications
- safety application: after certain tests, a certain area of the integrated circuit is made inaccessible, using a fuse;
- memory redundancy: when the test highlights faulty rows or columns of memory, they are replaced by repair columns; batteries of fuses can be used to store information on the fact that a repair is necessary and on the address of defective columns or rows; the fuses modify the configuration of the circuit in that they allow the repair elements to be replaced in place of the defective elements in a manner invisible to the user.

Avec l'apparition de mémoires électriquement programmables, on tend de plus en plus à remplacer les fusibles par des cellules de mémoire électriquement programmables qui jouent en quelque sorte le rôle de "verrou électronique ou "fusible électronique" : elles permettent de modifier de manière en principe irréversible une configuration de circuit. With the appearance of electrically programmable memories, there is an increasing tendency to replace fuses with electrically programmable memory cells which act as a sort of "electronic lock or" electronic fuse ": they make it possible to modify irreversible principle a circuit configuration.

Ces mémoires sont généralement désignées par l'appellation EEPROM pour les cellules électriquement programmables et électriquement effaçables, ou. par EPROM pour les cellules électriquement programmables et effaçables par rayons ultraviolets. L'état de la cellule est binaire : programmé ou effacé; cet état est d'une certaine manière analogue à l'état binaire d'un fusible (état intact ou état fondu), ce qui permet à la cellule de jouer le rôle d'un fusible. These memories are generally designated by the designation EEPROM for electrically programmable and electrically erasable cells, or. by EPROM for electrically programmable and erasable cells by ultraviolet rays. The cell state is binary: programmed or deleted; this state is in a way analogous to the binary state of a fuse (intact state or blown state), which allows the cell to play the role of a fuse.

Le principe de fonctionnement de ces mémoires fait qu'elles sont effaçables; a priori on pourrait penser qu'elles sont peu adaptées à remplir la fonction de fusible qui par essence présente un certain caractère d'irréversibilité. Mais la solution peut être technologiquement assez simple pour les mémoires EPROM constituées à partir de transistors à grille flottante on les transforme en mémoires non effaçables (cellules
UPROM pour "Unerasable Programmable Read Only Memory) en les masquant avec une couche d'aluminium qui empêche toute transmission de rayons ultraviolets jusqu'à la grille flottante (grille qui est généralement l'élément de stockage d'information de ces mémoires).The operating principle of these memories means that they are erasable; a priori one might think that they are ill-suited to fulfill the function of fuse which in essence has a certain character of irreversibility. But the solution can be technologically simple enough for EPROM memories made from floating gate transistors, they are transformed into non-erasable memories (cells
UPROM for "Unerasable Programmable Read Only Memory) by masking them with an aluminum layer which prevents any transmission of ultraviolet rays to the floating grid (grid which is generally the element of information storage of these memories).

Avec des mémoires UPROM, électriquement programmables mais non effaçables, on réalise assez bien une fonction de verrou ou fusible électronique. With electrically programmable but non-erasable UPROM memories, an electronic lock or fuse function is fairly well achieved.

Toutefois, un critère essentiel doit être satisfait pour que la fonction de fusible soit efficacement remplie : il faut être sur que le fusible soit initialement dans un état bien déterminé différent de l'état final dans lequel il sera après transformation irréversible. Pour une mémoire UPROM, la transformation ne peut s'effectuer que dans un sens : c'est une programmation; on part d'un état vierge pour arriver dans un état programmé représentant un fusible grillé. However, an essential criterion must be satisfied for the fuse function to be effectively fulfilled: it must be ensured that the fuse is initially in a well-defined state different from the final state in which it will be after irreversible transformation. For a UPROM memory, the transformation can only be carried out in one direction: it is programming; we start from a blank state to arrive in a programmed state representing a blown fuse.

La programmation se fait en général en chargeant la grille flottante d'un transistor à grille flottante, et la charge est toujours de même signe. Avec une EPROM, ou une UPROM, il n'y a pas de moyen pour faire le contraire, c'est-à-dire pour passer électriquement d'un état programmé (grille chargée) à un état non programmé (grille déchargée).Programming is generally done by charging the floating gate with a floating gate transistor, and the charge is always of the same sign. With an EPROM, or an UPROM, there is no way to do the opposite, that is to say, to switch electrically from a programmed state (grid loaded) to an unprogrammed state (grid discharged).

L'état initial sera donc nécessairement un état vierge (grille déchargée) puisque l'état final ne peut être qu'un état programmé (grille chargée). The initial state will therefore necessarily be a blank state (grid loaded) since the final state can only be a programmed state (grid loaded).

Le fusible de base est donc en général réalisé par une cellule de mémoire UPROM (EPROM masquée contre les irradiations ultraviolettes), et leur état final est l'état vierge (grille déchargée), l'état final étant l'état programmé (grille chargée). The basic fuse is therefore generally produced by a UPROM memory cell (EPROM masked against ultraviolet irradiation), and their final state is the virgin state (grid discharged), the final state being the programmed state (grid charged ).

Dans certaines applications, la cellule de mémoire utilisée comme fusible est plutôt une cellule de type
EEPROM, masquée contre les ultraviolets et parfois désignée par le terme "cellule UUPROM. In some applications, the memory cell used as a fuse is rather a cell of the type
EEPROM, masked against ultraviolet rays and sometimes designated by the term "UUPROM cell.

On s'est aperçu, aussi bien pour des cellules EPROM et UPROM que pour des cellules EEPROM et UUPROM que la technologie de fabrication ne permettait pas d'être sûr d'avoir bien une grille déchargée au départ. L'état de charge de la grille flottante dépend en effet du procédé technologique de fabrication et même de l'emplacement de la cellule sur la tranche dans laquelle le circuit intégré est fabriqué. Selon la charge présente sur la grille flottante en fin de fabrication de la cellule, on obtient une tension de seuil variable pour le transistor à grille flottante de la cellule. Or c'est la valeur de la tension de seuil de la cellule qui définit l'état de la cellule (par comparaison avec une valeur de référence). We realized, as well for EPROM and UPROM cells as for EEPROM and UUPROM cells, that the manufacturing technology did not allow us to be sure of having a grid discharged at the start. The state of charge of the floating gate indeed depends on the technological manufacturing process and even on the location of the cell on the wafer in which the integrated circuit is manufactured. Depending on the load on the floating gate at the end of the cell manufacturing, a variable threshold voltage is obtained for the floating gate transistor of the cell. However, it is the value of the cell threshold voltage which defines the state of the cell (by comparison with a reference value).

Il peut même arriver que la lecture de l'état de la cellule montre qu'elle est programmée dès le départ, en fin de fabrication, ce qui rend le circuit inutilisable (par exemple on ne peut pas le tester). It may even happen that reading the state of the cell shows that it is programmed from the start, at the end of manufacture, which makes the circuit unusable (for example, it cannot be tested).

Les lots de circuits intégrés fabriqués avec ce type de cellule-fusible subissent donc un taux de rejet qu'il serait souhaitable de réduire. The batches of integrated circuits manufactured with this type of fuse cell therefore undergo a rejection rate which it would be desirable to reduce.

L'invention propose un nouveau type de "verrou électronique" ou "fusible électronique" de circuit intégré éliminant cet inconvénient. Par "verrou" ou "fusible électronique", on entend ici un organe accomplissant une fonction de changement de configuration en principe irréversible d'une partie de circuit sous l'effet d'une commande électrique, et non pas une fusion physique de matière. The invention proposes a new type of "electronic lock" or "electronic fuse" of an integrated circuit eliminating this drawback. By "lock" or "electronic fuse" is meant here a member fulfilling a function of change of configuration in principle irreversible of a part of a circuit under the effect of an electrical command, and not a physical melting of matter.

Selon l'invention, on propose d'utiliser comme verrou ou fusible électronique deux cellules de mémoire électriquement programmables et effaçables dont les sorties sont combinées dans une porte OU-Exclusif, la commande du verrou s'effectuant par programmation de l'une des cellules et effacement de l'autre. According to the invention, it is proposed to use as an electronic lock or fuse two electrically programmable and erasable memory cells, the outputs of which are combined in an OR-Exclusive door, the lock being controlled by programming one of the cells. and erasing the other.

Ainsi, on n'a pas besoin de se préoccuper de l'état exact de charge des grilles flottantes des cellules : a priori, les cellules ayant suivi le même processus de fabrication sont chargées de manière identique. Même si leur charge est trop élevée, les cellules fourniront un signal de sortie identique. La sortie de la porte
OU-Exclusif sera nulle aussi bien si les deux cellules sont vierges que si elles sont programmées au départ.Thus, there is no need to worry about the exact state of charge of the floating grids of the cells: a priori, the cells having followed the same manufacturing process are loaded identically. Even if their charge is too high, the cells will provide an identical output signal. The exit from the door
OU-Exclusive will be null as well if the two cells are blank than if they are programmed at the start.

Lors de la commande de claquage du fusible ou verrouillage du verrou, l'une des cellule sera effacée et l'autre programmée, de sorte que les cellules fourniront ensuite obligatoirement des signaux complémentaires; la sortie de la porte OU-Exclusif changera d'état, indiquant le nouvel état du fusible. When the fuse blows or the lock is locked, one of the cells will be erased and the other programmed, so that the cells will then necessarily supply additional signals; the output of the OU-Exclusive gate will change state, indicating the new state of the fuse.

L'état du fusible est donc indiqué non pas par l'état d'une cellule mais par la sortie d'une porte OU-Exclusif combinant les sorties de deux cellules a priori identiques mais placées dans des états inverses l'un de l'autre lors de la commande de changement d'état du fusible.The state of the fuse is therefore indicated not by the state of a cell but by the output of an Exclusive OR gate combining the outputs of two cells which are a priori identical but placed in reverse states, one of the other when ordering the change of state of the fuse.

Les cellules seront de préférence aussi identiques que possible et très proches l'une de l'autre dans le circuit intégré pour être plus sur qu'elles sont dans le même état en fin de fabrication. Elles sont masquées contre les ultraviolets. On peut prévoir une opération d'effacement préalable par ultraviolets, avant utilisation du circuit, et si les cellules sont masquées contre les ultraviolets, cette opération aura lieu en cours de fabrication avant dépôt de la couche de masquage. The cells will preferably be as identical as possible and very close to each other in the integrated circuit to be more sure that they are in the same state at the end of manufacture. They are masked against ultraviolet. It is possible to provide for a prior erasing operation by ultraviolet light, before using the circuit, and if the cells are masked against ultraviolet light, this operation will take place during manufacture before depositing the masking layer.

Chaque cellule de mémoire comprend de préférence un transistor à grille flottante en série avec un transistor de sélection, et un amplificateur de lecture. Each memory cell preferably comprises a floating gate transistor in series with a selection transistor, and a sense amplifier.

Bien que les cellules soient a priori toutes deux programmables et effaçables électriquement, on prévoit de préférence que l'une des cellules ne comporte pas de moyen de commande d'effacement, et l'autre ne comporte pas de moyen de commande de programmation. Cela rend complètement irréversible, dès la première commande de claquage, l'état de ce fusible. On pourrait toutefois imaginer une réversibilité dans certaines applications spéciales où l'on doit pouvoir temporairement simuler le claquage du fusible puis revenir à l'état initial jusqu'à claquage définitif du fusible. Although the cells are a priori both programmable and electrically erasable, it is preferably provided that one of the cells does not include erasure control means, and the other does not include programming control means. This makes the state of this fuse completely irreversible, from the first blowing command. One could however imagine a reversibility in certain special applications where one must be able temporarily to simulate the blowing of the fuse then to return to the initial state until final blowing of the fuse.

D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit et qui est faite en référence au dessin annexé dans lequel la figure unique représente un schéma de réalisation du fusible électronique selon l'invention. Other characteristics and advantages of the invention will appear on reading the detailed description which follows and which is made with reference to the appended drawing in which the single figure represents a diagram of embodiment of the electronic fuse according to the invention.

Le verrou ou fusible électronique comporte deux cellules de mémoire électriquement programmables et électriquement effaçables (incluant leurs commandes et leurs circuits de lecture). The electronic lock or fuse has two electrically programmable and electrically erasable memory cells (including their controls and their reading circuits).

L'une des cellules comprend essentiellement un transistor à grille flottante TGF1 en série avec un transistor de sélection Tl, et un amplificateur de lecture SA1. L'autre cellule comprend essentiellement un transistor à grille flottante TGF2 en série avec un transistor de sélection T2, et un amplificateur de lecture SA2. One of the cells essentially comprises a floating gate transistor TGF1 in series with a selection transistor T1, and a sense amplifier SA1. The other cell essentially comprises a floating gate transistor TGF2 in series with a selection transistor T2, and a sense amplifier SA2.

Les sorties des amplificateurs de lecture SA1 et
SA2 sont reliées chacune à une entrée respective d'une porte OU-Exclusif 10 dont la sortie peut fournir un signal indiquant si le fusible est dans son état initial ou dans son état final. Ce signal est fourni en mode de lecture de l'état des cellules.The outputs of the sense amplifiers SA1 and
SA2 are each connected to a respective input of an Exclusive OR gate 10, the output of which can provide a signal indicating whether the fuse is in its initial state or in its final state. This signal is supplied in cell state reading mode.

Un circuit logique CLPE, permettant la commande de lecture, programmation, et effacement des cellules est représenté symboliquement sur la figure. Ce circuit reçoit un signal logique R/W pour définir si on est en mode de lecture (pour examiner l'état du fusible électronique) ou d'écriture (pour faire passer le fusible de son état initial dans son état final). Le circuit CLPE fournit les différentes tensions de commande nécessaires selon qu'on est en mode de lecture ou d'écriture; on donnera le détail de ces tensions ci-après. A CLPE logic circuit, allowing the control of reading, programming, and erasing of the cells is symbolically represented in the figure. This circuit receives a R / W logic signal to define whether it is in read (to examine the state of the electronic fuse) or write (to switch the fuse from its initial state to its final state) mode. The CLPE circuit provides the different control voltages necessary depending on whether one is in read or write mode; details of these tensions will be given below.

Selon l'invention, le claquage du fusible comprend une programmation de la première cellule (TGF1, T1, SA1) et un effacement de la deuxième (TGF2, T2, SA2). According to the invention, the blowing of the fuse comprises programming the first cell (TGF1, T1, SA1) and erasing the second (TGF2, T2, SA2).

Dans l'exemple représenté, on a considéré que les cellules sont construites de manière symétriques, seul le circuit de commande CLPE fournissant des tensions de commande dissymétriques pour commander la programmation de la première cellule et l'effacement de la deuxième. In the example shown, it has been considered that the cells are constructed symmetrically, only the CLPE control circuit supplying asymmetrical control voltages to control the programming of the first cell and the erasure of the second.

On notera que le passage du fusible de son état initial dans son état final peut se faire soit par une opération simultanée de programmation de la première cellule et d'effacement de la deuxième, soit par deux opérations successives, programmation de la première cellule puis effacement de la deuxième ou réciproquement. La construction du circuit pourra être légèrement différente selon le choix qui est fait : si l'opération est simultanée il faut pouvoir porter simultanément la source du premier transistor à grille flottante en haute impédance et la source du deuxième à la masse. Il ne faut donc pas réunir les deux sources. It will be noted that the fuse can go from its initial state to its final state either by a simultaneous operation of programming the first cell and erasing the second, or by two successive operations, programming the first cell and then erasing of the second or vice versa. The construction of the circuit may be slightly different depending on the choice made: if the operation is simultaneous it must be possible to simultaneously carry the source of the first floating gate transistor in high impedance and the source of the second to ground. The two sources should therefore not be combined.

Mais si les opérations sont successives il n'y a pas d'inconvénient à les réunir. C'est le choix qui est fait dans l'exemple de la figure.But if the operations are successive there is no disadvantage in bringing them together. This is the choice that is made in the example in the figure.

Les sources du premier et du second transistors à grille flottante TGF1 et TGF2 sont donc réunies à un point AG qui peut soit être relié par un transistor T3 à une masse Vss (en mode de lecture ou d'effacement) soit être mis en haute impédance par blocage du transistor T3 (pendant la programmation de la première cellule). The sources of the first and second floating gate transistors TGF1 and TGF2 are therefore combined at a point AG which can either be connected by a transistor T3 to a ground Vss (in read or erase mode) or be set to high impedance by blocking of transistor T3 (during programming of the first cell).

Le circuit CLPE établit un signal PR servant à commander le transistor T3. The CLPE circuit establishes a signal PR used to control the transistor T3.

La grille de commande CG1 du transistor TGF1 est commandée par le circuit CLPE pour recevoir une tension de lecture VL en mode de lecture (par exemple 2 volts) et une tension de masse (Vss) en mode d'écriture (programmation). Elle ne peut pas recevoir en principe de tension d'effacement (tension élevée de l'ordre de 20 volts). The control gate CG1 of the transistor TGF1 is controlled by the circuit CLPE to receive a read voltage VL in read mode (for example 2 volts) and a ground voltage (Vss) in write mode (programming). In principle, it cannot receive erasing voltage (high voltage of the order of 20 volts).

La grille de commande CG2 du transistor TGF2 est commandée par le circuit CLPE pour recevoir la tension de lecture VL en mode de lecture et une tension élevée
Vpp (environ 20 volts) en mode d'écriture (effacement); elle ne peut en principe pas être mise à la masse.The control gate CG2 of the transistor TGF2 is controlled by the circuit CLPE to receive the reading voltage VL in reading mode and a high voltage
Vpp (about 20 volts) in write mode (erase); in principle, it cannot be grounded.

Le drain du transistor à grille flottante TGF1 de la première cellule est relié à la source du transistor de sélection Tl, et de la même manière le drain de TGF2 est relié à la source du transistor de sélection T2. The drain of the floating gate transistor TGF1 of the first cell is connected to the source of the selection transistor T1, and in the same way the drain of TGF2 is connected to the source of the selection transistor T2.

Les grilles de commande WL1 et WL2 des transistors de sélection doivent recevoir une tension différente selon qu'on est en mode de lecture ou en mode d'écriture. On leur appliquera une tension qui les rend conducteurs pendant la lecture proprement dite ou pendant l'écriture proprement dite. Mais si c'est la lecture, une tension de commande de grille égale à la tension d'alimentation normale Vcc du circuit intégré peut convenir. Si c'est l'écriture, une tension élevée (Vpp, par exemple 20 volts) est nécessaire. The control gates WL1 and WL2 of the selection transistors must receive a different voltage depending on whether one is in read mode or in write mode. A voltage will be applied to them which makes them conductive during the actual reading or during the actual writing. But if it is the reading, a gate control voltage equal to the normal supply voltage Vcc of the integrated circuit may be suitable. If it is writing, a high voltage (Vpp, for example 20 volts) is necessary.

Là encore, le circuit CLPE fournit les tensions de commande des grilles WL1 et WL2 dans les différentes phases de lecture et d'écriture. On ne rentrera pas dans les détails des opérations de lecture et d'écriture qui sont des opérations très classiques pour ce type de mémoire. En particulier, la lecture et l'écriture peuvent se faire à chaque fois en plusieurs phases, par exemple une phase de précharge et une phase de lecture proprement dite pour l'opération de lecture. Here again, the CLPE circuit supplies the control voltages of the grids WL1 and WL2 in the different read and write phases. We will not go into the details of the read and write operations which are very conventional operations for this type of memory. In particular, the reading and writing can be done each time in several phases, for example a precharging phase and a reading phase proper for the reading operation.

Le drain du transistor de sélection T1 est relié à une ligne BL1 connectée à l'entrée de l'amplificateur de lecture SA1 correspondant à la première cellule. De la même façon, le drain du transistor T2 est relié à une ligne BL2 connectée à l'entrée de l'amplificateur SA2 de la deuxième cellule. Des transistors d'isolation T6 et
T7 sont interposés pour isoler les lignes BL1 et BL2 des entrées des amplificateurs SA1 et SA2 pendant les opérations d'écriture : le transistor T6 est bloqué pendant l'opération de programmation de TGF1; le transistor T7 est bloqué pendant l'opération d'effacement de TGF2.The drain of the selection transistor T1 is connected to a line BL1 connected to the input of the sense amplifier SA1 corresponding to the first cell. Similarly, the drain of transistor T2 is connected to a line BL2 connected to the input of the amplifier SA2 of the second cell. Isolation transistors T6 and
T7 are interposed to isolate the lines BL1 and BL2 from the inputs of the amplifiers SA1 and SA2 during the writing operations: the transistor T6 is blocked during the programming operation of TGF1; transistor T7 is blocked during the erasing operation of TGF2.

La ligne BL1 correspondant à la première cellule est par ailleurs reliée par un transistor T4 à une ligne
HT sur laquelle on peut appliquer une tension élevée Vpp servant lors de la programmation de la première cellule.The line BL1 corresponding to the first cell is also connected by a transistor T4 to a line
HT to which a high voltage Vpp can be applied, which is used when programming the first cell.

Le transistor T4 est commandé par le signal PR issu du circuit de commande CLPE pour permettre la transmission de la tension Vpp à la ligne BL1 lors de la programmation. The transistor T4 is controlled by the signal PR from the control circuit CLPE to allow the transmission of the voltage Vpp to the line BL1 during programming.

Par symétrie, un transistor T5 peut connecter la ligne BL2 de la deuxième cellule à la tension Vpp. By symmetry, a transistor T5 can connect the line BL2 of the second cell to the voltage Vpp.

Toutefois, comme la deuxième cellule n'a pas en principe à être programmée, on ne prévoit pas de commande susceptible de rendre ce transistor T5 conducteur. Le transistor peut être complètement supprimé, la ligne BL1 ne pouvant alors pas être connectée à la haute tension
Vpp.However, as the second cell does not in principle have to be programmed, there is no provision for a command capable of making this transistor T5 conductive. The transistor can be completely removed, the BL1 line cannot then be connected to the high voltage
Vpp.

En mode de lecture, les tensions seront les suivantes
AG = Vss (O volt)
CG1 = VL (2 volts)
CG2 = VL (2 volts)
WL1 = Vcc (5 volts)
WL2 = Vcc (5 volts)
BL1 = en l'air
BL2 = en l'air
En mode de programmation, les tensions seront
AG = en l'air
CG1 = Vss (0 volt)
CG2 = Vss ou VL ou Vcc
WL1 = Vpp (20 volts)
WL2 = Vss ou Vcc
BL1 = Vpp (20 volts)
BL2 = en l'air
En mode d'effacement, elles seront
AG = Vss (0 volt)
CG1 = Vss ou VL ou Vcc
CG2 = Vpp (20 volts)
mi = Vss ou Vcc
WL2 = Vpp (20 volts)
BL1 = en l'air
BL2 = en l'air
De ce choix de tensions, il résulte que seule la première cellule est programmée en mode de programmation, alors que seule la deuxième cellule est effacée en mode d'effacement.In reading mode, the voltages will be as follows
AG = Vss (O volt)
CG1 = VL (2 volts)
CG2 = VL (2 volts)
WL1 = Vcc (5 volts)
WL2 = Vcc (5 volts)
BL1 = in the air
BL2 = in the air
In programming mode, the voltages will be
AG = in the air
CG1 = Vss (0 volt)
CG2 = Vss or VL or Vcc
WL1 = Vpp (20 volts)
WL2 = Vss or Vcc
BL1 = Vpp (20 volts)
BL2 = in the air
In erase mode, they will be
AG = Vss (0 volt)
CG1 = Vss or VL or Vcc
CG2 = Vpp (20 volts)
mi = Vss or Vcc
WL2 = Vpp (20 volts)
BL1 = in the air
BL2 = in the air
From this choice of voltages, it follows that only the first cell is programmed in programming mode, while only the second cell is erased in erase mode.

Par contre les deux cellules sont lues simultanément en mode de lecture, de sorte que
- avant transformation ("fusible" dans son état initial) les deux cellules fournissent un même signal l'une sur la ligne BL1 et l'autre sur la ligne
BL2, la porte OU-Exclusif 10 fournissant un zéro logique;
- et après transformation ("fusible" claqué) la première cellule seule est programmée et la deuxième cellule seule est effacée, les deux états complémentaires apparaissant sur les lignes BL1 et BL2 faisant passer à 1 l'état logique de sortie de la porte 10.However, the two cells are read simultaneously in reading mode, so that
- before transformation ("fuse" in its initial state) the two cells provide the same signal, one on line BL1 and the other on line
BL2, the OR-Exclusive gate 10 providing a logic zero;
- and after transformation ("fuse" blown) the first single cell is programmed and the second single cell is erased, the two complementary states appearing on lines BL1 and BL2 changing the logic output state of gate 10 to 1.

Le circuit CLPE fournit les différentes tensions de commande pour les grilles, sources et drains des transistors selon les indications données ci-dessus; il reçoit à cet effet les tensions Vss, VL, Vcc, Vpp. Si les cellules fonctionnent avec des phases de précharge, comme cela est classique pour des cellules EEPROM, le circuit CLPE fournit les tensions désirées en fonction de ces phases. Il reçoit alors un signal d'horloge adéquat. Le mode de lecture est déclenché par un premier état du signal logique d'entrée R/W; le mode d'écriture (claquage) est déclenché par l'autre état du signal R/W. The CLPE circuit provides the different control voltages for the gates, sources and drains of the transistors according to the indications given above; for this purpose it receives the voltages Vss, VL, Vcc, Vpp. If the cells operate with precharge phases, as is conventional for EEPROM cells, the CLPE circuit supplies the desired voltages as a function of these phases. It then receives an adequate clock signal. The read mode is triggered by a first state of the R / W input logic signal; the write mode (breakdown) is triggered by the other state of the R / W signal.

Sur le circuit intégré, les cellules seront réalisées de manière aussi identiques que possible et de préférence très proches l'une de l'autre pour éliminer au maximum la dispersion technologique sur les charges présentes sur les grilles flottantes en fin de fabrication. On peut prévoir que les charges stockées accumulées en cours de fabrication sont évacuées en fin de fabrication par une illumination aux ultraviolets. On the integrated circuit, the cells will be made as identical as possible and preferably very close to each other to eliminate as much as possible the technological dispersion on the charges present on the floating grids at the end of manufacture. Provision may be made for the stored charges accumulated during manufacture to be removed at the end of manufacture by ultraviolet illumination.

Les deux cellules sont de préférence ensuite masquées contre toute exposition aux ultraviolets. Pour cela, un masque d'aluminium est déposé à la surface du circuit, transformant ainsi les cellules EEPROM en cellules UUPROM; cela est tout particulièrement utile dans les applications où une sécurité contre les fraudes est désirée. The two cells are preferably then masked against any exposure to ultraviolet light. For this, an aluminum mask is deposited on the surface of the circuit, thus transforming the EEPROM cells into UUPROM cells; this is particularly useful in applications where security against fraud is desired.

Claims

1. Electronic lock or fuse for integrated circuit, characterized in that it comprises two electrically programmable and electrically erasable memory cells (TGF1, T1, SA1; TGF2, T2, SA2) whose outputs are combined in a door

OU-Exclusive (10), the fuse being controlled by programming one of the cells (TGF1) and erasing the other (TGF2).

2. Lock or electronic fuse according to claim 1, characterized in that the cells are as identical as possible and very close to each other in the integrated circuit.

3. Lock or electronic fuse according to claim 1 or 2, characterized in that the cells are masked against ultraviolet rays.

4. Electronic lock or fuse according to one of the preceding claims, characterized in that each memory cell comprises a floating gate transistor (TGF1, TGF2) in series with a selection transistor (T1, T2), and an amplifier reading (SA1,

SA2).

5. Lock or fuse according to one of claims 1 to 4, characterized in that one of the cells (TGF1) does not include erasure control means, and the other (TGF2) does not include means programming control.