FR2650454A1

FR2650454A1 - Procede de codage de nombres dans un systeme binaire pour stockage sur un support memoire

Info

Publication number: FR2650454A1
Application number: FR8909989A
Authority: FR
Inventors: Manac H Stephane; Patrick Durand
Original assignee: APPLIC GLES ELECTR
Current assignee: APPLIC GLES ELECTR
Priority date: 1989-07-25
Filing date: 1989-07-25
Publication date: 1991-02-01
Anticipated expiration: 2009-07-25
Also published as: FR2650454B1

Abstract

L'invention concerne un procédé de codage dans un système binaire de nombres écrits dans un système à base 2n pour stockage sur un support mémoire. Grâce à l'invention, la durée de vie des mémoires stockant ces nombres peut être notablement augmentée.

Description

On connait aujourd'hui de nombreux types de supports mémoires et parmi ceux les plus utilisés se trouvent les mémoires magnétiques et les mémoires à semiconducrellrs.

Comme mémoires à semiconducteurs, on connait les mémoires volatiles et les mémoires non volatiles.

Les mémoires vives à accès aléatoire RI, mémoires volatiles, présentent la caractéristique de perdre les informations lors d'une coupure de l'alimentation. Il nten est pas de même des mémoires non volatiles, les mémoires mortes à lecture senle, non programmables ROM, programmables PROM ou reprogrammables REPROM.

Le contenu, non modifiable', des mémoires ROM et PROM y est inscrit, ou écrit, respectivement par le fabricant et l'utilisateur.

Le contenu des mémoires REPROM est, certes, destiné à être lu mais il peut donc aussi être modifié au cours d'un certain nombre de cycles d'écriture.

Comme REPROM, il existe les EPROM, effaçables par exemple par un faisceau d'FV, et les EAROM, ou EEPROM, effaçables électriquement par application d'un champ électrique.

Les mémoires EEPROM sont souvent utilisées pour stocker des informations binaires de comptage, par exemple de comptage du temps de fonctionnement d'un équipement. La durée de vie de ces mémoires est limitée dans le temps.

Elle est également limitée à un nombre maximal de cycles dteffacement-écriture par bit dont la cadence peut être telle que ce sont eux qui limitent la durée de vie.

Ainsi, une mémoire de compteur, dont la durée de vie maximale serait de 100 ans mais qui ne peut supporter plus de 10 000 cycles d1effacement-écriture par bit, verrait sa durée de vie réduite à 10 000 minutes si le compteur était incrémenté toutes les minutes. Le problème de la durée de vie, en l'occurrence des mémoires de comptage, se pose du fait qu'à chaque changemen; d'état du compteur, état défini par une série de bits représentatifs de chiffres d'unités, de dizaines, de centaines,...

dans le système décimal, le bit de poids le plus faible subit une transition, O à I ou 1 à O. En d'autres termes, à chaque changement d'état du compteur, il s'effectue systématiquement un cycle d'effacement-écriture au moins sur le bit de poids le plus faible, ce qui est naturellement préjudiciable à la durée de vie de la mémoire. Ceci est dû à la représentation des nombres décimaux dans le système binaire classique.

La demanderesse a donc recherché un procéde de codage des nombres décimaux dans un système binaire minimisant les transitions sur les bits du système binaire au cours de l'évolution de ces nombres décimaux pour augmenter la durée de vie des mémoires qui, finalement, dépend du nombre de ces transitions.

Naturellement, bien que le problème, que la demanderesse a cherché à résoudre, se soit posé à propos de mémoires
EEPROM de comptage, elle n'entend pas limiter son invention à cette application particulière.

La présente invention concerne un procédé de codage notamment de nombres décimaux dans un système binaire pour stockage sur un support mémoire, caractérisé par le fait que le chiffre des unités des nombres décimaux est codé sur une série d'au moins cinq bits d'unité dont aucun ne subit deux transitions successives lors de deux incrémentations successives d'une unité dudit chiffre des unités.

De préférence, dans le procédé de l'invention, lors de l'incrémentation d'une unité du chiffre de-s unités un seul bit subit une transition.

De préférence encore, lors de la suite de dix incrémentations successives d'une unité du chiffre des unités, chaque bit subit au plus deux transitions.

Dans le système décimal, qui est un système à base 10, le chiffre des unités d'un nombre est donc codé sur au moins cinq bits d'unité.

La demanderesse entend généraliser son invention au codage du chiffre des unités d'nn nombre écrit dans un système à base 2n et revendiquer ainsi un procédé de codage dans un système binaire de nombres écrit,, dans un système à base 2n pour stockage sur un support mémoire, avec les caractéristiques suivantes, considérées isolément ou en combinaison - on code le chiffre des unités des nombres sur une série
d'au moins n bits d'unité dont aucun ne subit deux
transitions successives lors de deux incrémentations
successives d'une unité dudit chiffre des unités, - lors de l'incrémentation d'une unité du chiffre des
unités, un seul bit subit une transition, - lors de la suite de 2n incrémentations successives d'une
unité du chiffre des unités, chaque bit subit au plus
deux transitions.

Gracie au procéde de l'invention, les bits d'unité, considérés dans leur ensemble, subissent des transitions équilibrées, ce qui est tout-à-fait favorable à la longévité des supports mémoires.

Conformément à une mise en oeuvre particulière du procédé de codage de l'invention, les 2n valeurs successives, incrémentées d'une unité l'une par rapport à la précé denses du chiffre des unités d'un nombre du système à base 2n, s'écrivent

<tb> ! <SEP> n <SEP> ' <SEP> n-l <SEP> | <SEP> n-2 <SEP> i <SEP> - <SEP> - <SEP> 2 <SEP> 1
<tb> <SEP> I <SEP> 0
<tb> <SEP> o <SEP> o <SEP> o <SEP> 'o <SEP> o
<tb> <SEP> I
<tb> <SEP> i
<SEP> i <SEP> ' <SEP> l <SEP> I <SEP> i <SEP> I
<tb> <SEP> I <SEP> I,
<tb> <SEP> 1.1 <SEP> I
<tb> n-l <SEP> | <SEP> 1 <SEP> 1 <SEP> 1 <SEP> -- <SEP> 1 <SEP> O
<tb> <SEP> n <SEP> -l <SEP> 1 <SEP> 1 <SEP> -- <SEP> 1 <SEP> 1
<tb> nsl <SEP> O <SEP> 1 <SEP> 1 <SEP> -- <SEP> 1 <SEP> 1
<tb> <SEP> ;<SEP> 1 <SEP> I <SEP> I <SEP> I
<tb> 2n-2 <SEP> 1 <SEP> 0 <SEP> O <SEP> O <SEP> ~~ <SEP> 1 <SEP> 10 <SEP> I <SEP> i
<tb> <SEP> t <SEP> O <SEP> O <SEP> O <SEP> -'- <SEP> 1 <SEP> 1
<tb> 2n-1 <SEP> | <SEP> O <SEP> O <SEP> O <SEP> -- <SEP> O <SEP> 1
<tb>
P représentant le rang des bits d'unité et R représentant le rang des valeurs du chiffre d'unité.

Pour n = 5, les dix valeurs successives s'écrivent

<tb> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0
<tb> 1 <SEP> 1 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0
<tb> 2 <SEP> 1 <SEP> 1 <SEP> 0 <SEP> 0 <SEP> 0
<tb> 3 <SEP> 1 <SEP> 1 <SEP> 1 <SEP> 0 <SEP> 0
<tb> 4 <SEP> 1 <SEP> 1 <SEP> 1 <SEP> 1 <SEP> 0
<tb> 5 <SEP> 1 <SEP> 1 <SEP> 1 <SEP> 1 <SEP> 1
<tb> 6 <SEP> 0 <SEP> 1 <SEP> 1 <SEP> 1 <SEP> 1
<tb> 7 <SEP> 0 <SEP> 0 <SEP> 1 <SEP> 1 <SEP> 1
<tb> 8 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 1 <SEP> 1
<tb> 9 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 1
<tb>
Le procédé de l'invention 5?applique bien au codage de données de comptage de temps, par exemple des nombres de minutes évoluant de O à 59.

Dans ce cas, codant le chiffre des unités sur cinq bits, au lieu de quatre bits dans le système binaire classique, et 5, dans le système binaire classique, pouvant ne s'écrire qe sur trois bits, on maintient le codage dn chiffre des dizaines sur les bits du système binaire classique, en l'occurrence les trois bits de rang les plus faibles.

Il est remarquable qutayant, avec le procédé de l'invention, lisse le nombre des transitions sur ltensemble des bits d'unité, on peut multiplier la durée de vie d'un compteur, si l'invention s'applique au stockage de données de comptage, par un facteur égal au rapport entre la base d système des nombres mémorisés et le nombre de transitions que subit chacun des bits d'unité du système de codage.

Claims

Revendications

1. Procédé de codage dans un système binaire de nombres écrits dans un système à base 2n pour stockage sur un support mémoire, caractérisé par le fait qu'on code le chiffre des unités des nombres sur une série d'an moins n bits d'unité dont aucun ne snoit deu transitions successives lors de den incrémentations successives d'une unité dudit chiffre des unités.

2. Procédé de codage selon la revendication 1, dans lequel, lors de l'incrementation d'une unité du chiffre des unités, un seul bit subit une transition.

3. Procédé de codage selon 'une des revendications 1 et 2, dans lequel, lors de la suite de 2n incrémentations successives d'une unité du chiffre des unités, chaque bit subit au plus deux transitions.

4. Procédé de codage selon l'une des revendications 1 à 3, dans lequel les 2n valeurs successives, incrémentées d'une unité l'une par rapport à la précédente, du chiffre des unités d'un nombre du système à base 2n, s'écrivent

P représentant le rang des bits d'unité et R représentant le rang des valeurs du chiffre d'unité.

<tb>

<tb> ~ <SEP> 2n-1 <SEP> O <SEP> .0 <SEP> O <SEP> -- <SEP> O <SEP> 1

<tb> 211-2 <SEP> O <SEP> O <SEP> 0 <SEP> -- <SEP> 1 <SEP> 1

<tb> <SEP> E <SEP> e <SEP> r <SEP> f

<tb> e <SEP> t <SEP> t <SEP> f <SEP> e

<tb> <SEP> n+l <SEP> O <SEP> 1 <SEP> 1 <SEP> 11 <SEP> 1 <SEP> 1

<tb> <SEP> n <SEP> 1 <SEP> 1 <SEP> 1 <SEP> i <SEP> 1 <SEP> 1

<tb> n-l <SEP> 1 <SEP> 1 <SEP> 1 <SEP> -- <SEP> 1 <SEP> O

<tb> <SEP> e <SEP> e.<SEP> e <SEP> f

<tb> <SEP> f <SEP> f <SEP> 1

<tb> <SEP> 3 <SEP> 1 <SEP> 1 <SEP> 1 <SEP> -- <SEP> O <SEP> O

<tb> <SEP> 2 <SEP> 1 <SEP> 1 <SEP> O <SEP> ~~ <SEP> O <SEP> O

<tb> <SEP> 2 <SEP> 1 <SEP> I <SEP> '0 <SEP> 0 <SEP> 0'

<tb> <SEP> 1 <SEP> 1 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0

<tb> <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> [ <SEP> 0 <SEP> 0

<tb> <SEP> n <SEP> n-l <SEP> n-2li. <SEP> 1

5. Procédé de codage selon l'une des revendications 1 à X, dans lequel les npmbres à coder sont des nombres deci- mau et on code leur chiffre des dizaines sur les bits du système binaire classique.

6. Procédé de codage selon l'une des revendications 1 à g, dans lequel les nombres à coder sont des données de comptage.

Procédé de codage selon l'une des revendications 1 à 6, dans lequel on code les nombres dans une mémoire à semiconducteurs non volatile,