FR2637737A1 - III-V material power transistor on a silicon substrate, and its method of manufacture - Google Patents
III-V material power transistor on a silicon substrate, and its method of manufacture Download PDFInfo
- Publication number
- FR2637737A1 FR2637737A1 FR8813155A FR8813155A FR2637737A1 FR 2637737 A1 FR2637737 A1 FR 2637737A1 FR 8813155 A FR8813155 A FR 8813155A FR 8813155 A FR8813155 A FR 8813155A FR 2637737 A1 FR2637737 A1 FR 2637737A1
- Authority
- FR
- France
- Prior art keywords
- transistor
- iii
- substrate
- silicon substrate
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 229910052710 silicon Inorganic materials 0.000 title claims description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 33
- 239000010703 silicon Substances 0.000 title claims description 33
- 239000000463 material Substances 0.000 title claims description 24
- 238000000034 method Methods 0.000 title claims description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 19
- 239000010931 gold Substances 0.000 claims abstract description 17
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052737 gold Inorganic materials 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 4
- 238000001465 metallisation Methods 0.000 claims description 23
- 239000002470 thermal conductor Substances 0.000 claims description 10
- 238000001704 evaporation Methods 0.000 claims description 4
- 230000008020 evaporation Effects 0.000 claims description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 2
- 229910052801 chlorine Inorganic materials 0.000 claims description 2
- 239000000460 chlorine Substances 0.000 claims description 2
- RZVXOCDCIIFGGH-UHFFFAOYSA-N chromium gold Chemical compound [Cr].[Au] RZVXOCDCIIFGGH-UHFFFAOYSA-N 0.000 claims 1
- 150000001875 compounds Chemical class 0.000 claims 1
- 230000008030 elimination Effects 0.000 claims 1
- 238000003379 elimination reaction Methods 0.000 claims 1
- 239000011810 insulating material Substances 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 40
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 35
- 238000005516 engineering process Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 229910018885 Pt—Au Inorganic materials 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/746—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts for AIII-BV integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3736—Metallic materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
- H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
Description
TRANSISTOR DE PUISSANCE EN MATERIAUX III-V
SUR SUBSTRAT SILICIUM, ET SON
PROCEDE DE FABRICATION
La présente invention concerne un dispositif semiconducteur de puissance, de type transistor, réalisé en matériaux de la famille III-V tel que GaAs, sur un substrat en silicium. L'arséniure de gallium, et les alliages apparentés de la meme famille, étant mauvais conducteur thermique, l'une des deux régions d'acces du transistor, c'est à dire la source ou le drain, est munie d'un puits thermique métallique, traversant la ou les couches de GaAs, qui conduit la chaleur dégagée en fonctionnement vers le substrat de silicium, meilleur conducteur thermique, qui dissipe cette chaleur. Le substrat, s'il est dopé, peut également servir d'électrode d'accès au transistor.POWER TRANSISTOR IN III-V MATERIALS
ON SILICON SUBSTRATE, AND ITS
MANUFACTURING PROCESS
The present invention relates to a power semiconductor device, of transistor type, made of materials of the III-V family such as GaAs, on a silicon substrate. Gallium arsenide, and related alloys of the same family, being a poor thermal conductor, one of the two access regions of the transistor, ie the source or the drain, is provided with a heat sink metallic, passing through the GaAs layer (s), which conducts the heat released during operation towards the silicon substrate, the best thermal conductor, which dissipates this heat. The substrate, if doped, can also serve as an electrode for accessing the transistor.
L'invention concerne également un procédé de fabrication de ce transistor.The invention also relates to a method of manufacturing this transistor.
Les performances électriques des transistors en GaAs ou matériaux III-V sont bien connues, mais il est connu également que l'arséniure de gallium est cher, fragile et est un mauvais conducteur thermique. Par contre, le silicium est relativement économique, moins fragile, bon conducteur thermique, mais les transistors en silicium ont des performances électriques limitées en fréquence. The electrical performances of GaAs or III-V materials transistors are well known, but it is also known that gallium arsenide is expensive, fragile and is a poor thermal conductor. On the other hand, silicon is relatively economical, less fragile, a good thermal conductor, but silicon transistors have electrical performance limited in frequency.
Cette opposition entre les caractéristiques de GaAs et
Si a amené, depuis peu de temps, à réaliser des transistors dans une couche de GaAs épitaxiée sur un substrat de Si : le transistor 8 les performances de GaAs, il est moins côuteux en matériau semiconducteur, et la plaquette de Si, en fabrication collective, est moins fragile, donc les rendements sont meilleurs.This opposition between the characteristics of GaAs and
If has led, for a short time, to make transistors in a layer of GaAs epitaxial on a substrate of Si: the transistor 8 the performances of GaAs, it is less expensive in semiconductor material, and the wafer of Si, in collective manufacturing , is less fragile, so the yields are better.
Cette solution est intéressante pour les transistors faible bruit, de petites dimensions, qui dissipent peu de chaleur au niveau du canal. Elle est difficilement applicable aux transitors de puissance qui dissipent plus de chaleur : pour un transistor délivrant 1 watt aux fréquences millimétriques, la région du canal dissipe 3 watts. Or, le canal en GaAs repose toujours sur une couche de GaAs semi-isolant électrique, pour empêcher le courant de fuir vers le substrat en Si qui est toujours conducteur électrique : il est au mieux très résistif, car on ne sait pas faire de Si isolant électrique. Cette couche de GaAs isolant électrique constitue donc aussi une barrière thermique, qui s'oppose à l'évacuation de la chaleur par le substrat Si. This solution is advantageous for low noise transistors, of small dimensions, which dissipate little heat at the level of the channel. It is difficult to apply to power transistors that dissipate more heat: for a transistor delivering 1 watt at millimeter frequencies, the region of the channel dissipates 3 watts. However, the GaAs channel always rests on a layer of semi-insulating electric GaAs, to prevent the current from leaking towards the Si substrate which is always electrically conductive: it is at best very resistive, because we do not know how to make Si electrical insulator. This layer of electrically insulating GaAs therefore also constitutes a thermal barrier, which opposes the evacuation of heat by the substrate Si.
Selon l'art connu, pour un transistor sur GaAs, la chaleur est pompée par la face arrière, au moyen de trous qui traversent toute l'épaisseur du corps du transistor, et sont bouchés par un métal. Mais la réalisation de ces trous est obtenue au prix d'un procédé compliqué de collage de la plaquette par sa face avant, ou face supérieure, sur un support, suivi d'un rodage du substrat GaAs qui est pratiquement remplacé par un radiateur métallique, .en or le plus souvent. According to known art, for a transistor on GaAs, the heat is pumped from the rear face, by means of holes which pass through the entire thickness of the body of the transistor, and are blocked by a metal. However, these holes are obtained at the cost of a complicated process for bonding the wafer by its front face, or upper face, on a support, followed by running in of the GaAs substrate which is practically replaced by a metallic radiator, . in gold more often.
Avec une telle technologie, dite "face arrière", complexe dans sa réalisation, les rendements obtenus sont souvent inférieurs à 50 %, ce qui fait perdre le bénéfice de l'économie sur les matériaux semiconducteurs. With such a technology, called "rear face", which is complex in its implementation, the yields obtained are often less than 50%, which makes it lose the benefit of the economy on semiconductor materials.
Selon l'invention, un transistor de puissance réalisé dans du GaAs épitaxie sur un substrat de Si a une dissipation thermique par le substrat améliorée par la présence, dans l'une des régions de source ou de drain, d'au moins un noyau métallique qui, traversant la ou les couches actives du transistor en GaAs ainsi que la couche de GaAs semi-isolant épitaxiée sur le substrat en Si, sert de puits thermique pour la chaleur dégagée dans le canal, ce noyau métallique étant en contact avec le substrat en Si, à l'interface substrat Si/couche
GaAs épitaxiée. Ce noyau métallique traverse toutes les couches de GaAs mauvais conducteur thermique, mais ne traverse pas le substrat en Si bon conducteur thermique. According to the invention, a power transistor produced in GaAs epitaxy on a Si substrate has heat dissipation by the substrate improved by the presence, in one of the source or drain regions, of at least one metal core which, passing through the active layer or layers of the GaAs transistor as well as the semi-insulating GaAs layer epitaxied on the Si substrate, serves as a heat sink for the heat released in the channel, this metal core being in contact with the substrate in If at the Si / layer substrate interface
Epitaxial GaAs. This metallic core crosses all the layers of GaAs that are a poor thermal conductor, but does not pass through the substrate of Si that is a good thermal conductor.
Puisque le substrat en Si n'est pas isolant électrique, on peut choisir un type de silicium très dopé, de type N+ de préférence en association avec GaAs, et utiliser sa bonne conductibilité électrique pour en faire une électrode d'accès au transistor. Since the Si substrate is not electrically insulating, it is possible to choose a type of highly doped silicon, of the N + type preferably in association with GaAs, and use its good electrical conductivity to make it an electrode for accessing the transistor.
De façon plus précise, l'invention concerne un transistor de puissance en matériaux de la famille III-V sur silicium, comportant, supportées par le substrat en silicium,au moins une couche de matériau III-V semi-isolant et une pluralité de couches de matériau 111-V dopées dans lesquelles est défini un canal conducteur muni d'une métallisation de grille ledit canal étant situé entre deux régions d'accès dites de source et de drain, munies chacune d'une métallisation, ce transistor étant caractérisé en ce qu'iI comporte, dans l'une des deux régions d'accès au canal, au moins un noyau métallique qui, traversant les couches de matériau III-V, établit à l'interface matériaux 111-V/Si un contact thermique et électrique avec le substrat en silicium, et évacue vers le substrat bon conducteur thermique la chaleur dégagée dans le canal du transistor. More specifically, the invention relates to a power transistor made of materials of the III-V family on silicon, comprising, supported by the silicon substrate, at least one layer of semi-insulating III-V material and a plurality of layers of doped 111-V material in which is defined a conductive channel provided with a gate metallization said channel being located between two access regions called source and drain, each provided with a metallization, this transistor being characterized in that it comprises, in one of the two access regions to the channel, at least one metal core which, crossing the layers of III-V material, establishes at the 111-V / Si materials interface a thermal and electrical contact with the silicon substrate, and dissipates the heat released in the transistor channel towards the good thermal conductor substrate.
L'invention sera mieux comprise, et ses avantages ressortiront de la description plus détaillée qui suit, laquelle s appuie sur les figures jointes en annexe, qui représentent - fig. 1 : vue en coupe d'un transistor de puissance selon l'invention, - fig, 2 vue en coupe de la plaquette de matériaux semiconducteurs, à -l'étape précédent le perçage d'un puits thermique, au cours de la fabrication d'un transistor de puissance selon l'invention, - fig 3 vue en coupe, partielle et agrandie, du puits thermique avant bouchage par de l'or, au cours de la fabrication d'un transistor de puissance selon l'invention,
Bien que l'invention concerne, d'une façon générale, tous les transistors fabriqués avec des matériaux rapides de la famille III-V, tels que GaAs, GaAlAs, In P. Gain?.., etc, sur un substrat de silicium, elle sera exposée en s'appuyant sur l'exemple non limitatif de GaAs. De même, la structure mésa de la figure 1 ne limite pas la portée de l'invention qui s'applique également aux transitors planas et aux circuits intégrés.The invention will be better understood, and its advantages will emerge from the more detailed description which follows, which is based on the attached figures, which represent - FIG. 1: sectional view of a power transistor according to the invention, - fig, 2 sectional view of the wafer of semiconductor materials, in the step preceding the drilling of a heat sink, during the manufacture of a power transistor according to the invention, FIG. 3, a partial and enlarged sectional view of the heat sink before plugging with gold, during the manufacture of a power transistor according to the invention,
Although the invention relates, in general, to all the transistors manufactured with fast materials from the III-V family, such as GaAs, GaAlAs, In P. Gain? .., etc., on a silicon substrate, it will be exposed based on the nonlimiting example of GaAs. Likewise, the mesa structure of FIG. 1 does not limit the scope of the invention which also applies to flat transistors and integrated circuits.
La conception même du transistor, comme sa forme et le nombre et la nature des couches qui le constituent, n'entre pas dans le domaine de l'invention le transistor est schématisé par deux couches actives implantées dans une couche de GaAs semi-isolant, et par ses trois métallisations de source, grille et drain. The very design of the transistor, like its shape and the number and nature of the layers which constitute it, does not come within the field of the invention the transistor is shown diagrammatically by two active layers implanted in a layer of semi-insulating GaAs, and by its three source, gate and drain metallizations.
Enfin, sont réputés connus et résolus les problèmes d'épitaxie de GaAs sur Si : les couches tampon qui permettent d'adapter le paramètre de mailles cristallines de GaAs au paramètre de mailles de Si ne sont pas représentées, afin de simplifier les figures. Finally, the problems of epitaxy of GaAs on Si are known to be known and resolved: the buffer layers which make it possible to adapt the parameter of GaAs crystal cells to the parameter of Si cells are not shown, in order to simplify the figures.
La figure I représente un transistor de puissance en
GaAs sur Si selon l'invention. Il comporte un substrat 1 en silicium qui, selon l'invention, est avantageusement dopé de type N -plutât que P + - ce qui le rend bon conducteur électrique. Ce substrat a environ 50 pm d'épaisseur, ce qui est suffisant pour manipuler une plaquette de silicium.Figure I represents a power transistor in
GaAs on Si according to the invention. It comprises a silicon substrate 1 which, according to the invention, is advantageously doped with the N type - rather than P + - which makes it a good electrical conductor. This substrate is approximately 50 μm thick, which is sufficient for handling a silicon wafer.
Ce substrat 1 supporte sur une face principale une couche 2 de GaAs semi-isolant, qui a été épitaxiée selon les régies de l'art. Elle a une épaisseur de l'ordre de 3,5 pm. Est semi-isolant un GaAs qui n'est pas intentionnellement dopé, c'est à dire que le taux d'impuretés est au niveau 1015 - 1016 -3 at. cm
Dans cette couche 2 de GaAs sont épitaxiées ou implantées une ou plusieurs couches qui constituent la couche active du transistor. Par exemple la couche 3, dopée de type N et la couche 4 dopée de type N . Elles ont une épaisseur voisine de 3000 AO pour la couche 3 et 1500 AO pour la couche 4.This substrate 1 supports on a main face a layer 2 of semi-insulating GaAs, which has been epitaxied according to the rules of the art. It has a thickness of the order of 3.5 μm. A GaAs that is not intentionally doped is semi-insulating, that is to say that the level of impurities is at the level 1015 - 1016 -3 at. cm
In this layer 2 of GaAs are epitaxied or implanted one or more layers which constitute the active layer of the transistor. For example, layer 3, N-type doped and layer 4, N-type doped. They have a thickness close to 3000 AO for layer 3 and 1500 AO for layer 4.
La région centrale, qui peut être creusée, supporte une métallisation de grille 5, en titane-aluminium par exemple. The central region, which can be hollowed out, supports a grid metallization 5, made of titanium-aluminum for example.
Elle est recouverte par une couche de nitrure de silicium 7, qui s'appuie sur deux marches de silice 6 : ce sont des restes du procédé de fabrication du transistor.It is covered by a layer of silicon nitride 7, which rests on two steps of silica 6: these are remnants of the manufacturing process of the transistor.
De part et d'autre de la grille 5 et de la région du canal, deux métallisations 8 et 9 prennent les contacts électriques sur les régions de source et drain. Le transistor représenté est de type mésa, mais il pourrait également être de type planar, et les métallisations 8 et 9 prendraient contact sur deux caissons implantés. Ces métallisations 8 et 9, fines, en Au-Ge-Ni-Au, sont épaissies par recharge (évaporée) en
Ti-Pt-Au, en 10 et 11.On either side of the gate 5 and of the region of the channel, two metallizations 8 and 9 take the electrical contacts on the source and drain regions. The transistor shown is of the mesa type, but it could also be of the planar type, and the metallizations 8 and 9 would contact two implanted wells. These metallizations 8 and 9, fine, in Au-Ge-Ni-Au, are thickened by recharging (evaporated) in
Ti-Pt-Au, in 10 and 11.
L'originalité de ce transistor consiste en ce que, dans une région d'accès telle que la source, proche du canal sous la grille, l'ensemble des couches 2,3,4 de GaAs est percé par un puits 12, gravé dans les matériaux semiconducteurs III-V jusqu'à atteindre le substrat Si. Ce puits 12 est bouché par un métal bon conducteur thermique, généralement de l'or, qui forme un noyau métallique 13, lequel prend un contact ohmique sur le -substrat Si 1 au moyen d une couche Cr-Au 14. The originality of this transistor consists in that, in an access region such as the source, close to the channel under the gate, the set of layers 2,3,4 of GaAs is pierced by a well 12, etched in III-V semiconductor materials until reaching the substrate Si. This well 12 is blocked by a metal which is a good thermal conductor, generally gold, which forms a metal core 13, which takes an ohmic contact on the substrate Si 1 using a Cr-Au 14 layer.
Le noyau métallique 13 est de dimensions aussi grandes que le permet la géométrie du transistor, de façon à présenter la plus faible impédance thermique possible. Dans le cas d'un transistor de puissance ayant une grille large, ou constitué par plusieurs transistors - en parallèle, le noyau métallique peut être rectangulaire, et courir parallèlement à la grille, ou il peut y avoir une série de noyaux, le long de la grille. The metal core 13 is of dimensions as large as the geometry of the transistor allows, so as to have the lowest possible thermal impedance. In the case of a power transistor having a wide gate, or constituted by several transistors - in parallel, the metal core can be rectangular, and run parallel to the gate, or there can be a series of cores, along Grid.
Le puits 12 est bouché par recharge électrolytique d'or, jusqu a ce que la surface supérieure 15 de l'or 13 soit dans le plan de la métallisation 8 de source, avant recharge métallique en Ti-Pt-Au 10. The well 12 is plugged by electrolytic recharge of gold, until the upper surface 15 of the gold 13 is in the plane of the source metallization 8, before metallic recharge of Ti-Pt-Au 10.
Le noyau métallique 13 sert de puits thermique aux calories dégagées par le canal, dans les couches conductrices 3 et 4, et, traversant la couche 2 de GaAs isolant électrique et thermique, guide ces calories vers le substrat 1 en silicium bon conducteur thermique. The metal core 13 serves as a heat sink for the calories released by the channel, in the conductive layers 3 and 4, and, passing through the layer 2 of electric and thermal insulating GaAs, guides these calories to the substrate 1 made of good thermal conductive silicon.
L'un des problèmes des transistors de puissance est celui des interconnexions extérieures dans le plan supérieur de la pastille. En particulier dans le cas d'un transistor interdigité, pour sortir 3 métallisations dans un plan à 2 dimensions, l'une au moins des métallisations, généralement la source, est prise soit au moyen de pont à air, soit au moyen d'un trou métallisé qui, traversant toute la pastille, assure un contact en face arrière. Mais la technologie du trou métallisé, dite "via hole", est une technologie en face arrière, dont il a été dit qu'elle a un mauvais rendement de fabrication. One of the problems of power transistors is that of external interconnections in the upper plane of the patch. In particular in the case of an interdigitated transistor, to output 3 metallizations in a 2-dimensional plane, at least one of the metallizations, generally the source, is taken either by means of air bridge, or by means of a metallized hole which, passing through the whole patch, ensures contact on the rear face. However, the metallized hole technology, known as "via hole", is a technology on the rear face, which has been said to have poor manufacturing efficiency.
C'est un avantage de l'invention que d'utiliser un substrat 1 en silicium dopé -de préférence de type N avec les matériaux rapides- donc bon conducteur électrique : non seulement le substrat sert d'électrode pour la recharge en or électrolytique 13 du puits 12, mais encore le noyau d'or 13, le contact ohmique 14 en Cr-Au et le substrat 1 en silicium N peuvent être utilisés comme connexion électrique d'accès à la source. Les connexions de grille et drain sont pris#es sur une première face de la plaquette- côté GaAs - et la connexion de source est prise sur une seconde face de la plaquette -côté Sisans recourir à une technologie face arrière, ni aux ponts d'air. Dans ce cas, le substrat silicium supporte une métallisation 16 de reprise de contact. It is an advantage of the invention to use a substrate 1 of doped silicon - preferably of type N with fast materials - therefore a good electrical conductor: not only does the substrate serve as an electrode for recharging electrolytic gold 13 from the well 12, but also the gold core 13, the ohmic contact 14 in Cr-Au and the substrate 1 in silicon N can be used as an electrical connection for accessing the source. The grid and drain connections are taken on a first side of the board - GaAs side - and the source connection is taken on a second side of the board - Sisans side use a back side technology, or bridges air. In this case, the silicon substrate supports a metallization 16 of contact recovery.
Le procédé de fabrication de ce transistor est assez simple. Il est illustré par les figures 2 et 3, qui n'en donnent que les étapes essentielles. The manufacturing process for this transistor is quite simple. It is illustrated by Figures 2 and 3, which give only the essential steps.
Les étapes initiales appartiennent toutes à l'art connu, c'est pourquoi elles ne sont ni détaillées, ni représentées. Elles consistent à réaliser un transistor classique en GaAs sur un substrat en silicium dopé. La suite d'opérations d'epitaxie, implantations, masquage, gravure ... The initial stages all belong to the known art, which is why they are neither detailed nor shown. They consist in producing a conventional GaAs transistor on a doped silicon substrate. The following epitaxy operations, implantations, masking, engraving ...
etc, aboutit à une structure telle que celle représentée en figure 2, qui ne reproduit que la partie proche du canal dans un transistor. Cette structure ne diffère d'une structure classique que par l'existence d'une ouverture 17 dans une
métallisation d'accès 8 au transistor : c'est préférentiellement
la métallisation de source, plus chaude. Elle diffère également
en ce que le substrat est en silicium conducteur, tandis que
dans l'art connu il est plus fréquemment très résistif. etc, results in a structure such as that shown in FIG. 2, which reproduces only the part close to the channel in a transistor. This structure differs from a conventional structure only by the existence of an opening 17 in a
access metallization 8 to the transistor: this is preferably
hotter source metallization. It also differs
in that the substrate is made of conductive silicon, while
in the known art it is more frequently very resistive.
Le transistor, dans cet état, peut fonctionner, mais
il chauffe.The transistor, in this state, can work, but
it heats up.
Selon l'invention, l'ouverture 17 dans la
métallisation 8 de source est utilisée pour graver un puits 12
dans les couches de GaAs. Le puits 12 est symbolisé par un
pointillé en-figure 2, et agrandi en figure 3,
La plaquette est recouverte, du côté transistor GaAs,
par une couche épaisse 18 de photorésist, qui est ensuite
masquée et développée de façon à -y créèr une ouverture 19,
concentrique à l'ouverture 17 dans la métallisation 8.According to the invention, the opening 17 in the
source metallization 8 is used to etch a well 12
in GaAs layers. Well 12 is symbolized by a
dotted in Figure 2, and enlarged in Figure 3,
The wafer is covered, on the GaAs transistor side,
by a thick layer 18 of photoresist, which is then
masked and developed so as to create an opening 19 therein,
concentric with the opening 17 in the metallization 8.
L'ouverture 19 peut être plus petite en raison de la future
sous-gravure. Les couches de GaAs sont alors gravées, soit par
une gravure chimique sélective au moyen d'une solution connue
de PO4 H3 + H2 02, soit par plasma de chlore dans un fréon.Aperture 19 may be smaller due to future
sub-engraving. The GaAs layers are then etched, either by
selective chemical etching using a known solution
PO4 H3 + H2 02, either by chlorine plasma in a freon.
Cette gravure s'arrête sur le silicium du substrat 1, et le
puits 12 a des flancs inclinés à 450 par rapport au substrat
ils rejoignent la métallisation 8. A titre d'exemple non
limitatif, le puits 12 a une profondeur de 3 à 5 Fun, et
l'ouverture 19 a un diamètre -ou une largeur- de 10 Wn. This etching stops on the silicon of the substrate 1, and the
well 12 has sides inclined at 450 relative to the substrate
they join metallization 8. By way of example not
limitative, well 12 has a depth of 3 to 5 Fun, and
the opening 19 has a diameter - or a width - of 10 Wn.
A travers l'ouverture 19, un contact ohmique 14 est
déposé sur le silicium d#u substrat par évaporation, par la face
avant, de chrome et d'or, selon une méthode directionnelle.Through the opening 19, an ohmic contact 14 is
deposited on the silicon of the substrate by evaporation, by the face
front, chrome and gold, using a directional method.
La dissolution de la couche épaisse de résine 18, par
une opération dite de "lift-off", dégage la surface de la
plaquette, et en particulier l'ouverture du puits 12, et par la même opéraiton supprime la couche 20 de Cr-Au qui s'est
déposée sur la résine 18 au cours de l'évaporation.The dissolution of the thick layer of resin 18, by
a so-called "lift-off" operation, clears the surface of the
plate, and in particular the opening of well 12, and by the same operation removes the layer 20 of Cr-Au which has
deposited on the resin 18 during evaporation.
Le contact ohmique 14 sert alors, en combinaison avec
le substrat 1 qui est conducteur, a effectuer une recharge en or
électrolytique dans le puits 12. Cette recharge est arrêtée
lorsque le noyau métallique 13 ainsi créé est coplanaire, en 15, avec la métallisation 8.The ohmic contact 14 then serves, in combination with
the substrate 1 which is conductive, to perform a gold recharge
electrolytic in well 12. This recharging is stopped
when the metal core 13 thus created is coplanar, at 15, with the metallization 8.
Une recharge en Ti-Pt-Au par évaporation des métallisations 8 et 9 de source et de drain complète le transistor selon l'invention, tel que représenté en figure 1. A Ti-Pt-Au recharge by evaporation of the source and drain metallizations 8 and 9 completes the transistor according to the invention, as shown in FIG. 1.
C'est un avantage, qui vlent compléter l'invention, que de rôder le substrat silicium pour en diminuer l'épaisseur. It is an advantage, which vlent complete the invention, to prowl the silicon substrate to reduce the thickness.
La plaquette de silicium dopé 1 avait, au début des opérations, une épaisseur comprise entre 200 et 400 clam, qui permet une manipulation sans risque de casse, donc avec un bon rendement.The doped silicon wafer 1 had, at the start of operations, a thickness of between 200 and 400 clam, which allows handling without risk of breakage, therefore with good yield.
Par amincissement à 50 pin, on diminue l'impédance thermique du substrat 1, et on favorise le transfert de chaleur vers une embase métallique. En outre, une rondelle de silicium de 50 pin d'épaisseur est manipulable, au moins jusqu a sa découpe en puces de transistors de puissance. Sa face arrière est métallisée en 16, soit pour la brasure, soit comme électrode d'accès à la source. By thinning to 50 pins, the thermal impedance of the substrate 1 is reduced, and the transfer of heat to a metal base is favored. In addition, a 50-pin thick silicon washer can be handled, at least until it is cut into power transistor chips. Its rear face is metallized at 16, either for soldering or as an electrode for accessing the source.
Bien entendu, un transistor selon l'invention peut recevoir un puits thermique 13 sous le drain au lieu de le recevoir sous la source. Of course, a transistor according to the invention can receive a heat sink 13 under the drain instead of receiving it under the source.
Dans tous les cas, la dissipation thermique est optimisée par rapport aux transistors classiques en GaAs sur silicium, et ce procédé élimine la technologie dite face arrière, toutes les opérations étant faites par la face avant, avec de meilleurs rendements. In all cases, the heat dissipation is optimized compared to conventional GaAs transistors on silicon, and this process eliminates the so-called rear face technology, all the operations being done by the front face, with better yields.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8813155A FR2637737A1 (en) | 1988-10-07 | 1988-10-07 | III-V material power transistor on a silicon substrate, and its method of manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8813155A FR2637737A1 (en) | 1988-10-07 | 1988-10-07 | III-V material power transistor on a silicon substrate, and its method of manufacture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2637737A1 true FR2637737A1 (en) | 1990-04-13 |
Family
ID=9370775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8813155A Pending FR2637737A1 (en) | 1988-10-07 | 1988-10-07 | III-V material power transistor on a silicon substrate, and its method of manufacture |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2637737A1 (en) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3435306A (en) * | 1966-11-23 | 1969-03-25 | Texas Instruments Inc | Structure and fabrication of microwave oscillators |
| FR2362492A1 (en) * | 1976-08-19 | 1978-03-17 | Thomson Csf | FIELD EFFECT TRANSISTOR WITH PROHIBITED STRUCTURE AND METHODS FOR MANUFACTURING THE SAID TRANSISTOR |
| US4374392A (en) * | 1980-11-25 | 1983-02-15 | Rca Corporation | Monolithic integrated circuit interconnection and fabrication method |
| JPS60113954A (en) * | 1983-11-26 | 1985-06-20 | Sanyo Electric Co Ltd | Adhesion of semiconductor substrate and heat sink |
| JPS6126216A (en) * | 1984-07-16 | 1986-02-05 | Agency Of Ind Science & Technol | Method for growing compound semiconductor |
| JPS6139581A (en) * | 1984-07-31 | 1986-02-25 | Oki Electric Ind Co Ltd | Semiconductor device |
-
1988
- 1988-10-07 FR FR8813155A patent/FR2637737A1/en active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3435306A (en) * | 1966-11-23 | 1969-03-25 | Texas Instruments Inc | Structure and fabrication of microwave oscillators |
| FR2362492A1 (en) * | 1976-08-19 | 1978-03-17 | Thomson Csf | FIELD EFFECT TRANSISTOR WITH PROHIBITED STRUCTURE AND METHODS FOR MANUFACTURING THE SAID TRANSISTOR |
| US4374392A (en) * | 1980-11-25 | 1983-02-15 | Rca Corporation | Monolithic integrated circuit interconnection and fabrication method |
| JPS60113954A (en) * | 1983-11-26 | 1985-06-20 | Sanyo Electric Co Ltd | Adhesion of semiconductor substrate and heat sink |
| JPS6126216A (en) * | 1984-07-16 | 1986-02-05 | Agency Of Ind Science & Technol | Method for growing compound semiconductor |
| JPS6139581A (en) * | 1984-07-31 | 1986-02-25 | Oki Electric Ind Co Ltd | Semiconductor device |
Non-Patent Citations (3)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN, vol. 10, no. 175 (E-413)[2231], 20 juin 1986; & JP-A-61 26 216 (KOGYO GIJUTSUIN (JAPAN)) 05-02-1986 * |
| PATENT ABSTRACTS OF JAPAN, vol. 10, no. 192 (E-417)[2248], 5 juillet 1986; & JP-A-61 39 581 (OKI ELECTRIC IND. CO., LTD) 25-02-1986 * |
| PATENT ABSTRACTS OF JAPAN, vol. 9, no. 270 (E-353)[1993], 26 octobre 1985; & JP-A-60 113 954 (SANYO DENKI K.K.) 20-06-1985 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0887854A1 (en) | Microelectronic structure of a semiconductor material that is difficult to etch and metallized holes | |
| FR2737342A1 (en) | SEMICONDUCTOR COMPONENT WITH INTEGRATED THERMAL DISSIPATOR | |
| EP0022388B1 (en) | Method of making a vertical dmos type field effect transistor | |
| FR2764118A1 (en) | STABILIZED BIPOLAR TRANSISTOR WITH ELECTRICAL INSULATING ELEMENTS | |
| EP0601901B1 (en) | Etching method for heterostructure of III-V compound material | |
| TWI373838B (en) | Component with semiconductor junction and its production method | |
| EP0461967A2 (en) | Schottky junction semiconductor device for microwave amplification and fast logic circuits, and method of making the same | |
| EP3549172A1 (en) | Heterojunction transistor with vertical structure | |
| EP0322960B1 (en) | Method of manufacturing a semiconductor device including at least one bipolar heterojunction transistor | |
| EP0480803A1 (en) | Method for making the electrode metallisation of a transistor | |
| EP0432044A1 (en) | III-V-Compound power transistor in silicon substrate and method of fabrication | |
| EP0022001A1 (en) | High-frequency vertical field effect power transistor and method of making such a transistor | |
| EP1535346A2 (en) | Quasi-vertical power semiconductor device on a composite substrate | |
| EP0472452B1 (en) | Power transistor and its manufacturing process | |
| JP2005531127A (en) | Schottky power diode provided with SiCOI substrate and method of manufacturing the same | |
| EP0079265B1 (en) | Method of producing a pedestal for mounting a semiconductor chip on the base of an encapsulating housing | |
| FR2483685A1 (en) | FIELD EFFECT FIELD EFFECT TRANSISTOR OF V-MOS TYPE | |
| EP0002087A1 (en) | Monolithic semiconductor device comprising two complementary transistors and method of making same | |
| FR2637737A1 (en) | III-V material power transistor on a silicon substrate, and its method of manufacture | |
| EP0145566B1 (en) | Power field effect transistor and process for its manufacture | |
| FR2517884A1 (en) | SEMICONDUCTOR DEVICE WITH LOW PARASITE CAPACITY PROVIDED WITH EXTERNAL CONNECTIONS TAKEN BY MEANS OF BEAMS AND METHOD OF MANUFACTURING SUCH A DEVICE | |
| FR2764119A1 (en) | BIPOLAR TRANSISTOR WITH INSULATED GRID AND METHOD FOR THE PRODUCTION THEREOF | |
| JPS5830170A (en) | Compound semiconductor element and forming method of its electrode | |
| FR2490011A1 (en) | SEMICONDUCTOR DEVICE | |
| US8828867B2 (en) | System and method for manufacturing contact |