FR2636794A1

FR2636794A1 - Digitised system for acquisition of an analog signal of wide dynamic range by analysis of differences

Info

Publication number: FR2636794A1
Application number: FR8812384A
Authority: FR
Original assignee: Individual
Current assignee: Individual
Priority date: 1988-09-22
Filing date: 1988-09-22
Publication date: 1990-03-23

Abstract

Digitised system for acquisition of an analog signal of wide dynamic range by analysis of differences. The system comprises amplification means 10 connected to means 20 for measuring amplitude differences, which differences are effected during a plurality of time intervals and the signal to be converted being analysed in accordance with as many frequency ranges as there are time intervals. The system furthermore comprises an amplifier/coder 30 delivering the digital values of the amplitude differences on an output register 170, and a sequencer 40 generating various control signals required by the elements of the system. Application to the analog/digital conversion of a signal output by a seismic sensor.

Description

SYSTEME NUMERISE D'ACQUISITION D'UN SIGNAL ANALOGIQUE DE GRANDE
DYNAMIQUE PAR ANALYSE DE DIFFERENCES
DESCRIPTION
La présente invention a pour objet un système numérisé d'acquisition d'un signal analogique de grande dynamique par analyse de différences. Elle s'applique notamment à L'acquisition et à la conversion analogique-numérique d'un signal issu d'un capteur sismique.DIGITAL SYSTEM FOR ACQUIRING AN ANALOG SIGNAL OF GREAT
DYNAMICS BY ANALYSIS OF DIFFERENCES
DESCRIPTION
The present invention relates to a digitized system for acquiring an analog signal of great dynamics by difference analysis. It applies in particular to the acquisition and analog-digital conversion of a signal from a seismic sensor.

Certains systèmes connus d'acquisition de signal et conversion analogique-numérique permettent la numérisation directe de signaux à grande dynamique (10 (1OV-1OV). Ces systemes ayant des résolutions équivalentes à 20 bits, peuvent travailler avec des fréquences d'échantillonnage de 320 kHz et effectuer des conversions en moins de 3yss. C'est le cas du convertisseur MN 5420 conçu par La Société Micro-Networks. Ce type de système présente l'inconvénient de nécessiter des moyens informatiques puissants, tel un ordinateur Micro-VACS fabriqué par la société
Digital Equipment Corporation, pour traiter le flot des données numériques qui est alors très important Cl M octets par seconde).Some known signal acquisition and analog-to-digital conversion systems allow the direct digitization of high-dynamic (10 (1OV-1OV) signals.) These systems have resolutions equivalent to 20 bits, and can work with 320 sample rates. kHz and perform conversions in less than 3yss.This is the case of the MN 5420 converter designed by The Micro-Networks Company.This type of system has the disadvantage of requiring powerful computing means, such as a Micro-VACS computer manufactured by the society
Digital Equipment Corporation, to process the flow of digital data which is then very important Cl M bytes per second).

D'autres systèmes connus ne convertissent pas un signal analogique-reçu sur une entrée, mais convertissent une différence d'amplitude de ce signal. Ces systèmes sont en fait des détecteurs de franchissement de seuil : chaque fois que Le signal analogique à L'entrée du système présente une variation d'amplitude dépassant une certaine valeur (seuil), Le systeme délivre sur une sortie une impulsion de tension. Si la variation d'amplitude se fait dans Le sens d'un accroissement, l'impulsion est.aositive, sinon elle est négative. Other known systems do not convert an analog-received signal to an input, but convert an amplitude difference of that signal. These systems are in fact threshold crossing detectors: whenever the analog signal at the input of the system has a variation of amplitude exceeding a certain value (threshold), the system delivers an output pulse voltage. If the amplitude variation is in the direction of an increase, the pulse is positive, otherwise it is negative.

Ce type de systeme présente l'inconvénient de ne pas pouvoir différencier un signal de période longue (100 ms) d'un bruit de faible période (100+ s) : si Si les variations d'amplitude du bruit sont supérieures à la valeur du seuil, le système délivre des impulsions qui ne refletent que le bruit, donc un signal parasite ; le problème de la reconstitution du signal se pose alors. This type of system has the disadvantage of not being able to differentiate a long period signal (100 ms) from a low-period noise (100+ s): if the amplitude variations of the noise are greater than the value of the threshold, the system delivers pulses that reflect only the noise, so a spurious signal; the problem of the reconstitution of the signal arises then.

Un système selon l'invention, tout en permettant la
6 numérisation de signaux à grande dynamique (10 ), sur une large gamme de frequences (continu-lO kHz), permet l'utilisation, pour le traitement des données, de moyens simples comme une table traçante ou encore un micro-ordinateur.A system according to the invention, while allowing the
6 digitization of signals with high dynamics (10), over a wide range of frequencies (continuous-10 kHz), allows the use, for data processing, of simple means such as a plotter or a microcomputer.

Plutôt que de numériser directement Le signal analogique délivré par un capteur, opération effectuée par les convertisseurs selon l'art antérieur ou de ne numériser que des franchissements de seuil, L'invention préconise un traitement (élimination des bruits de fond, de composante continue, de la derive en température) avant numérisation. On décompose le signal en plusieurs gammes de fréquences, puis on code et on transmet à des moyens de traitement non pas l'amplitude du signal mais des valeurs correspondant à des différences d'amplitude durant des intervalles de temps connus. Rather than digitizing directly The analog signal delivered by a sensor, operation performed by the converters according to the prior art or digitizing only threshold crossings, the invention recommends a treatment (elimination of background noise, DC component, of the temperature drift) before scanning. The signal is broken down into several frequency ranges, then the signal amplitude is encoded and transmitted to processing means, but values corresponding to differences in amplitude during known time intervals.

Ce type de système permet l'utilisation de codeurs de moyenne définition (8 à 12 bits) au lieu de codeurs 20 bits dans les systemes relatifs à l'art antérieur. This type of system allows the use of medium-definition coders (8 to 12 bits) instead of 20-bit coders in systems relating to the prior art.

Le système selon L'invention permet de transferer le signal codé sur une seule voie de liaison, tout en gardant une très large dynamique en amplitude (10 ) et en frequence (10 ). The system according to the invention makes it possible to transfer the signal coded on a single link channel, while keeping a very wide dynamic amplitude (10) and frequency (10).

De manière plus précise, la présente invention a pour objet un systeme d'acquisition de signal et de conversion analogique-numérique relié par une entrée El à une sortie S d'un détecteur, ledit détecteur délivrant un signal analogique sur la sortie S. More specifically, the subject of the present invention is a signal acquisition and analog-to-digital conversion system connected by an input E1 to an output S of a detector, said detector delivering an analog signal on the output S.

Le système d'acquisition de signal et de conversion analogique-numérique comporte
- des moyens d'amplification reliés par l'entrée El à la sortie S du détecteur et délivrant sur une sortie S1 un signal correspondant au signal délivre par la sortie S amplifiée, lesdits moyens d'amplification délivrant en outre un signal d'indication de saturation sur une sortie S17, et un signal correspondant à un coefficient d'amplification sur une sortie S2,
- des moyens pour mesurer des différences d'amplitude du signal délivré par la sortie SI des moyens d'amplification, ces mesures de différences etant effectuées pendant une pluralité d'intervalles de temps, ces moyens pour mesurer des différences d'amplitude étant reliés par une entrée E3 à la sortie S1 et délivrant un signal sur une sortie S7,
- un amplificateur codeur relié par une entre E6 à la sortie S7 des moyens pour mesurer des différences d'amplitude et délivrant sur une sortie S9 un signal code, numérique, correspondant à la valeur d'une différence d'amplitude du signal déLivré par Le détecteur, cet amplificateur codeur étant relié en outre par une entrée E8, à la sortie S2 des moyens d'amplification et délivrant des signaux sur des sorties S8 et
S18,
- un séquenceur comportant un circuit réalisant une fonction horloge, ce séquenceur étant relié par une entrée E20 à la sortie S17 des moyens d'amplification et étant aussi relié par une entrée E9 à la sortie S8 de L'amplificateur codeur, et relié par une entrée E21 à la sortie S18 de l'amplificateur codeur, ce séquenceur fournissant un signal de commande sur une sortie S3 reliée à une entrée E2 des moyens d'amplification, délivrant aussi des signaux de commande sur des sorties 5Q4 et 5Q5 reliées respectivement à des entrées ED4 et ED5 des moyens pour mesurer des différences d'amplitude, délivrant des signaux de référence sur une sortie SQ11 reliée à une entrée EDI1 des moyens pour mesurer des différences d'amplitude, les sorties SQ4, SQ5, SQil du séquenceur regroupant chacune une pluralité de sorties et les entrées ED4, ED5, ED11 des moyens pour mesurer des différences d'amplitude regroupant chacun une pluralité d'entrées, ce séquenceur délivrant un signal de déclenchement sur une sortie S6 reliée à une entre E7 de l'amplificateur codeur et délivrant un signal sur une sortie S10 reliée à une entrée ElO de
L'amplificateur codeur.The signal acquisition and analog-to-digital conversion system comprises
amplification means connected by the input E1 to the output S of the detector and delivering on an output S1 a signal corresponding to the signal delivered by the amplified output S, said amplification means also delivering a signal indicating saturation on an output S17, and a signal corresponding to an amplification coefficient on an output S2,
means for measuring differences in the amplitude of the signal delivered by the output SI of the amplification means, these difference measurements being made during a plurality of time intervals, these means for measuring differences in amplitude being connected by an input E3 at the output S1 and delivering a signal on an output S7,
an encoder amplifier connected by an E6 to the output S7 of the means for measuring differences in amplitude and delivering on an output S9 a digital code signal corresponding to the value of an amplitude difference of the signal delivered by the detector, this encoder amplifier being furthermore connected by an input E8, to the output S2 of the amplification means and delivering signals to outputs S8 and
S18,
a sequencer comprising a circuit producing a clock function, this sequencer being connected by an input E20 to the output S17 of the amplification means and also being connected by an input E9 to the output S8 of the encoder amplifier, and connected by a input E21 to the output S18 of the encoder amplifier, this sequencer providing a control signal on an output S3 connected to an input E2 of the amplification means, also outputting control signals to outputs 5Q4 and 5Q5 respectively connected to inputs ED4 and ED5 means for measuring amplitude differences, delivering reference signals on an output SQ11 connected to an input EDI1 means for measuring amplitude differences, the outputs SQ4, SQ5, SQil of the sequencer each grouping a plurality of outputs and the inputs ED4, ED5, ED11 means for measuring differences in amplitude each grouping a plurality of inputs, this sequencer delivering a trigger signal on an output S6 connected to an E7 input of the encoder amplifier and delivering a signal on an output S10 connected to an input ElO of
The encoder amplifier.

Selon un mode de réalisation préféré, les moyens pour mesurer des différences d'amplitude comportent une pluralité de cellules Ci, i étant un entier allant de 1 à m, m désignant Le nombre de celluLes, chaque cellule Ci effectuant des mesures de différences d'amplitude pendant un intervalle de temps filé l'entrée ED11 des moyens pour mesurer des différences d'amplitude comprenant les entrées ED11i, i allant de 1 à m, m désignant le nomb ~ de cellules, la sortie SQ11 du séquenceur comprenant les sorties SQlli, i allant de 1 à m, les entrées ED111, ... Exil. According to a preferred embodiment, the means for measuring differences in amplitude comprise a plurality of cells Ci, i being an integer ranging from 1 to m, m denoting the number of cells, each cell Ci performing measurements of differences of amplitude during a time interval spun the input ED11 means for measuring amplitude differences comprising the inputs ED11i, i ranging from 1 to m, m denoting the nomb ~ of cells, the output SQ11 of the sequencer comprising the outputs SQlli, i ranging from 1 to m, the inputs ED111, ... Exil.

étant reliées respectivement aux sorties SQ111, ... SQ11m,
L'entrée ED4 des moyens pour mesurer des différences d'amplitude comprenant les entrées ED4i, i allant de i à m, m désignant Le nombre de cellules, la sortie SQ4 du séquenceur comprenant les sorties SQ4i, i allant de 1 à m, les entrées ED41, ..., ED4m etant reliées respectivement aux sorties SQ41, ...SQ4m, l'entrée
ED5 des moyens pour mesurer des différences d'amplitude comprenant Les entrées EDSi, i allant de 1 à m, et ED5d, la sortie SQ5 du séquenceur comprenant les sorties SQ5i, i allant de 1 à m et SQ5d, Les entrées ED51, ..., ED5m, ED5d étant reliées respectivement aux sorties SQ51, ..., SQ5m, SQ5d ; chaque cellule comprenant :
- un filtre passe-bas relié par des entrées E12i et
E13i aux entrées E3 et EDili, respectivement, des moyens pour mesurer des différences d'amplitude, ce filtre passe-bas ayant une fréquence de coupure dépendant des signaux reçus par L'entrée
E13i et délivrant sur une sortie Sl2i un signal filtré,
- un analyseur des variations du signal amplifié relié par une entrée E14i à la sortie S12i et par des entrées E15i et
E16i aux entrées ED4i et ED5i respectivement des moyens pour mesurer des différences d'amplitude, et délivrant un signal sur une sortie S13i, ladite sortie S13i étant reliée à la sortie S7 des moyens pour mesurer des différences d'amplitude, et en ce que les cellules Ci sont câblées en parallèle à une voie d'analyse directe Cd ne comprenant qu'une porte analogique, réalisant un interrupteur, reliée par une entrée E22 à l'entrée ED5d des moyens pour mesurer des différences et commandée par le signal délivré sur La sortie SQ5d du séquenceur, la porte analogique est reliée par une entre Ep à L'entrée E3 des moyens pour mesurer des différences d'amplitude et par une sortie Sp à la sortie S7 des moyens pour mesurer des différences d'amplitude ; le signal délivré sur La sortie S7 correspondant sequentiellement aux mesures de différences effectuees pendant chaque intervalle de temps ainsi qu'à la mesure effectuée par la voie d'analyse directe Cd.being respectively connected to the outputs SQ111, ... SQ11m,
The input ED4 of the means for measuring amplitude differences comprising the inputs ED4i, i ranging from i to m, m denoting the number of cells, the output SQ4 of the sequencer comprising the outputs SQ4i, i ranging from 1 to m, the inputs ED41, ..., ED4m being respectively connected to the outputs SQ41, ... SQ4m, the input
ED5 means for measuring amplitude differences comprising the inputs EDSi, i ranging from 1 to m, and ED5d, the output SQ5 of the sequencer comprising the outputs SQ5i, i ranging from 1 to m and SQ5d, the inputs ED51, .. ED5m, ED5d being respectively connected to the outputs SQ51, ..., SQ5m, SQ5d; each cell comprising:
a low-pass filter connected by inputs E12i and
E13i at the inputs E3 and EDili, respectively, means for measuring amplitude differences, this low-pass filter having a cut-off frequency depending on the signals received by the input.
E13i and delivering on a Sl2i output a filtered signal,
an analyzer of variations of the amplified signal connected by an input E14i to the output S12i and by inputs E15i and
E16i inputs ED4i and ED5i respectively means for measuring differences in amplitude, and delivering a signal on an output S13i, said output S13i being connected to the output S7 means for measuring differences in amplitude, and in that the Ci cells are wired in parallel to a direct analysis channel Cd comprising only an analog gate, realizing a switch, connected by an input E22 to the input ED5d means for measuring differences and controlled by the signal delivered on the output SQ5d of the sequencer, the analog gate is connected by a between Ep to the input E3 means for measuring amplitude differences and an output Sp at the output S7 means for measuring amplitude differences; the signal delivered on the output S7 corresponding sequentially to the measurements of differences made during each time interval as well as to the measurement carried out by the direct analysis channel Cd.

Dans ce mode de réalisation, on effectue un découpage spectral du signaL analogique, chaque cellule correspondant à une gamme de fréquences. L'analyse et L'amplification du signal analogique se font sur des valeurs de variations d'amplitude et non sur des valeurs instantanees. In this embodiment, a spectral division of the analog signal is performed, each cell corresponding to a frequency range. The analysis and the amplification of the analog signal are done on values of amplitude variations and not on instantaneous values.

Selon un autre mode de réalisation, les moyens pour mesurer des différences d'amplitude comportent une seule cellule effectuant des mesures de différences d'amplitude pendant une séquence fixée d'intervalles différents de temps, La cellule comprenant
- un filtre passe-bas relié par des entrées E?2i et
E13i aux entrées E3 et ED11, respectivement, des moyens pour mesurer des différences d'amplitude et délivrant sur une sortie Si2i un signal filtré,
- un analyseur des variations du signal amplifié relié par une entrée E14i à la sortie 512i et par des entrées E15i et
E16i aux entrées ED4 et ED5 respectivement des moyens pour mesurer des différences d'amplitude, et délivrant un signal sur une sortie SI3i, ladite sortie S13i étant reliée à la sortie S7 des moyens pour mesurer des différences d'amplitude, et en ce que la cellule est câblée en parallèle à une voie d'analyse directe ne comprenant qu'une porte analogique, realisant un interrupteur, reliée par une entrée à entrée ED5d des moyens pour mesurer des différences et commandée par le signal délivre sur la sortie SQ5d du séquenceur.According to another embodiment, the means for measuring amplitude differences comprise a single cell performing measurements of amplitude differences during a fixed sequence of different time intervals, the cell comprising
a low-pass filter connected by inputs E2i and
E13i at inputs E3 and ED11, respectively, means for measuring amplitude differences and delivering on a Si2i output a filtered signal,
an analyzer of the variations of the amplified signal connected by an input E14i to the output 512i and by inputs E15i and
E16i inputs ED4 and ED5 respectively means for measuring differences in amplitude, and delivering a signal on an output SI3i, said output S13i being connected to the output S7 means for measuring differences in amplitude, and in that the cell is wired in parallel to a direct analysis channel comprising only an analog gate, realizing a switch, connected by an input input ED5d means for measuring differences and controlled by the signal delivers on the output SQ5d of the sequencer.

Dans ce mode de réalisation, le découpage spectral ne s'effectue pas à l'aide de plusieurs cellules. Ce sont les intervalles de temps de mesure des différences d'amplitude qui varient dans le temps. On peut ainsi faire varier ces intervalles de manière logarithmique par exemple. La voie directe permet dans les deux modes de réalisation précédents de reconstituer le signal d'origine et de le recaler sur ses composantes continues. In this embodiment, the spectral division is not carried out using several cells. These are the time intervals for measuring amplitude differences that vary over time. It is thus possible to vary these intervals logarithmically for example. The direct channel allows in the two previous embodiments to reconstruct the original signal and to reset it on its continuous components.

Selon un mode de réalisation préféré, les filtres passe-bas utilisés dans les cellules sont à capacités commutées. According to a preferred embodiment, the low-pass filters used in the cells are switched capacitors.

Selon un mode de réalisation préferé, L'analyseur des variations du signal amplifié comporte :
- un échantillonneur-bloqueur inverseur relie par une entre E17 à L'entrée E14i de l'analyseur 60i des variations du signal amplifié et relié d'autre part par l'entrée E15i à l'entrée ED4i des moyens pour mesurer des différences d'amplitude, cet échantillonneur-bloqueur inverseur délivrant sur une sortie S14 un signal,
- un circuit réalisant une sommation relié, d'une part, par une entre E182 à La sortie S14 de l'echantillonneur-bloqueur inverseur et, d'autre part, par une entrée E181 à une sortie d'un potentiomètre P1 dont l'entrée est reliée à l'entrée E14i de
L'analyseur 60i, Le circuit réalisant une sommation délivrant un signal sur une sortie S15,
- une porte analogique, réalisant un interrupteur, reliée par une entrée E15 à la sortie S15 du circuit réalisant une sommation, cette porte analogique délivrant un signal sur une sortie S16 reliée à la sortie S13i de l'analyseur des variations du signal amplifié, et etant reliée par l'entree E16i à L'entrée
EDSi des moyens pour mesurer des différences d'amplitude.According to a preferred embodiment, the amplified signal variation analyzer comprises:
an inverting sample-and-hold circuit connecting, via a link E17 to the input E14i of the analyzer 60i, variations of the amplified signal and connected on the other hand by the input E15i to the input ED4i means for measuring differences in amplitude, this inverting sample-and-hold device delivering on an output S14 a signal,
a circuit carrying out a summation connected, on the one hand, by a link E182 to the output S14 of the inverting sampler-blocker, and, on the other hand, by an input E181 to an output of a potentiometer P1, of which entrance is connected to the entrance E14i of
The analyzer 60i, the summing circuit delivering a signal on an output S15,
an analog gate, producing a switch, connected by an input E15 to the output S15 of the summing circuit, this analog gate delivering a signal on an output S16 connected to the output S13i of the analyzer of the variations of the amplified signal, and being connected by the input E16i to the input
EDSi means to measure amplitude differences.

Selon un mode de réalisation préféré, l'amplificateur codeur comporte
- un circuit de commande relié par une entrée E7 à la sortie 56 du séquenceur et délivrant sur des sorties S18 et S8 des signaux de commande sur les entrées E21 et E9 du séquenceur, respectivement, ledit circuit de commande délivrant sur une sortie S20 un signal de commande et délivrant sur une sortie S19 un signal de début de conversion,
- un circuit échantillonneur-bloqueur inverseur relié par l'entrée E6 aux moyens pour mesurer des différences d'amplitude, et relié à la sortie S20 du circuit de commande par une entrée E30, ledit circuit échantillonneur-bloqueur inverseur délivrant un signal sur une sortie S21,
- une pluralite de voies d'amplification Vj, j etant un entier allant de 1 à n, n etant le nombre de voies, chaque voie
Vj étant reliée par une entrée E23j à une sortie S23j-1 de la voie Vj-1 précédente, ta voie V1 étant reliée par une entrée E231 à la sortie S21 du circuit échantillonneur-bloqueur inverseur, chaque voie Vj d'amplification comprenant ::
- un circuit amplificateur relie par L'entrée E23j à la sortie 523j-1 de la voie d'amplification precédente, délivrant un signal sur une sortie S28,
- un détecteur de saturation de la voie d'amplification relié par une entrée E35 à la sortie S28 du circuit amplificateur, ledit détecteur de saturation délivrant un signal sur une sortie S29 reliée à La sortie S22j de la voie d'amplification Vj,
- une porte analogique, realisant un interrupteur, commandée par le signal délivré sur la sortie S29 sur une entrée
E37, la porte analogique étant reliée par une entrée E36 à la sortie S28 du circuit amplificateur, et délivrant un signal sur la sortie S23j de la voie Vj d'amplification ;; ledit amplificateur codeur comportant en outre
- un transcodeur relié par des entrées ETj, j etant un entier allant de 1 à n, n étant egal au nombre de voies d'amplification, aux sorties 5221, ..., S22n des voies d'amplification, et délivrant un signal sur une sortie S24,
- un circuit réalisant une sommation relié par des entrées E241, ..., E24n respectivement aux sorties S231,
S23n, des voies V1, ..., Vn d'amplification, et par une entrée
E23d à la sortie S21 du circuit échantillonneur-bloqueur inverseur et délivrant un signal sur une sortie S25,
- un codeur analogique-numerique relié par une entre
E25 à la sortie S25 du circuit realisant une sommation, codeur analogique-numérique déclenché par le signal délivré par la sortie S19 du circuit de commande sur une entre E29, et délivrant un signal codé sur une sortie S27, et un signal de commande de chargement sur une sortie S26,
- un registre de sortie relié par une entrée E27 à la sortie S27 du codeur analogique-numérique, par une entre E26 à
La sortie S26 du codeur analogique-numerique, par une entrée E28 à la sortie S24 du transcodeur, par l'entrée E8 à La sortie S2 des moyens d'amplification, et par L'entrée E10 à la sortie S10 du séquenceur, registre de sortie délivrant un signal numérique, codé sur la sortie S9, ce signal numérique, codé correspondant sequentiellement à chaque différence d'amplitude mesurée pendant chaque intervalle de temps ainsi qu'à la mesure directe du signal délivré par la sortie S du detecteur, ledit signal numérique codé indiquant aussi la gamme de fréquences analysée et les coefficients d'amplification appliques d'une part au signal délivré par la sortie S du détecteur et d'autre part aux différences d'amplitude.According to a preferred embodiment, the encoder amplifier comprises
a control circuit connected by an input E7 to the output 56 of the sequencer and delivering on S18 and S8 outputs control signals to inputs E21 and E9 of the sequencer, respectively, said control circuit delivering on a signal S20 a signal controlling and outputting on an output S19 a start of conversion signal,
an inverting sample-and-hold circuit connected by the input E6 to the means for measuring amplitude differences, and connected to the output S20 of the control circuit by an input E30, said inverter-and-hold circuit delivering a signal on an output S21
a plurality of amplification channels Vj, j being an integer ranging from 1 to n, n being the number of channels, each channel
Vj being connected by an input E23j to an output S23j-1 of the previous channel Vj-1, your channel V1 being connected by an input E231 to the output S21 of the inverting and holding circuit, each amplifying channel Vj comprising ::
an amplifier circuit connected by the input E23j to the output 523j-1 of the preceding amplification channel, delivering a signal on an output S28,
a saturation detector of the amplification channel connected by an input E35 to the output S28 of the amplifier circuit, said saturation detector delivering a signal on an output S29 connected to the output S22j of the amplification channel Vj,
an analog gate, making a switch, controlled by the signal delivered on the output S29 on an input
E37, the analog gate being connected by an input E36 to the output S28 of the amplifier circuit, and delivering a signal on the output S23j of the amplification channel Vj; said encoder amplifier further comprising
a transcoder connected by inputs ETj, j being an integer ranging from 1 to n, n being equal to the number of amplification channels, to the outputs 5221,..., S22n of the amplification channels, and delivering a signal on an output S24,
a summing circuit connected by inputs E241,..., E24n respectively to the outputs S231,
S23n, channels V1, ..., Vn amplification, and by an input
E23d at the output S21 of the inverting and holding circuit and delivering a signal on an output S25,
an analog-digital coder connected by a
E25 at the output S25 of the summing circuit, an analog-to-digital encoder triggered by the signal delivered by the output S19 of the control circuit at an interstage E29, and outputting a coded signal at an output S27, and a charge control signal on an S26 output,
an output register connected by an input E27 to the output S27 of the analog-to-digital encoder, by a between E26 to
The output S26 of the analog-digital coder, via an input E28 at the output S24 of the transcoder, through the input E8 at the output S2 of the amplification means, and through the input E10 at the output S10 of the sequencer, register of output delivering a digital signal coded on the output S9, this coded digital signal corresponding sequentially to each measured amplitude difference during each time interval and to the direct measurement of the signal delivered by the output S of the detector, said signal encoded digital signal also indicating the frequency range analyzed and the amplification coefficients applied firstly to the signal delivered by the output S of the detector and secondly to differences in amplitude.

D'autres caractéristiques et avantages de l'invention ressortiront mieux de la description qui va suivre, donnée à titre purement illustratif et nullement Limitatif, en référence aux figures annexées dans lesquelles
- la figure 1 represente schématiquement un systeme selon l'invention, relié à un détecteur et à des moyens de traitement du signal ;
- la figure 2A représente schématiquement des moyens pour mesurer des différences d'amplitude selon L'invention ; La figure 2B represente schématiquement le détail des connexions reliant le séquenceur aux moyens pour mesurer des différences d'amplitude ;
- la figure 3 représente schématiquement un analyseur des variations d'un signal selon l'invention ;
- la figure 4 represente schématiquement un dispositif permettant de réduire les pertes de mémoire analogique d'un
analyseur de variations d'un signal ;;
- la figure 5 représente schématiquement un
amplificateur codeur selon l'invention ;
- la figure 6 represente schématiquement une voie
d'amplification selon l'invention.Other characteristics and advantages of the invention will emerge more clearly from the description which follows, given purely by way of illustration and not by way of limitation, with reference to the appended figures in which
- Figure 1 schematically shows a system according to the invention, connected to a detector and signal processing means;
FIG. 2A schematically represents means for measuring amplitude differences according to the invention; FIG. 2B schematically represents the detail of the connections connecting the sequencer to the means for measuring differences in amplitude;
FIG. 3 schematically represents an analyzer of the variations of a signal according to the invention;
FIG. 4 schematically represents a device making it possible to reduce the analog memory losses of a
signal variation analyzer;
- Figure 5 schematically represents a
encoder amplifier according to the invention;
- Figure 6 schematically represents a path
amplification device according to the invention.

La figure 1 représente schematiquement un systeme selon
l'invention relie par une entrée El à une sortie S d'un détecteur
5. Le detecteur 5 délivre sur la sortie S un signal analogique
qui est à convertir en un signal numérique. Le système comporte
des moyens 10 d'amplification reliés par l'entrée E1 à la sortie
S du détecteur. Ces moyens 10 d'amplification comportent
plusieurs voies d'amplification : une voie de gain égal à 1, une
voie de gain egal à 10, une voie de gain egal à 100, par exemple.Figure 1 schematically shows a system according to
the invention connects by an input E1 to an output S of a detector
5. The detector 5 delivers on the output S an analog signal
which is to be converted into a digital signal. The system comprises
amplification means 10 connected by the input E1 to the output
S of the detector. These amplification means comprise
several amplification channels: a gain channel equal to 1, a
gain channel equal to 10, a gain channel equal to 100, for example.

Exceptée la voie de gain égal à 1, les voies d'amplification
comprennent un circuit detecteur de niveaux de saturation (non
représenté). Ces détecteurs de niveaux de saturation sont réalises avantageusement au moyen de resistances et de portes r de Schmitt' en technologie CMOS; des circuits de - toglques au type par exemp Tagriques par La soclete
RCA peuvent être utilisés. Si une saturation est detectée sur une voie d'amplification, cette voie est alors deconnectée par
L'ouverture d'un interrupteur (non représente). Des tests de saturation permettent de déterminer si, après variation du signal d'entrée, la voie est toujours saturée.Dans Le cas ou la voie n'est plus saturée, un signal de commande délivré sur une entre
E2 des moyens 10 d'amplification permet La fermeture de l'interrupteur. Un signal d'indication de saturation est délivré par les moyens 10 d'amplification sur une sortie S17. Un signal numérique correspondant au coefficient d'amplification (gain) est délivré sur une sortie S2.Except for the gain channel equal to 1, the amplification pathways
include a detector circuit of saturation levels (no
represent). These saturation level detectors are advantageously realized by means of CMOS technology Schmitt 'resistors and gates; circuits of - toglc to type for example Tagriques by La soclete
RCA can be used. If a saturation is detected on an amplification channel, this channel is then disconnected by
The opening of a switch (not shown). Saturation tests make it possible to determine whether, after variation of the input signal, the channel is always saturated. In the case where the channel is no longer saturated, a control signal delivered on a between
E2 amplification means 10 allows the closing of the switch. A saturation indication signal is provided by the amplification means on an output S17. A digital signal corresponding to the amplification coefficient (gain) is delivered on an output S2.

La somme des signaux délivrés sur Les voies d'amplification est realisée par un circuit mélangeur (non représenté) réalisant une sommation, circuit mélangeur réalisé à partir d'un circuit de type 1H 5010 fabrique par la sociéte
Intersil par exemple.The sum of the signals delivered on the amplification channels is realized by a mixing circuit (not shown) carrying out a summation, mixing circuit made from a type 1H circuit 5010 manufactured by the company.
Intersil for example.

Un signal amplifie est délivré sur une sortie S1 des moyens 10 d'amplification. An amplified signal is delivered on an output S1 of the amplification means.

Le signal amplifié est analysé spectralement et divisé par gamme de fréquences. Des mesures de différences d'amplitude suivant des intervalles de temps particuliers à chaque gamme de fréquences, sont ensuite effectuees de manière analogique. The amplified signal is spectrally analyzed and divided by frequency range. Amplitude difference measurements at particular time intervals at each frequency range are then performed analogically.

La sortie S1 des moyens 10 d'amplification est reliée à une entre E3 de moyens 20 pour mesurer des différences d'amplitude du signal amplifié. The output S1 of the amplification means 10 is connected to an interetection E3 of means 20 for measuring amplitude differences of the amplified signal.

Dans un premier mode de réalisation, les moyens 20 pour mesurer des différences d'amplitude du signal amplifié comportent, comme représenté figure 2A, une pluralité de cellules
Ci, i étant un entier allant de 1 à m, m désignant le nombre de cellules La figure 25 représente le détail des connexions reliant les entrées ED4, ED5, ED11 des moyens 20 pour mesurer des différences d'amplitude aux sorties SQ4, SQ5, SQ11 respectives du séquenceur 40.Les sorties SQ4, SQ5, SQ11 sont constituées d'une pluralité de sorties Su41,..., SQ4m, SQ51,..., SQ5m, SQ111,..., SQ11m ; ces dernières sont reliées respectivement aux entrées
ED41,.., ED4m, ED51,..., ED5m, EDi11,..., ED11m formant Les entrées ED4, ED5 et EDI1. De plus, une sortie SQ5d comprise dans la sortie SQ5 est reliée à une entre ED5d comprise dans l'entrée
ED5. Chaque cellule Ci effectue des mesures de différences d'amplitude pendant un intervalle de temps fixe.Bien que le systeme permette la conversion de signaux continus et de signaux périodiques allant jusqu'a 10 kHz par exempLe, dans un exemple de réalisation, le domaine de fréquences est analysé par trois cellules, par exemple, une pour la gamme 0,1-25 Hz, une pour la gamme 2 mHz-0,i Hz, une autre pour la gamme 0,1 mHz-10 mHz, par exemple. Chaque cellule Ci effectuant des mesures pendant un intervalle de temps fixé, constitue un filtre passe-haut : en effet, lorsque l'intervalle de temps pendant lequel on effectue une mesure de différence est très inférieur à la période du signal considéré, la mesure de différence tend vers 0, puisque Le signal n'évolue pratiquement pas dans cet intervalle de temps. De fait, les signaux de plus longues périodes que celles de la gamme de la cellule considérée sont atténués de 6db/octave.In a first embodiment, the means 20 for measuring amplitude differences of the amplified signal comprise, as represented in FIG. 2A, a plurality of cells.
Ci, i being an integer ranging from 1 to m, m denoting the number of cells FIG. 25 represents the detail of the connections connecting the inputs ED4, ED5, ED11 means 20 for measuring amplitude differences at the outputs SQ4, SQ5, SQ11 respective sequencer 40.The outputs SQ4, SQ5, SQ11 consist of a plurality of outputs Su41, ..., SQ4m, SQ51, ..., SQ5m, SQ111, ..., SQ11m; these are connected to the entrances
ED41, .., ED4m, ED51, ..., ED5m, ED11, ..., ED11m forming the inputs ED4, ED5 and EDI1. In addition, an output SQ5d included in the output SQ5 is connected to a between ED5d included in the input
ED5. Each cell Ci makes measurements of amplitude differences during a fixed time interval. Although the system allows the conversion of continuous signals and periodic signals up to 10 kHz for example, in one embodiment, the range of Frequencies are analyzed by three cells, for example, one for the range 0.1-25 Hz, one for the range 2 mHz-0, i Hz, another for the range 0.1 mHz-10 mHz, for example. Each cell Ci performing measurements during a fixed time interval constitutes a high-pass filter: indeed, when the time interval during which a difference measurement is made is much shorter than the period of the signal considered, the measurement of The difference tends to 0, since the signal hardly changes in this time interval. In fact, the signals of longer periods than those of the range of the cell considered are attenuated of 6db / octave.

Chaque cellule Ci comprend un filtre passe-bas SOi, relié par des entrées E12i et E13i aux entrées E3 et ED11i respectivement, des moyens 20 pour mesurer des différences d'amplitude. Le filtre passe-bas 50i délivre un signal sur une sortie 512i. Les filtres passe-bas 50i sont du type "å capacités commutées", des circuits LTC 1062 fabriqués par Linear Technology par exemple. Ce type de filtre d'un emploi aisé présente l'inconvénient d'engendrer, en superposition du signal de sortie, des signaux de forte amplitude (d'amplitude 500 mV, pseudorectangulaires, d'autant plus importante que la fréquence de coupure du filtre est basse).. Dans une utilisation usuelle, il est nécessaire d'intégrer ces signaux pseudo-rectangulaires parasites.Dans un systeme conforme à l'invention, et comme on le voit avec plus de détails dans La suite de la description, Les frequences de coupures des filtres et toutes celles qui définissent les séquences de mesures sont réalisées de manière synchrone à partir du même circuit réalisant une fonction horloge. Ainsi, les mesures de différences en sortie des filtres passe-bas sont effectuées pour le même angle de phase des signaux parasites, ce qui evite une opération d'intégration. Chaque cellule Ci comprend, en outre, un analyseur 60i des variations du signal amplifie, relié par une entre E14i à la sortie S12i et par des entrées E15i et E16i aux entrées ED4i et ED5i, respectivement, des moyens 20 pour mesurer des différences d'amplitude, et délivrant un signal sur une sortie S13i, Ladite sortie S13i étant reliée à la sortie S7 des moyens 20 pour mesurer des différences d'amplitude. Each cell Ci comprises a low-pass filter SOi, connected by inputs E121 and E13i to inputs E3 and ED111 respectively, means 20 for measuring differences in amplitude. The low-pass filter 50i delivers a signal on an output 512i. The low-pass filters 50i are of the "switched capacitors" type, LTC 1062 circuits manufactured by Linear Technology, for example. This type of filter of an easy use has the disadvantage of generating, in superposition of the output signal, signals of high amplitude (amplitude 500 mV, pseudorectangular, all the more important than the cutoff frequency of the filter is low). In a usual use, it is necessary to integrate these pseudo-rectangular parasitic signals. In a system according to the invention, and as can be seen in more detail in the following description, Frequencies filter cuts and all those defining the measurement sequences are performed synchronously from the same circuit performing a clock function. Thus, the difference measurements at the output of the low-pass filters are made for the same phase angle of the parasitic signals, which avoids an integration operation. Each cell Ci furthermore comprises an analyzer 60i of the variations of the amplified signal, connected by a link E14i to the output S12i and by inputs E15i and E16i to the inputs ED4i and ED5i, respectively, means 20 for measuring differences of amplitude, and delivering a signal on an output S13i, Said output S13i being connected to the output S7 of the means 20 for measuring amplitude differences.

La figure 3 représente un analyseur 60i des variations d'amplitude selon l'invention. FIG. 3 represents an analyzer 60i of amplitude variations according to the invention.

L'analyseur comprend un échantillonneur-bloqueur inverseur 80 realisé à partir d'un circuit HA 5320 distribué par
Datel, par exemple. Un circuit permettant une réalisation d'un echantillonneur-bloqueur inverseur utilisé dans Le dispositif selon l'invention doit être choisi parmi les circuits dont une erreur de blocage ("sample to hold offset" ou "pedestal error" en terminologie anglo-saxonne) n'est pas proportionnelle au signal analogique délivré à l'entrée du circuit. Si l'erreur de blocage est fixe, elle peut être compensee par un réglage approprie bien connu de l'homme de l'art.The analyzer comprises an inverting-and-holding sampler 80 made from an HA 5320 distributed by
Datel, for example. A circuit allowing an embodiment of an inverter-blocker used in the device according to the invention must be chosen among the circuits of which a blocking error ("sample to hold offset" or "pedestal error" in English terminology). is not proportional to the analog signal delivered to the input of the circuit. If the blocking error is fixed, it can be compensated by an appropriate setting well known to those skilled in the art.

Ledit échantillonneur-bloqueur inverseur 80 est relié par une entrée E17 à L'entrée E14i de l'analyseur 60i et délivre un signal sur une sortie 514. L'échantillonneur-bloqueur inverseur 80 reçoit sur une entrée E15i un signal de commande d'échantillonnage et de blocage. L'entree E15i est L'entrée de l'analyseur 60i qui est reliée à L'entrée E4 des moyens 20 pour mesurer des différences d'amplitude. Un potentiometre P1, de 100Jl au maximum, par exemple permet un équilibrage électrique de L'analyseur 60i. Said inverter sample-and-hold device 80 is connected by an input E17 to the input E14i of the analyzer 60i and delivers a signal on an output 514. The inverting and inverting-and-hold device 80 receives on an input E15i a sampling control signal and blocking. The input E15i is the input of the analyzer 60i which is connected to the input E4 of the means 20 for measuring differences in amplitude. A potentiometer P1, 100Jl maximum, for example, allows an electrical balancing of the analyzer 60i.

Relié à la sortie sl4 de l'echantillonneur-bloqueur inverseur 80 par une entrée E182 un circuit 90 réalisant une sommation délivre un signal sur une sortie S15. Le circuit 90 realisant une sommation peut être conçu à partir d'un circuit IH 5010 fabriqué par la société Intersil
Le signal de commande d'échantillonnage et de blocage se divise en deux parties de durées inégales : la premiere partie commande le début de différences et a une durée Te égale pour toutes les cellules C1,..., Cm. Te est le temps mort de la mesure, allant de 2 à 3 microsecondes par exemple, il est negligeable devant les autres durées caracteristiques des mesures effectuées.La seconde partie du signal commande la fin de différences, elle a une durée Tb qui depend de la cellule Ci considéree. Cette durée Tb correspond à L'intervalle de temps pendant lequel on effectue une mesure de différences.Connected to the output sl4 of the inverter-blocker 80 by an input E182, a summing circuit 90 delivers a signal to an output S15. The summing circuit 90 may be designed from an IH 5010 circuit manufactured by the company Intersil
The sampling and blocking control signal is divided into two parts of unequal duration: the first part controls the beginning of differences and has a duration Te equal for all the cells C1, ..., Cm. Te is the dead time of the measurement, going from 2 to 3 microseconds for example, it is negligible in front of the other durations characteristic of the measurements carried out. The second part of the signal controls the end of differences, it has a duration Tb which depends on the Ci cell considered. This duration Tb corresponds to the time interval during which a measurement of differences is carried out.

Dans un exemple où l'on utilise trois cellules, Les intervalles de temps pendant lesquels on effectue une mesure de différences peuvent être 20 ms, Is et 20s. In an example where three cells are used, the time intervals during which a difference measurement is made can be 20 ms, Is and 20s.

Une porte analogique 100, circuit du type IH 5010 fabriqué par Intersil par exemple, réalisant un interrupteur est reliée par une entrée E19 à la sortie S15 du circuit 90 réalisant une sommation. La porte analogique 100 délivre sur une sortie S16 un signal proportionnel à la difference d'amplitude mesurée. An analog gate 100, circuit type IH 5010 manufactured by Intersil for example, making a switch is connected by an input E19 to the output S15 of the circuit 90 performing a summation. The analog gate 100 delivers on an output S16 a signal proportional to the measured difference in amplitude.

La porte analogique 100 est commandée par un signal de commande d'ouverture et de fermeture de l'interrupteur délivré sur une entrée E16i de la porte analogique 100. L'entrée E16i est
L'entrée de L'analyseur 60i des variations du signal amplifie reliée à L'entrée E5 des moyens 20 pour mesurer des différences d'amplitude. Le signal de commande d'ouverture a une durée égale à To. La valeur de To depend de la cellule C considérée. Dans un exemple ou L'on utilise trois cellules, To est égal à 20 ms pour une première cellule, 1s pour une seconde, et 20s pour une troisième. L'interrupteur est ferme pendant une durée égaLe à Tf, par par exemple.L'acquisition se fait pendant cette durée Tf où l'interrupteur est fermé : le signal de commande de fermeture de l'interrupteur correspond à un signal de fin de différences. Une fois l'acquisition effectuée, Le signal délivré sur La sortie S15 du circuit 90 réalisant une sommation est remis à zéro par La commande d'échantillonnage délivrée sur l'entrée E15 du circuit 80 échantillonneur-bloqueur inverseur (début de la mesure de différence suivante).The analog gate 100 is controlled by a control signal for opening and closing the switch delivered to an input E16i of the analog gate 100. The input E16i is
The input of the analyzer 60i amplified signal variations connected to the input E5 means 20 for measuring amplitude differences. The opening control signal has a duration equal to To. The value of To depends on the cell C considered. In an example where Three cells are used, To is equal to 20 ms for a first cell, 1s for a second, and 20s for a third cell. The switch is closed for a duration equal to Tf, for example. Acquisition takes place during this time Tf when the switch is closed: the switch closing control signal corresponds to an end signal of differences . Once the acquisition is complete, the signal delivered on the output S15 of the summing circuit 90 is reset by the sampling command issued on the input E15 of the inverter-and-hold circuit 80 (start of the difference measurement next).

Pour un bon fonctionnement, les signaux de commande d'échantillonnage blocage et d'ouverture-fermeture de l'interrupteur gardent une phase relative constante. Les moyens mis en oeuvre pour garder la phase relative constante sont décrits plus loin. For proper operation, the blocking and open-closing switch control signals keep a constant relative phase. The means used to keep the relative constant phase are described later.

La sortie S16 de la porte analogique 100 est reliée à la sortie S13i de La cellule Ci. The output S16 of the analog gate 100 is connected to the output S13i of the cell Ci.

Pour les cellules dont les intervalles de temps des mesures des différences sont longs (supérieurs ou égaux à 20s) peut se poser un problème de perte de mémoire analogique des échantillonneurs-bloqueurs inverseurs. Cette perte de mémoire analogique perturbe la mesure de différences d'amplitude
L'écart entre le signal délivré en sortie d'une cellule et une différence d'amplitude réelle est d'autant plus grand que
L'intervalle de temps de mesure de la différence est grand. For cells with long difference measurement time intervals (greater than or equal to 20s), there may be a problem of analog memory loss of the inverting sample-and-hold devices. This loss of analog memory disrupts the measurement of amplitude differences
The difference between the signal delivered at the output of a cell and a real difference in amplitude is even greater than
The time interval for measuring the difference is large.

Pour les cellules dont les intervalles de temps de mesure des différences sont supérieurs ou égaux à Is, l'écart devient trop important et ne peut être compensé par décaLages d'offset, on utilise de façon avantageuse un dispositif decrit dans la demande de brevet ne..., deposée le même jour au nom du même demandeur que la présente demande de brevet. For the cells whose time intervals for measuring the differences are greater than or equal to Is, the difference becomes too large and can not be compensated by offset decaults, it is advantageous to use a device described in the patent application. ... filed on the same day on behalf of the same applicant as the present patent application.

Ce dispositif remplace L'analyseur de variations du signal, pour les cellules concernées. This device replaces the signal variation analyzer for the cells concerned.

On voit sur la figure 4 que ce dispositif comprend un premier échantillonneur-bLoqueur inverseur 210 réalisé par un circuit HA 5320 distribué par la société Datel, par exemple. Le premier échantillonneur-bloqueur inverseur 210 est relié par une entrée E40 à la sortie Si2i d'un filtre passe-bas 50i d'une cellule Ci concernée par Ledit dispositif, c'est-å-dire dont les intervalles de temps de mesure des différences sont supérieurs ou égaux à Is. Le premier échantillonneur-bloqueur inverseur 210 est commandé par un signal de commande d'échantillonnage et de blocage délivré sur une entrée E41. It can be seen in FIG. 4 that this device comprises a first inverter sampler-buzzer 210 produced by an HA 5320 circuit distributed by Datel, for example. The first inverting and holding-blocker 210 is connected by an input E40 to the output Si2i of a low-pass filter 50i of a cell Ci concerned by said device, that is to say whose measurement time intervals of the Differences are greater than or equal to Is. The first inverting and holding-blocker 210 is controlled by a sampling and blocking control signal delivered to an input E41.

Le premier échantillonneur-bloqueur inverseur 210 délivre un signal sur une sortie S35. The first inverter sample-and-hold device 210 delivers a signal on an output S35.

Un second échantillonneur-bloqueur inverseur 220 réalisé à partir d'un circuit HA 5320, par exemple, est relié par une entrée E42 à la sortie S35 du premier échantillonneurbloqueur inverseur 210. A second inverter sample-and-hold circuit 220 made from an HA circuit 5320, for example, is connected via an input E42 to the output S35 of the first inverting inverter sampler 210.

Le second échantillonneur-bloqueur inverseur 220 est commandé par le même signal de commande d'échantillonnage et de blocage que celui commandant le premier échantillonneur-bloqueur inverseur 210. Le signal de commande d'échantillonnage et de blocage est délivré sur une entrée E43 du second échantillonneurbloqueur inverseur 220. Le second échantillonneur-bloqueur inverseur 220 délivre un signal sur une sortie S36. The second inverter sample-and-hold circuit 220 is controlled by the same sampling and blocking control signal as that controlling the first inverting and holding-blocker 210. The sampling and blocking control signal is delivered on an E43 input of the second inverter-dubbing sampler 220. The second inverting-and-holding sampler 220 outputs a signal on an output S36.

Un amplificateur inverseur 230 de gain g est relié par une entrée E44 à la sortie S36 du second échantillonneur-bloqueur inverseur 220. L'amplificateur inverseur 230 délivre un signal sur une sortie S37. An inverting amplifier 230 of gain g is connected by an input E44 to the output S36 of the second inverting and holding-off circuit 220. The inverting amplifier 230 delivers a signal on an output S37.

Un circuit 240 realisant une sommation est relie par une entrée E453 à la sortie S37 de l'amplificateur 230, par une entrée E452 à la sortie S35 du premier échantillonneur-bloqueur inverseur 210. Un potentiomètre P2 relie la sortie S12i à une entrée E451 du circuit 240 réalisant une sommation. Le circuit 240 réalisant une sommation délivre un signal sur une sortie S38 reliée à l'entrée E46 d'une porte analogique 250 réalisant un interrupteur. La porte analogique 250 est commandée par un signal de commande d'ouverture et de fermeture délivré sur une entrée
E47.A summing circuit 240 is connected via an input E453 to the output S37 of the amplifier 230, via an input E452 to the output S35 of the first inverting and holding-blocker 210. A potentiometer P2 connects the output S12i to an input E451 of the circuit 240 performing a summation. The summing circuit 240 outputs a signal on an output S38 connected to the input E46 of an analog gate 250 providing a switch. The analog gate 250 is controlled by an opening and closing command signal issued on an input
E47.

Ce signal de commande d'ouverture et de fermeture de la porte analogique 250, et le signal d'échantillonnage et de bLocage sont identiques à ceux délivrés sur l'analyseur des variations de l'amplitude d'un signal. This control signal for opening and closing the analog gate 250, and the sampling and locking signal are identical to those delivered on the analyzer of variations in the amplitude of a signal.

La porte analogique 250 délivre un signal sur une sortie S39 reliée à la sortie S7 des moyens 20 de mesure des différences d'amplitude. The analog gate 250 delivers a signal on an output S39 connected to the output S7 of the means 20 for measuring amplitude differences.

Le réglage du potentiomètre P2 permet d'obtenir un équilibrage en dynamique des signaux sommés par le circuit 240 réalisant une sommation. The adjustment of the potentiometer P2 makes it possible to obtain a dynamic balancing of the signals summed by the circuit 240 producing a summation.

Les cellules C1,..., Cm sont câblees en parallèle à une voie d'analyse directe Cd. Cells C1, ..., Cm are cabled in parallel to a direct analysis channel Cd.

La voie d'analyse directe Cd ne comprend qu'une porte analogique 70, réalisée à partir d'un circuit IH 5010 fabrique par la sociéte Intersil, réalisant un interrupteur, reliée par une entrée E22 à l'entrée E5 des moyens 20 pour mesurer des différences. La porte analogique 70 est commandée par un signal délivre sur L'entrée E22. La porte analogique 70 est reliée par une entrée Ep à L'entrée E3 des moyens 20 pour mesurer des différences d'amplitude et délivre un signal sur une sortie Sp reliée à la sortie S7 des moyens 20 pour mesurer des différences d'amplitude. The direct analysis channel Cd comprises only an analog gate 70, made from an IH circuit 5010 manufactured by the company Intersil, making a switch, connected by an input E22 to the input E5 of the means 20 for measuring differences. The analog gate 70 is controlled by a signal delivered on the input E22. The analog gate 70 is connected by an input Ep to the input E3 of the means 20 for measuring amplitude differences and delivers a signal on an output Sp connected to the output S7 of the means 20 for measuring differences in amplitude.

La voie d'analyse directe est utilisée pour analyser des signaux compris dans une gamme spectrale allant du continu à 25 Hz, par exemple. The direct analysis channel is used to analyze signals in a spectral range from DC to 25 Hz, for example.

Grâce au découpage spectral existant avant numerisation, il est possible, par exemple de detecter de tres faibles signaux (inférieurs à 50,*;V crête à crête, par exemple) et de période supérieure à 2W s, par exemple, même si ces signaux sont noyés dans de forts signaux de quelques volts crete à crete, par exemple, et de période 0,2 s par exemple. Thanks to the existing spectral division before digitization, it is possible, for example to detect very weak signals (less than 50, *; V peak to peak, for example) and period longer than 2W s, for example, even if these signals are embedded in strong signals of a few volts crest to peak, for example, and period 0.2 s for example.

Dans un autre mode de réalisation, on n'effectue pas de décomposition spectrale par L'intermédiaire d'une pluralité de cellules C1, ..., Cm. On utilise une seule cellule (toujours en parallèle avec une voie d'analyse directe ne comprenant qu'une porte analogique réalisant un interrupteur), cette cellule effectue des mesures de différences d'amplitude pendant une sequence fixée d'intervalles differents de temps. La séquence de temps peut etre logarithmique. In another embodiment, no spectral decomposition is performed through a plurality of cells C1,..., Cm. A single cell is used (always in parallel with a direct analysis channel comprising only an analog gate producing a switch), this cell makes amplitude difference measurements during a fixed sequence of different time intervals. The time sequence can be logarithmic.

On voit sur la figure 1 que la sortie S7 des moyens 20 pour mesurer des différences d'amplitude est reliée à L'entrée E6 d'un amplificateur codeur 30. L'amplificateur codeur 30 délivre un signal codé, numérique sur une sortie S9 reliée à une entrée E de moyens 35 de traitement dudit signal codé et numérique correspondant à la valeur d'une différence d'amplitude du signal délivre par le détecteur 5. Ces moyens 35 de traitement peuvent être une table traçante ou un micro-ordinateur. FIG. 1 shows that the output S7 of the means 20 for measuring amplitude differences is connected to the input E6 of an encoder amplifier 30. The encoder amplifier 30 delivers a digital coded signal on a connected output S9 at an input E of processing means 35 of said coded and digital signal corresponding to the value of a difference in amplitude of the signal delivered by the detector 5. These processing means 35 may be a plotter or a microcomputer.

L'amplificateur est, en outre, relie par une entre E8 à la sortie S2 des moyens 10 d'amplification, et d'autre part, par des sorties S8 et S18 et des entrées E7 et E10 aux entrées E9 et E21 et aux sorties S6 et S10 respectivement d'un séquenceur 40. Le séquenceur 40 comprend un circuit réalisant une fonction horloge, circuit comportant un quartz résonnant à 409,6 kHz par exemple, à partir duquel le séquenceur 40 engendre tous les signaux de commande et de declenchement aux fréquences désirées
Les fréquences necessaires pour définir tes fréquences de coupure des filtres passe-bas à capacités commutées, Les intervalles de temps des mesures de variations du signal pour chaque cellule, tes cycles de prise en compte des mesures de chaque cellule C1, Cm. The amplifier is furthermore connected by means of a link E8 to the output S2 of the amplification means 10, and secondly via outputs S8 and S18 and inputs E7 and E10 to the inputs E9 and E21 and to the outputs S6 and S10 respectively of a sequencer 40. The sequencer 40 comprises a circuit implementing a clock function, circuit comprising a quartz resonating at 409.6 kHz, for example, from which the sequencer 40 generates all the control signals and triggers to desired frequencies
The frequencies necessary to define the cutoff frequencies of the low-pass filters with switched capacitors, the time intervals of the measurements of the variations of the signal for each cell, the cycles of taking into account the measurements of each cell C1, Cm.

Le séquenceur 40 est relié par une entrée E20 à la sortie S17 des moyens 10 d'amplification. Un signal d'indication de saturation est délivré par les moyens 10 d'amplification sur
La sortie Spi?. The sequencer 40 is connected by an input E20 to the output S17 of the amplification means. A saturation indication signal is delivered by the amplification means on
The exit Spi ?.

Le séquenceur 40 permet la deconnexion des voies d'amplification saturées et un retour temporise aux grandes valeurs de gain des moyens 10 d'amplification, ceci par un signal délivre par une sortie S3 sur L'entrée E2 des moyens 10 d'amplification. The sequencer 40 allows the disconnection of the saturated amplification channels and a delay return to the large gain values of the amplification means 10, this by a signal delivered by an output S3 on the input E2 of the amplification means.

Le séquenceur 40 délivre des signaux sur une sorties11 reliée à l'entrée ED11des moyens 20 pour mesurer des différences d'amplitude. Les signaux délivrés sur la sortie SQllpermettent de définir les fréquences de coupure des différents filtres passebas 501, ..., 50m à capacites commutées. The sequencer 40 outputs signals to an output 11 connected to the input ED11 of the means 20 for measuring amplitude differences. The signals delivered on the output SQ11 make it possible to define the cutoff frequencies of the various low-pass filters 501,..., 50m with switched capacitors.

Le séquenceur 40 met en forme les signaux de commande d'échantillonnage commandant l'échantillonneur-bloqueur 80 et d'ouverture et de fermeture de la porte analogique 100. Ces signaux de commande sont issus du même quartz, ainsi leur phase relative peut être gardée constante. The sequencer 40 formats the sampling control signals controlling the sample-and-hold circuit 80 and the opening and closing of the analog gate 100. These control signals come from the same quartz, so that their relative phase can be kept. constant.

Le séquenceur 40 délivre des signaux de commande d'échantillonnage et de blocage sur une sortieSq4 reliée à
L'entrée eD4 des moyens 20 pour mesurer des différences d'amplitude et des signaux de commande d'ouverture et de fermeture sur une sorties5 reliée à L'entréetD5 des moyens 20 pour mesurer des différences d'amplitude.The sequencer 40 delivers sampling and blocking control signals to an output Sq4 connected to
The input eD4 of the means 20 for measuring amplitude differences and opening and closing control signals on an output 5 connected to the input D5 of the means 20 for measuring amplitude differences.

Les cellules C1, ..., Cm, Cd comprises dans les moyens 20 pour mesurer des différences d'amplitude sont utilisées de façon séquentielle. Ainsi, les portes analogiques 100 des cellules C1, ..., Cm et la porte analogique 70 de la cellule Cd, sont fermées les unes après les autres, commandées par les signaux délivrés sur la sortie SQ5 du séquenceur 40. Le signal délivré sur La sortie S7 sur l'entrée E6 de l'amplificateur codeur 30 correspond séquentiellement à une gamme de fréquences donnees. Le séquenceur 40 validant la cellule Ci, par exemple, délivre sur une sortie S10 reliée à l'entrée E10 de l'analyseur codeur 30 un signal indiquant le numéro i de la cellule Ci validée. Cells C1, ..., Cm, Cd included in the means 20 for measuring amplitude differences are used sequentially. Thus, the analog gates 100 of the cells C1, ..., Cm and the analog gate 70 of the cell Cd are closed one after the other, controlled by the signals delivered on the output SQ5 of the sequencer 40. The signal delivered on The output S7 on the input E6 of the encoder amplifier 30 sequentially corresponds to a given frequency range. The sequencer 40 validating the cell Ci, for example, delivers on an output S10 connected to the input E10 of the encoder analyzer 30 a signal indicating the number i of the validated cell Ci.

Dans un exemple non limitatif de système à quatre cellules C1, C2, C3, Cd, Cl correspondant à une gamme de fréquences 0,1 Hz-16Hz, C2 à une gamme 2mHz-0,1Hz, C3 à une gamme O,lmHz-lOmHz, Cd à une voie directe, les cellules C1, C2, C3, Cd sont validées pendant 5 ms chacune successivement. La cellule C1 est valide toutes les 20 ms, la cellule C2 toutes les secondes, la cellule C3 toutes les 20 s, La cellule Cd toutes les 20 ms. In a nonlimiting example of a four-cell system C1, C2, C3, Cd, C1 corresponding to a frequency range 0.1 Hz-16Hz, C2 to a range 2mHz-0.1Hz, C3 to a range O, lmHz- lOmHz, Cd to a direct path, cells C1, C2, C3, Cd are validated for 5 ms each successively. Cell C1 is valid every 20 ms, cell C2 every second, cell C3 every 20 seconds, cell Cd every 20 ms.

Dès qu'une cellule Ci par exemple est validée par te séquenceur 40, le séquenceur 40 délivre, par une sortie S6 sur une entrée E7 de L'amplificateur codeur 30, un signal impulsionnel de déclenchement. Après un déclenchement, commande par un front de descente du signal impulsionnel, l'amplificateur codeur 30 délivre un signal sur une sortie S8 reliée à une entrée
E9 du séquenceur 40. Le signal délivré sur t'entrée E9 est utilisé après traitement pour commander la fermeture de la porte analogique de la cellule Ci validée, Les autres portes analogiques des autres cellules etant ouvertes.As soon as a cell Ci for example is enabled by the sequencer 40, the sequencer 40 delivers, by an output S6 on an input E7 of the encoder amplifier 30, a trigger pulse signal. After a trigger, command by a falling edge of the pulse signal, the encoder amplifier 30 delivers a signal on an output S8 connected to an input
E9 of the sequencer 40. The signal delivered on the input E9 is used after processing to control the closing of the analog gate of the validated cell Ci, the other analog gates of the other cells being open.

On voit sur la figure 6, différents élements constituant l'amplificateur codeur 30. FIG. 6 shows different elements constituting the encoder amplifier 30.

L'entrée E7 reliée à la sortie S6 du séquenceur 40 est une entrée d'un circuit 120 de commande de la logique de l'amplificateur codeur 3D. The input E7 connected to the output S6 of the sequencer 40 is an input of a circuit 120 for controlling the logic of the 3D encoder amplifier.

Le circuit 120 de commande délivre sur une sortie S8 reliée à L'entrée E9 du séquenceur 40 un signal qui est traite par Le séquenceur 40. Ce signal a la forme d'un créneau de largeur 5 Lr.s, périodique. Ce signal apres traitement par Le séquenceur 40 commande séquentiellement la fin de différenciation de chaque cellule Ci. Le signal traité est délivré sur La sortie SQ5 du séquenceur 40. Le traitement consiste à positionner temporellement un créneau et à le diriger vers la cellule Ci validée par la sortieSQ5i correspondante. Le signal traite est Le signal d'ouverture et de fermeture des portes analogiques des cellules C1, ..., Cm, Cd. Pendant le créneau, la porte analogique de la cellule Ci validée est fermee.Le signal délivré sur la sortie S13i de l'analyseur 60i des variations d'amplitude correspond à la différence entre l'amplitude du signal délivré à L'entrée E14i de l'analyseur 60i des variations d'amplitude en début de différenciation et L'amplitude de ce même signal délivré à L'entrée 14i de L'analyseur 60i en fin de différenciation. The control circuit 120 delivers on an output S8 connected to the input E9 of the sequencer 40 a signal which is processed by the sequencer 40. This signal has the form of a slot of width 5 Lr.s, periodic. This signal after processing by the sequencer 40 sequentially controls the end of differentiation of each cell Ci. The processed signal is delivered on the output SQ5 of the sequencer 40. The processing consists in temporally positioning a slot and directing it towards the cell Ci validated by the corresponding SQ5i output. The signal processed is the signal of opening and closing of the analog doors of the cells C1, ..., Cm, Cd. During the slot, the analog gate of the validated cell Ci is closed. The signal delivered on the output S13i of the amplitude variation analyzer 60i corresponds to the difference between the amplitude of the signal delivered to the input E14i of the analyzer 60i of the amplitude variations at the beginning of differentiation and the amplitude of this same signal delivered to L input 14i of the analyzer 60i at the end of differentiation.

Le circuit 120 de commande délivre sur une sortie S18 reliée à l'entrée E21 du séquenceur 40, un signal qui est traité par le séquenceur 40. Ce signal a la forme d'un creneau de largeur 2 b s, par exemple, périodique. Ce signal apres traitement par le séquenceur 40 commande séquentiellement le debut de différenciation de chaque cellule Ci. Le signal traité est délivré sur La sortie SQ4 du séquenceur 40. Le traitement consiste à positionner temporellement un creneau et à le diriger vers une cellule Ci validée. Le signal traite est le signal de commande d'échantillonnage et de blocage.Pendant Les 2 < s de créneau, L'échantillonneur-bloqueur 80 de la cellule Ci validée fonctionne en echantillonneur : cela correspond au temps mort de la mesure Te, qui est une remise à zéro du signal délivré en sortie S15 du circuit 90 réalisant une sommation (cf figure 3). The control circuit 120 delivers on an output S18 connected to the input E21 of the sequencer 40, a signal that is processed by the sequencer 40. This signal has the form of a slot of width 2 b s, for example, periodic. This signal after processing by the sequencer 40 sequentially controls the beginning of differentiation of each cell Ci. The processed signal is delivered on the output SQ4 of the sequencer 40. The processing consists in temporally positioning a slot and directing it to a validated cell Ci. The processed signal is the sampling and blocking control signal. During the 2 ns of slot, the sampler-and-holder 80 of the validated cell Ci operates as a sampler: this corresponds to the dead time of the measurement Te, which is a resetting of the signal delivered at the output S15 of the circuit 90 performing a summation (see FIG. 3).

Après le passage du creneau, L'échantillonneur-bloqueur 80 fonctionne en bloqueur, pendant la duree Tb, le signal en sortie S15 du circuit 90 realisant une sommation suit les variations du signal applique à L'entrée E14i de l'analyseur 60i des variations d'amplitude.After the passage of the crenel, the sample-and-hold device 80 operates as a blocker, during the duration Tb, the output signal S15 of the circuit 90 performing a summation follows the variations of the signal applied to the input E14i of the analyzer 60i variations amplitude.

Le circuit 120 de commande délivre sur une sortie S20 un signal ayant la forme d'un créneau de largeur 2,5 s, par exemple, periodique. Les créneaux de ce signal sont temporellement contenus dans les creneaux du signal délivré par le circuit 120 de commande sur la sortie S8. Le décalage temporel entre Les deux signaux (décalage de 2,5% s, par exemple) permet d'éviter, comme nous allons le voir, une prise en compte dans la suite du traitement des signaux à analyser, des signaux parasites délivrés par la commutation des portes analogiques en sortie des cellules C1, ..., Cm, de mesure de différences. The control circuit 120 delivers on an output S20 a signal in the form of a slot of width 2.5 s, for example, periodic. The slots of this signal are temporally contained in the slots of the signal delivered by the control circuit 120 on the output S8. The time difference between the two signals (offset of 2.5% s, for example) makes it possible, as we will see, to avoid taking into account in the further processing of the signals to be analyzed, parasitic signals delivered by the switching the analog gates at the output of the cells C1, ..., Cm, for measuring differences.

Dans l'exemple de systeme comportant quatre cellules, chaque cellule est validée pendant 5 ms, par exemple, mais à des périodes différentes (C1, Cd : 20 ms, C2:îs, C3:20s, par exemple). Pendant Les 5 ms où une cellule est validée, le circuit 120 de commande inhibe son entrée E7, ainsi tout décLenchement parasite de L'amplificateur codeur 30 est évité. In the example system with four cells, each cell is validated for 5 ms, for example, but at different times (C1, Cd: 20 ms, C2: 1s, C3: 20s, for example). During the 5 ms when a cell is enabled, the control circuit 120 inhibits its input E7, so any spurious trip of the encoder amplifier 30 is avoided.

La sortie S20 du circuit 120 de commande est reliée à une entrée E30 d'un échantillonneur-bloqueur inverseur 110 réalisé par un circuit HA 5320, par exemple. Cet échantillonneurbloqueur inverseur 110 est commande par le signal délivré par la sortie S20 du circuit 120 de commande. Pendant les 2,5 Hz s du creneau, l'échantillonneur-bloqueur inverseur 110 fonctionne en échantillonneur ; le signal délivré par la sortie S7 des moyens 20 pour mesurer des différences d'amplitude sur une entrée E6 de l'échantillonneur-bloqueur inverseur 110 (entrée E6 qui correspond à l'entrée de l'amplificateur codeur 30) est recopie en sortie S21 de l'échantillonneur-bloqueur inverseur 110.En dehors de ces créneaux, l'echantillonneur-bloqueur inverseur fonctionne en bloqueur. The output S20 of the control circuit 120 is connected to an input E30 of an inverting-and-hold sampler 110 produced by an HA circuit 5320, for example. This inverter blocking sampler 110 is controlled by the signal delivered by the output S20 of the control circuit 120. During the 2.5 Hz s of the crenel, the inverting and inverting sampler 110 operates as a sampler; the signal delivered by the output S7 of the means 20 for measuring amplitude differences on an input E6 of the inverting-and-holding sampler 110 (input E6 corresponding to the input of the encoder amplifier 30) is copied to the output S21 In addition to these slots, the inverter-and-blocker operates as a blocker.

L'échantillonneur-bloqueur inverseur 110 est relié par sa sortie S21 à l'entrée E231 d'une voie d'amplification V1. The inverting-and-holding circuit-breaker 110 is connected by its output S21 to the input E231 of an amplification channel V1.

Une voie d'amplification Vj, j allant de 1 à n, est représentée schématiquement figure 6. L'entrée E23j de La voie Vj correspond à une entre d'un amplificateur 180 de gain Gj. Par exemple, on peut avoir 3 voies d'amplification de gain G1=10,
G2=100, G3=1000. L'amplificateur 180, du type OPA27, fabriqué par la Société Analog Device délivre un signal sur une sortie S28 reliée à une entrée E35 d'un détecteur de saturation 190. Ce détecteur de saturation 190 est réalisé avantageusement au moyen de résistances et de portes analogiques du type "trigger de
Schmitt" en technologie CMOS ; des circuits de type CMOS 4093 fabriqués par RCA peuvent être utilisés.Si la tension appliquée à une voie d'amplification Vj est superieure (en valeur absolue) à 1ûV, par exemple, La voie d'amplification Vj est saturée et par conséquent déconnectée. Lorsque toutes les voies d'amplification
V1, ..., Vn sont portées à une tension comprise entre -10V et +10V, par exemple, le gain maximum est autorisé, aucune voie n'est saturée.An amplification path Vj, j ranging from 1 to n, is shown schematically in FIG. 6. The input E23j of the channel Vj corresponds to a gain gain amplifier Gj. For example, one can have 3 gain amplification channels G1 = 10,
G2 = 100, G3 = 1000. The amplifier 180, of the OPA27 type, manufactured by the Analog Device Company delivers a signal on an output S28 connected to an input E35 of a saturation detector 190. This saturation detector 190 is advantageously produced by means of resistors and gates. analogue of the "trigger of
Schmitt "in CMOS technology, circuits of the CMOS 4093 type manufactured by RCA can be used. If the voltage applied to an amplification channel Vj is greater (in absolute value) than 10V, for example, the amplification channel Vj is saturated and therefore disconnected When all amplification
V1, ..., Vn are brought to a voltage between -10V and + 10V, for example, the maximum gain is allowed, no channel is saturated.

Le détecteur de saturation 190 délivre un signal d'indication de saturation sur une sortie S29. La sortie S29 est reliée d'une part à une sortie S22j de La voie d'amplification Vj et d'autre part à une entrée E37 d'une porte analogique 200 réalisant un interrupteur. La porte analogique 200 peut être réalisée grâce à un circuit IH5010, fabriqué par La Société
Intersil. Le signal d'indication de saturation délivré par la sortie S29 du détecteur de saturation 190 sur L'entrée E37 de la porte analogique 200 permet la commande de la fermeture de la porte analogique 200 si La voie d'amplification n'est pas saturée.The saturation detector 190 outputs a saturation indication signal on an output S29. The output S29 is connected on the one hand to an output S22j of the amplification channel Vj and on the other hand to an input E37 of an analog gate 200 producing a switch. The analog gate 200 can be realized through an IH5010 circuit, manufactured by the Company
Intersil. The saturation indication signal delivered by the output S29 of the saturation detector 190 to the input E37 of the analog gate 200 allows the control of the closing of the analog gate 200 if the amplification channel is not saturated.

La sortie S28 de l'amplificateur 180 est aussi reliée à une entrée E36 de la porte analogique 200. The output S28 of the amplifier 180 is also connected to an input E36 of the analog gate 200.

La porte analogique 200 délivre un signal sur une sortie S23j qui est une sortie de la voie d'amplification Vj. The analog gate 200 delivers a signal on an output S23j which is an output of the amplification path Vj.

Les voies d'amplification Vu, ..., Vn ont Leurs sorties
S221, ..., S22n respectives reliées à des entrées ET1, ..., ETn d'un transcodeur 140. Le transcodeur 140 permet un codage sur deux bits, par exemple, d'une valeur d'un coefficient d'amplification applique sur le signal délivre sur La sortie S21 de l'échantillonneur-bloqueur inverseur 110. Le transcodeur 140 est du type 4532 fabriqué par la Société RCA, par exemple.The amplification channels Vu, ..., Vn have their outputs
S221, ..., S22n respective connected to inputs ET1, ..., ETn a transcoder 140. The transcoder 140 allows a coding on two bits, for example, a value of a coefficient of amplification applies on the signal delivers on the output S21 of the inverting-and-holding sampler 110. The transcoder 140 is of the type 4532 manufactured by RCA, for example.

Chaque voie Vj est reliée par une entre E23j à une sortie S23j-1 de la voie Vj-1 précédente. La voie V1 est reliée par son entrée E231 à la sortie S21 du circuit échantillonneurbloqueur inverseur 110. Each channel Vj is connected by a link E23j to an output S23j-1 of the preceding channel Vj-1. The channel V1 is connected via its input E231 to the output S21 of the inverter sampling circuit 110.

Les voies d'amplification V1, ..., Vn sont reliées par leurs sorties respectives S231, ..., S23n aux entrées E241,
E24n d'un circuit 150 réalisant une sommation. Le circuit 150 realisant une sommation est du type IH5010 fabriqué par la
Société Intersil, par exemple.The amplification channels V1, ..., Vn are connected by their respective outputs S231, ..., S23n to the inputs E241,
E24n of a circuit 150 performing a summation. The circuit 150 carrying out a summation is of the IH5010 type manufactured by the
Intersil company, for example.

Une voie directe Vd est reliée à La sortie S21 de l'échantillonneur-bloqueur inverseur 110 et à l'entrée E23d du circuit 150 réalisant une sommation. Le circuit 150 réalisant une sommation délivre un signal sur une sortie S25 reliée à une entre E25 d'un codeur 160 analogique-numérique. Le codeur 160 est du type AD 573 fabriqué par la Société Analog-Device. A direct channel Vd is connected to the output S21 of the inverting sample-and-hold device 110 and to the input E23d of the circuit 150 summing. The summing circuit 150 outputs a signal on an output S25 connected to an E25 between an analog-to-digital encoder 160. The encoder 160 is of the AD 573 type manufactured by the Analog Device Company.

Le signal analogique délivre par La sortie S25 du circuit 150 réalisant une sommation est codé en binaire par le codeur 160 sur 10 bits, par exemple, 9 bits pour La valeur du signal, 1 bit pour le signe. The output signal S25 of the summing circuit 150 is encoded in binary by the 10 bit encoder 160, for example, 9 bits for the signal value, 1 bit for the sign.

Pour un codeur de 10 bits, les signaux à coder étant compris entre -10V et +10V, par exemple, la définition minimale sur un signal est d'environ +/-10 mV, par exemple. For a 10-bit encoder, the signals to be coded being between -10V and + 10V, for example, the minimum definition on a signal is about +/- 10 mV, for example.

Le circuit 120 de commande délivre sur une sortie S19 un signal de commande de déclenchement du codeur 160. La sortie S19 est reliée à une entre E29 du codeur 160. Un monostable compris dans le circuit 120 de commande permet une nise en attente de 30 + s, par exemple, du déclenchement du codeur 160 par rapport au moment où le circuit de commande délivre un signal sur la sortie S18. Le signal délivré sur la sortie 518 marque le début d'une operation de différenciation par une cellule Ci. The control circuit 120 delivers on an output S19 a triggering control signal from the encoder 160. The output S19 is connected to a link E29 of the encoder 160. A monostable element included in the control circuit 120 enables a waiting state of 30 + s, for example, the triggering of the encoder 160 with respect to the moment when the control circuit delivers a signal on the output S18. The signal delivered on the output 518 marks the beginning of a differentiation operation by a cell Ci.

Cette mise en attente permet d'éviter de prendre en compte dans le codage des signaux parasites pouvant exister pendant une période de stabilisation des éléments de l'amplificateur codeur 30. Une fois le codeur 160 declenché, l'opération de codage dure 20 > s, par exemple. Au bout de cette durée, Le codeur 160 délivre sur une sortie S26 un signal de fin de conversion et sur une sortie S27 le signal représentant les différences d'amplitude codées numériquement.This holding makes it possible to avoid taking into account in the coding spurious signals that may exist during a period of stabilization of the elements of the encoder amplifier 30. Once the encoder 160 has been triggered, the coding operation lasts 20 seconds. , for example. At the end of this period, the encoder 160 delivers on an output S26 an end of conversion signal and on an output S27 the signal representing the numerically encoded differences in amplitude.

La sortie S27 du codeur 160 est reliée à une entrée E27 d'un registre 170 composé par l'assemblage de deux registres 40174 de 6 bits chacun et d'un registre 4042 de 4 bits, par exemple. Le signal numérique délivré par la sortie S27 est constitué de 10 bits, par exemple, (9 bits pour le signal, 1 pour le signe), il est donc recopié sur 10 bits du registre 170. Deux autres bits, par exemple, du registre 170 sont consacrés à la recopie du signal numérique correspondant au coefficient d'amplification par les moyens 10 d'amplification délivrés sur la sortie S2. La sortie -S2 est reliée à une entrée E8 du registre 170. The output S27 of the encoder 160 is connected to an input E27 of a register 170 composed by the assembly of two registers 40174 of 6 bits each and a register 4042 of 4 bits, for example. The digital signal delivered by the output S27 consists of 10 bits, for example (9 bits for the signal, 1 for the sign), it is therefore copied on 10 bits of the register 170. Two other bits, for example, of the register 170 are devoted to the copying of the digital signal corresponding to the amplification coefficient by the amplification means 10 delivered on the output S2. The output -S2 is connected to an input E8 of the register 170.

Le transcodeur 140 délivre un signal numérique sur une sortie S24 reliée à une entrée E28 du registre 170. Le signal numérique délivré par la sortie S24 correspond au coefficient de gain de l'amplificateur codeur. Ledit signal est codé sur deux bits, par exemple. The transcoder 140 delivers a digital signal on an output S24 connected to an input E28 of the register 170. The digital signal delivered by the output S24 corresponds to the gain coefficient of the encoder amplifier. Said signal is coded on two bits, for example.

Le séquenceur 40 délivre sur une sortie S10 un signal numérique correspondant- au numéro i de la cellule Ci qui est validée (ou au numéro d pour la cellule directe Cd). Ce dernier signal numérique est codé sur deux bits, par exemple, et il est délivré sur une entrée E10 du registre 170. Un chargement du registre 170 par recopie des signaux délivrés sur les entrées E8,
E28, E10, E27 est effectue à chaque fois qu'une signal de fin de conversion est délivré sur la sortie 526 du codeur 160. La sortie S26 est reliée à l'entrée E26 du registre 170.The sequencer 40 delivers on an output S10 a digital signal corresponding to the number i of the cell Ci which is validated (or to the number d for the direct cell Cd). This last digital signal is coded on two bits, for example, and it is delivered on an input E10 of the register 170. A loading of the register 170 by copying signals delivered on the inputs E8,
E28, E10, E27 is performed each time an end of conversion signal is output on the output 526 of the encoder 160. The output S26 is connected to the input E26 of the register 170.

Le registre 170 délivre sur une sortie S9 un signal codé, numérique qui correspond à une difference d'amplitude du signal délivré en sortie S du detecteur 5, différence effectuée pendant un intervalle de temps et une gamme de fréquences donnés. The register 170 delivers on an output S9 a digital coded signal which corresponds to a difference in amplitude of the signal delivered at the output S of the detector 5, a difference made during a given time interval and a given frequency range.

Ce signal correspond à la valeur de ladite différence d'amplitude, aux coefficients dtamplification qui lui ont été attribués, à la gamme de fréquences dans laquelle elle est mesurée (numero de la cellule Ci ou Cd).This signal corresponds to the value of said difference in amplitude, to the amplification coefficients which have been attributed to it, to the frequency range in which it is measured (cell number Ci or Cd).

Un signal correspondant à un intervalle de temps de mesure de différence donné est présent sur la sortie S9 pendant une durée minimum de 5 ms, par exemple. A signal corresponding to a given difference measurement time interval is present on the output S9 for a minimum duration of 5 ms, for example.

Le signal délivré par la sortie S9 du registre 170 qui correspond à la sortie de l'amplificateur codeur 30, est traité par des moyens 35 de traitement, un micro-ordinateur, par exemple
La sortie S9 du registre 170 est reliée à l'entrée E des moyens 35 de traitement.The signal delivered by the output S9 of the register 170 which corresponds to the output of the coding amplifier 30 is processed by processing means, a microcomputer, for example
The output S9 of the register 170 is connected to the input E of the processing means 35.

Les moyens mis en oeuvre dans un système selon l'invention permettent de délivrer sur La sortie S9 un signal digitalisé avec un débit n'excédant pas 2021 mots numériques en 20 s, (un mot numérique comprend 16 bits), par exemple. Le signal analysé par mesures de différences est représenté sur 1021 mots numériques, par exemple. A cette représentation par différences peut s'ajouter une representation classique par voie directe, si
L'échantillonnage sur la voie directe s'effectue toutes les 20 ms, par exemple, alors ta représentation totale se fait sur 2021 mots numériques de 16 bits. The means implemented in a system according to the invention make it possible to deliver on output S9 a digitized signal with a bit rate not exceeding 2021 digital words in 20 s, (a digital word comprises 16 bits), for example. The signal analyzed by difference measurements is represented on 1021 digital words, for example. To this representation by differences can be added a classical representation by direct way, if
Sampling on the direct channel is done every 20 ms, for example, so the total representation is done on 2021 16-bit digital words.

Claims

1. A system for acquiring and converting digitally a signal connected by a link E1 to an output S of a detector (5), said detector delivering on the output S an analog signal, characterized in that it comprises:

amplification means (10) connected by the input

El at the output S of the detector (5) and delivering on an output S1 a signal corresponding to the signal delivered by the amplified output S, said amplifying means (10) further supplying a saturation indication signal on an output S17 , and a signal corresponding to an amplification coefficient on an output S2,

means (20) for measuring differences in the amplitude of the signal delivered by the output S1 of the amplification means (10), these difference measurements being carried out during a plurality of time intervals, these means (20) for measuring amplitude differences being connected by an E3 to the output S1 and delivering a signal on an output

S7,

an encoder amplifier (30) connects via an input E6 to the output S7 means (20) for measuring amplitude differences and delivering on an output S9 a coded digital signal corresponding to the value of a difference of amplitude of the signal delivered by the detector (5), this encoder amplifier (30) being further connected by an input E8, to the output S2 of the amplification means (10) and delivering signals on the outputs S8 and S18,

a sequencer (40) comprising a circuit producing a clock function, this sequencer (40) being connected by an input E20 to the output S17 of the amplification means (10) and also being connected by an input E9 to the output S8 of the encoder amplifier (30), and connected by an input E21 to the output S18 of the encoder amplifier (30), this sequencer (40) providing a control signal on an output S3 connected to an input E2 of the means (10). ), also outputting control signals to outputs SQ4 and SQ5 respectively connected to inputs ED4 and ED5, means (20) for measuring amplitude differences, outputting reference signals to an output SQ11 connected to an amplifier. input ED11 means (20) for measuring amplitude differences, the outputs SQ4,

SQ5, SQ11 of the sequencer (40) each grouping a plurality of outputs and the inputs ED4, ED5, ED11 means (20) for measuring amplitude differences each grouping a plurality of inputs, this sequencer (40) delivering a signal triggering on an output S6 connected to an input E7 of the encoder amplifier (30) and delivering a signal on an output S10 connected to an input E10 of the encoder amplifier (30).

A system for acquiring and digitally converting a signal according to claim 1, characterized in that the means (20) for measuring amplitude differences comprise a plurality of cells Ci, where i is an integer ranging from 1 at m, m denoting the number of cells, each cell C1 performing amplitude difference measurements during a fixed time interval; the input ED11 of the means (20) for measuring amplitude differences comprising the inputs EDili, i ranging from 1 to m, m denoting the number of cells, the output SQ11 of the sequencer (40) comprising the outputs SQ11i, i ranging from from 1 to m, the inputs Ex111, ... EDl? m being respectively connected to the outputs SQ111, ... SQllm, the input ED4 of the means (20) for measuring amplitude differences comprising the inputs ED4i, i ranging from from 1 to m, m denoting the number of cells, the output SQ4 of the sequencer (40) comprising the outputs SQ4i, i ranging from 1 to m, the inputs ED41,..., ED4m being respectively connected to the outputs SQ41, .. .SQ4m, the input ED5 of the means (20) for measuring amplitude differences comprising the inputs EDSi, i ranging from 1 to m, and ED5d, the output SQ5 of the sequencer comprising the outputs SQ5i, i ranging from 1 to m and SQ5d, the ED51 inputs,

EDSm, ED5d being respectively connected to the outputs SQ51,

SQ5m, SQ5d; each cell comprising

a low-pass filter (50i) connected by inputs E121 and E13i to the inputs E3 and EDili, respectively, means (20) for measuring differences in amplitude, and delivering on an output S12i a filtered signal,

an analyzer (6) which varies the amplified signal connected by an input E14i to the output S12i and by inputs

E15i and EI6i at the inputs ED4i and D5i respectively means for measuring amplitude differences, and delivering a signal at an output S13i, said output S13i being connected to the output

S7 means (20) for measuring differences in amplitude, and in that the cells Ci are wired in parallel to a direct analysis channel Cd comprising only an analog gate (70), making a switch, connected by an entry E22 at the entrance

ED5d means (20) for measuring differences and controlled by the signal delivered on the output SQ5d of the sequencer (40), the analog gate (70) is connected by an input Ep to the input E3 of the means (20) for measuring amplitude differences and by an output Sp at the output S7 of the means (20) for measuring amplitude differences; The signal delivered on the corresponding output S7 is in accordance with the difference measurements made during each time interval as well as with the measurement carried out by the direct analysis channel Cd.

3. Digital analog signal acquisition and conversion system according to claim 1, characterized in that the means (20) for measuring amplitude differences comprise a single cell making measurements of amplitude differences during a sequence. set different time interval, the cell comprising ::

a low-pass filter (50i) connected by inputs E121 and E13i to the inputs E3 and ED11, respectively, means (20) for measuring amplitude differences and delivering on an output S12i a filtered signal,

an analyzer (60i) for variations of the amplified signal connected via an input E14i to the output S12i and by inputs

E15i and E16i inputs ED4 and ED5 respectively means (20) for measuring amplitude differentials, and delivering a signal on an output S13i, said output S13i being connected to the output S7 means (20) for measuring differences in amplitude, and in that the cell is connected in parallel to a direct analysis channel comprising only an analog gate (70), making a switch, connected by an input to the input

EDSd means (20) for measuring differences and controlled by the signal delivered on the output S05d of the sequencer (40).

4. Digital analog acquisition and conversion system of a signal according to any one of claims 1 and 2, characterized in that the low-pass filters (50i) used in the cells Ci are switched capacitors.

5. System for acquiring and converting a digital signal analogously according to any one of claims 1, 2 and 4, characterized in that the analyzer (60i) of the amplified signal variations comprises:

an inverting-and-holding sampler (80) connected by an input E17 to the input E14i of the analyzer (60i) of the variations of the amplified signal and connected on the other hand by the input

E15i at the input ED4i means (20) for measuring differences in amplitude, this inverting-and-holding sampler (80) delivering on an output S14 a signal,

a circuit (90) carrying out a summation connected, on the one hand, by an input E182 to the output S14 of the inverting-and-holding sampler (80) and, on the other hand, by an input E181 to an output of a potentiometer P1 whose input is connected to the input E14i of the analyzer 60i, the circuit (90) producing a summation delivering a signal on an output S15,

an analog gate (100), producing a switch, connected by a link E19 to the output S15 of the summing circuit (90), this analog gate (100) delivering a signal on an output S16 connected to the output

S13i of the analyzer (60i) variations of the amplified signal, and being connected by the input Elbia input ED5i means (20) for measuring differences in amplitude.

6. System for the acquisition and digital conversion of a signal according to any one of claims i to 5, characterized in that the amplifier-encoder (30) comprises:

a control circuit (120) connected via an input E7 to the output S6 of the sequencer (40) and delivering on S18 and S8 outputs control signals to the inputs E21 and E9 of the sequencer (40), respectively, said circuit Controller (120) providing a control signal at an output S20 and outputting at an output S19 a conversion start signal,

an inverting-and-hold circuit (110) connected by the input E6 to the means (20) for measuring amplitude differences, and connected to the output S20 of the control circuit (120) via an input E30, said circuit ( 110) inverter-and-hold circuit delivering a signal on an output S21,

a plurality of amplification channels Vj, j being an integer ranging from 1 to n, where n denotes being the number of channels, each channel Vj being connected by an input E23j to an output

S23j-1 of the previous Vj-1 channel; the channel VI being connected by a link between E231 to the output S21 of the inverter sampling-inverter circuit (110), each amplifier channel Vj comprising:

a circuit (180) amplifier connected by the input

E23j at the output S23j-1 of the preceding amplification channel, delivering a signal on an output S28,

a detector (190) for saturating the amplification channel connected by an input E35 to the output S28 of the amplifier circuit (180), said saturation detector (190) delivering a signal on an output S29 connected to the output S22j of said amplification path,

an analog gate (200), making a switch, controlled by the signal delivered on the output 529 of the saturation detector (190) to an input E37, the analog gate (200) being connected by an input E36 to the output S28 of the amplifier circuit (180), and outputting a signal on the output S23j of the amplification channel Vj; said encoder amplifier (30) further comprising:

a transcoder (140) connected by inputs ETj, j being an integer ranging from 1 to n, n being equal to the number of amplification channels, to the outputs S221,..., S22n of the amplification channels, and delivering a signal on an output S24,

a circuit (150) producing a summation connected via inputs E241,... E24n respectively to the outputs S231,

S23n, channels V1, ..., Vn of amplification, and by one between

E23d at the output S21 of the inverter-and-hold circuit (110) and delivering a signal at an output S25,

an analog-digital encoder (160) connected via an input E25 to the output S25 of the summing circuit (150), an analog-digital encoder triggered by the signal delivered by the output S19 of the control circuit (120) on a input E29, and outputting a coded signal on an output S27, and a load control signal on an output S26,

an output register (170) connected by an input E27 to the output S27 of the analog-to-digital encoder (160), via an input E26 to the output S26 of the analog-to-digital encoder (160), via an input E28 at the output S24 of the transcoder (140), by the input E8 at the output S2 of the amplification means (10), and by the input E10 at the output S10 of the sequencer, the output register (170) delivering a digital signal, coded on the output S9, this coded digital signal corresponding sequentially to each measured amplitude difference during each time interval and to the direct measurement of the signal delivered by the output S of the detector (5), said coded digital signal indicating also the frequency range analyzed and the amplification coefficients applied on the one hand to the signal delivered by the output S of the detector (5) and on the other hand to differences in amplitude.