FR2633743A1 - Unite de memoire a semi-conducteur simulant une unite de disque magnetique - Google Patents
Unite de memoire a semi-conducteur simulant une unite de disque magnetique Download PDFInfo
- Publication number
- FR2633743A1 FR2633743A1 FR8908705A FR8908705A FR2633743A1 FR 2633743 A1 FR2633743 A1 FR 2633743A1 FR 8908705 A FR8908705 A FR 8908705A FR 8908705 A FR8908705 A FR 8908705A FR 2633743 A1 FR2633743 A1 FR 2633743A1
- Authority
- FR
- France
- Prior art keywords
- section
- pseudo
- signal lines
- records
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0662—Virtualisation aspects
- G06F3/0664—Virtualisation aspects at device level, e.g. emulation of a storage device or system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
L'invention concerne une unité de mémoire à semi-conducteur simulant une unité de disque magnétique. L'unité de mémoire comporte une mémoire 1, une section de transfert de données 2, une section de contrôle 3, une section d'interface 4, ladite unité de mémoire permettant d'obtenir une durée de recherche d'enregistrement indépendante du numéro d'enregistrement recherché. Application aux ordinateurs, aux stations de travail.
Description
UNITE DE MEMOIRE A SEMI-CONDUCTEUR SIMULANT UNE
UNITE DE DISQUE MAGNETIQUE
La présente invention concerne une unité de mémoire à semi-conducteur simulant une unité de disque magnétique.
UNITE DE DISQUE MAGNETIQUE
La présente invention concerne une unité de mémoire à semi-conducteur simulant une unité de disque magnétique.
Une unité de mémoire à semi-conducteur conventionnelle simulant une unité de disque magnétique (connue habituellement comme une unité de disque à semi-conducteur) est pourvue d'une section de mémoire consistant en un arrangement d'éléments de mémoire à semi-conducteur et en une section de contrôle pour décoder différents ordres pour une unité de disque magnétique fournis par une unité centrale pour avoir accès à la section de mémoire afin que l'unité centrale pense que l'accès à une unité de disque magnétique a été obtenu.
Dans une unité de mémoire à semi-conducteur conventionnel de ce type, une partie de numéros d'enregistrement est prévue au début de chacun des enregistrements stockés dans la section de mémoire. Lorsqu'elles recherchent un enregistrement spécifique, les parties de numéros d'enregistrement sont successivement lues sur une zone de pseudo-piste dans la section de mémoire à partir du début de la zone en descendant, et chaque partie de numéros d'enregistrement lue est comparée avec le nombre de l'enregistrement spécifique à trouver pour voir s'ils sont identiques. Comme il faut se référer aux parties de numéros d'enregistrement à partir du début de la zone de pseudo-piste, si l'enregistrement spécifique est dans la deuxième moitié de la zone de piste, de ce fait il faudra comparer plus de parties de numéros d'enregistrement.Ainsi, l'unité conventionnelle présente un inconvénient qui est que le temps requis pour la recherche d'enregistrements dépend du nombre de l'enregistrement spécifique à chercher.
Un objectif de la présente invention est de fournir une unité mémoire ne présentant pas cet inconvénient.
Selon un aspect de cette invention, on fournit une unité mémoire à semi-conducteur simulant une unité de disque magnétique pour lire des données et écrire des données sur un moyen d'enregistrement magnétique dans lequel, une pluralité de pistes étant définies, une pluralité d'enregistrement sont assignés à chacune desdites pistes, qui comprend : des moyens de mémoire, où une pluralité de zones de pseudo-pistes sont définies correspondant à la pluralité de pistes définies pour le moyen d'enregistrement magnétique, pour stocker une pluralité de pseudoenregistrements constituant une partie de chacune des zones de pseudo-pistes et correspondant à la pluralité d'enregistrements assignés à chacune des pistes du moyen d'enregistrement magnétique, et pour stocker une pluralité d'éléments de données de vérification de la même longueur de données comprenant des parties d'adresses respectives désignant les positions de stockage respectifs des pseudo-enregistrements et constituant une partie de chacune des zones de pseudo-pistes; et des moyens de contrôle pour recevoir des commandes et des numéros d'enregistrements différents depuis une unité centrale afin d'avoir accès aux enregistrements dans le moyen d'enregistrement magnétique de l'unité de disque magnétique, référençant celui des éléments de données de vérification désigné sur la base d'un des numéros d'enregistrement et la longueur de. données en réponse à une des commande et ayant accès à un des pseudoenregistrements désignés par la partie d'adresse contenue dans cet élément des éléments de données de vérification.
D'autres caractéristiques et avantages de l'invention apparaitront clairement de la description suivante en se référant aux dessins joints où la figure 1 est un schéma d'un mode de réalisation de l'invention; les figures 2A à 2E sont des organigrammes pour décrire le fonctionnement du mode de réalisation; la figure 3 montre une carte mémoire d'une section de mémoire i; et la figure 4 est un diagramme pour illustrer le format d'un élément de données de vérification.
Se référant à la figure 1, un mode de réalisation de l'invention comprend une section de mémoire RAM 1 ayant une pluralité d'éléments semi-conducteurs comme éléments de mémoire, une section de transfert de données 2 reliée à la section de mémoire 1 par des lignes de signaux 14, une section de contrôle 3 reliée a la section de mémoire 1 par des lignes de signaux 19 et 20 et à la section de transfert 2 via les lignes de signaux 17 et 18, une section d'interface 4 reliée à la section de transfert 2 par des lignes de signaux 13 et à la section de contrôle 3 par des lignes de signaux 15 et 16, et des lignes de signaux 11 et t2 pour relier une unité centrale (non illustrée) et l'unité d'interface 4.La section de mémoire 11, telle qu'une unité de mémoire centrale utilisée dans un système de traitement de donnees conventionnel, répond à un signal d'adresse provenant de l'extérieur pour stocker des données dans une position de stockage désignée par le signal d'adresse ou pour sortir des données de la position de stockage. La section de mémoire 1 peut remplacer, par exemple, le dispositif DAS de stockage à accès direct 16 dévoilé dans le Brevet U.S n0 4 237 533 L'unité centrale mentionnée ci-dessus correspond, par exemple, à un appareil comprenant le canal 12 et l'unité centrale de traitement 11 dévoilée dans le brevet U.S. La section d 'interface 4 et la section de transfert 2 correspondent, par exemple, à la logique d'interface 17 et à un circuit compris dans la fonction de contrôle 21 dévoilée dans le brevet US, respectivement.
Le contenu de la section de mémoire 1 va maintenant être décrit. Puisqu'elle est utilisée à la place d'une unité de disque magnétique, l'unité de mémoire 1 a un format magnétique similaire à celui d'un disque magnétique. Ainsi, comme illustré en figure 3, des zones de stockage pour la première piste (0) jusqu a la dernière piste (T) du premier cylindre (0), appelées zones de pseudo-pistes, sont assignées en ordre ascendant d'adresses dans la section de mémoire 1, et la zone de stockage pour la première piste (o) du deuxième cylindre (10 est assignée près de celle pour la dernière piste (T) du cylindre (0). Des zones de stockage sont assignées de cette manière à toutes les pistes de tous les cylindres, jusqu'à la dernière piste (T) du dernier cylindre (M).Une zone de stockage de données de vérification et une zone de stockage d'enregistrement qui constituent une zone de stockage sont assignées pour chaque piste.
Chacun des éléments de données de vérification, comme illustré en figure 4, consiste en une partie de nombre de cylindre, une partie de nombre de piste (partie de nombre de tête), une partie de numéro d'enregistrement, une partie de longueur de donnée et une partie d'adresse correspondante. La partie d'adresse correspondante et la partie de longueur de donnée de chaque élément de donnée de vérification CR(i) indiquent l'adresse principale et la longueur de l'enregistrement correspondant R(i) respectivement.
La section de contrôle 3 fonctionne conformément a un microprogramme stocké dans un circuit de stockage de contrôle interne. Les diagrammes de traitement relatifs à l'invention sont illustrés dans les figures 2A à 2E.
Ensuite, un fonctionnement du mode de réalisation sera décrit en se référant aux figures 1 et 2A a 2E.
D'abord, la section d'interface 4, avertie du lancement d'une commande par l'unité centrale via les lignes de signaux 11, avertit la section de contrôle 3 de l'émission via les lignes de signaux 16 (étape Al de la figure 2A).
Avisée de l'émission, la section de contrôle 3 donne à la section d'interface 4, via les lignes de signaux 15, l'instruction de recevoir la commande. En réponse à cette instruction de la section 3, la section d'interface 4 reçoit la commande de l'unité principale via les lignes de signaux 12, et le transfère via les lignes de signaux 116 à la section de contrôle 3, qui reçoit la commande (étape A2). La section de contrôle 3 vérifie si la commande reçue est une commande d'écriture dans la zone de vérification, une commande de recherche, une commande de lecture, une commande d'écriture ou une autre commande (étapes A3 à A7), puis vérifie si une émission de la commande suivante a été signalée (étape A8) après l'exécution d'une opération correspondante spécifiée par la commande reçue, et revient au traitement à l'étape Ai comme elle en reçu le signal, ou au traitement a l'étape
A2 si elle n'a pas reçu de signal.
A2 si elle n'a pas reçu de signal.
(i) Si la commande reçue à l'étape A2 est identifiée comme une commande d'écriture de zone de vérification (étape A3), la section de contrôle 3 envoie l'instruction à la section d'interface 4 et la section de transfert 2 via les lignes de signaux 15 et 18, respectivement, de recevoir un élément de données de vérification. En réponse à cette instruction, la section d'interface 4 reçoit un élément de donnée de vérification donné par l'unité centrale via les lignes de signaux 12, et le transfère à la section de transfert 2 via les lignes de signaux 13. Lorsque le transfert de données est achevé, la section d'interface 4 avise la section de contrôle 3 de cet achèvement via les lignes de signaux 16 (étape B1 de la figure 2B).
L'élément de données de vérification a une composition du format illustré à la figure 4 sans la partie d'adresse correspondante.
La section de contrôle 3 reçoit l'élément de données de vérification via les lignes de signaux 17 de la section 2, et identifie un numéro d'enregistrement (RN) contenu dans la partie de numéro d'enregistrement de l'élément de données (étape B2). Ensuite, la section 3 multiplie la longueur de données de vérification (longueur fixe) indiquant la longueur d'un seul élément de données de vérification par un numéro d'enregistrement (RN-I) qui est inférieur de un au numéro d'enregistrement (RN) pour préparer l'adresse de stockage de l'élément de données de vérification du numéro d'enregistrement (RN-i) (étape B3). L'adresse de stockage ainsi préparée est#transférée à la section de mémoire via les lignes de signaux 19 (étape B4).
En outre, la section de contrôle 3 envoie une instruction de lecture à la section de transfert de données 2 et à la section de mémoire 1 via les lignes de signaux 18 et 19. En recevant cette instruction de lecture, la section de mémoire 1 reçoit l'adresse de stockage de l'élément de données de vérification du numéro d'enregistrement tRN-1) de la section de transfert 2 via les lignes de signaux 14 et, après que la réception soit achevée, avise la section de contrôle 3 via les lignes de signaux 20 de la réception achevée. En outre, la section de contrôle 3 lit l'élément de données de vérification du numéro d'enregistrement (RN-7) dans la position de stockage dans la section de mémoire 1 désignée par l'adresse de stockage mentionnée ci-dessus préparée par la section 3 pour la réception via les lignes de signaux 20 (étape B5).La section de contrôle 3 additionne le contenu de la partie d'adresse correspondante et le contenu de la partie de longueur de donnée pour obtenir une adresse relative pour un enregistrement ayant reçu le numéro d'enregistrement (RN) (étape B6). Ensuite, la section de contrôle 3 multiplie la longueur de données de vérification mentionnée ci-dessus par le numéro d'enregistrement (RN), et transfère le produit à la section de mémoire 1 via les lignes de signaux 10 comme une adresse d'écriture (étape
B7).La section de contrôle 3, après avoir envoyé à la section de transfert 2 via les lignes de transfert 18 un élément de données de verification à jour qui est l'élément de données de vérification reçu à l'étape B2 et l'adresse relative obtenue à l'étape B6, donne en outre une instruction d'écriture à la section de mémoire 1 et à la section de transfert 2 via les lignes de signaux 19 et 18, respectivement. En réponse à cette instruction, la section de mémoire 1 reçoit l'élément de données de vérification à jour de la section de transfert 2 via les lignes de signaux 14, écrit l'élément -de données de vérification dans une position de stockage désignée par l'adresse reçue à l'étape B7 avise ensuite la section de contrôle 3 que l'écriture est achevée.
B7).La section de contrôle 3, après avoir envoyé à la section de transfert 2 via les lignes de transfert 18 un élément de données de verification à jour qui est l'élément de données de vérification reçu à l'étape B2 et l'adresse relative obtenue à l'étape B6, donne en outre une instruction d'écriture à la section de mémoire 1 et à la section de transfert 2 via les lignes de signaux 19 et 18, respectivement. En réponse à cette instruction, la section de mémoire 1 reçoit l'élément de données de vérification à jour de la section de transfert 2 via les lignes de signaux 14, écrit l'élément -de données de vérification dans une position de stockage désignée par l'adresse reçue à l'étape B7 avise ensuite la section de contrôle 3 que l'écriture est achevée.
(ii) si la commande reçue à l'étape A2 est identifiée comme étant une commande de recherche (étape A4), les mêmes procédures que celles des étapes B1 et B2 seront d'abord exécutées (étapes
Ci et C2). Ensuite, la longueur de données de vérification mentionnée ci-dessus et le numéro d'enregistrement (RN) sont multipliés pour préparer l'adresse de stockage de l'élément de données de vérification du numéro d'enregistrement (RN) (étape C3). L'adresse de stockage ainsi préparée est transférée à la section de mémoire 1 via les lignes de signaux 19 (étape C4). En outre, la section de contrôle 3 émet une instruction de lecture à la section de transfert de données 2 et à la section de mémoire 1 via les lignes de signaux 18 et 19 respectivement.En réponse à cette instruction de lecture, la section de mémoire 1 lit l'élément de données de vérification du numéro d'enregistrement (RN) dans la position de stockage dans la section de mémoire 1 désignée par l'adresse de stockage transférée à l'étape C4 et le transfère à la section de transfert 2 via les lignes de signaux 14. Après l'exécution du transfert, la section 1 avise la section de contrôle 3 via les lignes de signaux 20 de cette exécution, En outre, la section de contrôle 3 récupère l'élément de données de vérification du numéro d'enregistrement (RN) dans la section de transfert 2 par l'intermédiaire des lignes de signaux 17 et garde l'élément. (étape C5).
Ci et C2). Ensuite, la longueur de données de vérification mentionnée ci-dessus et le numéro d'enregistrement (RN) sont multipliés pour préparer l'adresse de stockage de l'élément de données de vérification du numéro d'enregistrement (RN) (étape C3). L'adresse de stockage ainsi préparée est transférée à la section de mémoire 1 via les lignes de signaux 19 (étape C4). En outre, la section de contrôle 3 émet une instruction de lecture à la section de transfert de données 2 et à la section de mémoire 1 via les lignes de signaux 18 et 19 respectivement.En réponse à cette instruction de lecture, la section de mémoire 1 lit l'élément de données de vérification du numéro d'enregistrement (RN) dans la position de stockage dans la section de mémoire 1 désignée par l'adresse de stockage transférée à l'étape C4 et le transfère à la section de transfert 2 via les lignes de signaux 14. Après l'exécution du transfert, la section 1 avise la section de contrôle 3 via les lignes de signaux 20 de cette exécution, En outre, la section de contrôle 3 récupère l'élément de données de vérification du numéro d'enregistrement (RN) dans la section de transfert 2 par l'intermédiaire des lignes de signaux 17 et garde l'élément. (étape C5).
(iii) Si une commande de lecture est détectée après l'exécution du traitement ci-dessus pour une commande de recherche (étape A5), la section de contrôle 3 transfère à la section de mémoire 1 via les lignes de signaux 19 comme adresse de lecture le contenu de la partie de longueur de donnée et la partie d'adresse relative de l'élément de données de vérification qu'elle contient (étape D1). Ensuite, la section de contrôle 3 donne une instruction pour une opération de lecture à la section d'interface 4, la section de transfert 2 et la section de mémoire 1 via les lignes de signaux 15, 18 et 19 respectivement. En réponse à cette instruction, la section de mémoire 1 lit l'enregistrement commençant à la position de stockage désignée par l'adresse de lecture mentionnée ci-dessus donnée par la section 3, le transfère à l'unité centrale via les lignes de signaux 14, la section de transfert 2, les lignes de signaux 13, la section d'interface 4 et les lignes de signaux 12, et avise ensuite la section de contrôle 3 via les lignes de signaux 20 de l'exécution de la lecture (étape D2).
(iv) Si une commande d'écriture est détectée après l'exécution du traitement mentionné ci-dessus pour une commande de recherche (étape A6), la section de contrôle 3 transfère à la section de mémoire 1 via les lignes de signaux 19 comme adresse d'écriture le contenu de la partie de longueur de données et la partie d'adresse relative de l'élément de dOnnées de vérification qu'elle contient (étape El). Après cela, la section de contrôle 3 donne une instruction pour une opération d'écriture à la section d'interface 4, la section de transfert 2 et la section de mémoire 1 via les lignes de signaux 15, 18 et 19 respectivement. En réponse à cette instruction, la section d'interface 4 reçoit des données de l'unité centrale via les lignes de signaux 12, et les transfère à la section de mémoire 1 via les lignes de signaux 13, la section de transfert 2 et les lignes de signaux 14. La section de mémoire 1, après stockage des données transférées dans la position de stockage désignée par l'adresse d'écriture mentionnée ci-dessus donnée par la section 3, avise la section de contrôle 3 via les lignes de signaux 20 de l'exécution de l'écriture (étape E2).
Claims (1)
1. Unité de mémoire à semi-conducteur simulant une unité de disque magnétique pour lire des données et écrire des données sur un moyen d'enregistrement magnétique dans laquelle, une pluralité de pistes étant définies, une pluralité d'enregistrements sont assignés à chacune desdites pistes, comprenant::
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63161047A JPH0212459A (ja) | 1988-06-30 | 1988-06-30 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2633743A1 true FR2633743A1 (fr) | 1990-01-05 |
| FR2633743B1 FR2633743B1 (fr) | 1992-09-04 |
Family
ID=15727594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR898908705A Expired - Fee Related FR2633743B1 (fr) | 1988-06-30 | 1989-06-29 | Unite de memoire a semi-conducteur simulant une unite de disque magnetique |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH0212459A (fr) |
| FR (1) | FR2633743B1 (fr) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2199163A1 (fr) * | 1972-09-11 | 1974-04-05 | Saab Scania Ab | |
| EP0220718A2 (fr) * | 1985-10-29 | 1987-05-06 | Toppan Printing Co., Ltd. | Carte à puce |
-
1988
- 1988-06-30 JP JP63161047A patent/JPH0212459A/ja active Pending
-
1989
- 1989-06-29 FR FR898908705A patent/FR2633743B1/fr not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2199163A1 (fr) * | 1972-09-11 | 1974-04-05 | Saab Scania Ab | |
| EP0220718A2 (fr) * | 1985-10-29 | 1987-05-06 | Toppan Printing Co., Ltd. | Carte à puce |
Non-Patent Citations (1)
| Title |
|---|
| ELEKTRONIK, vol. 34, no. 24, 24 - 29 novembre 1985, pages 85-90, Munich, DE; Dr. G. EISENACK et al.: "RAM-floppy-laufwerk beschleunigt den zugriff" * |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0212459A (ja) | 1990-01-17 |
| FR2633743B1 (fr) | 1992-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW571305B (en) | Record carrier of a read-only type and read device | |
| EP0263014B1 (fr) | Procédé de gestion de fichiers sur un support d'information non-effacable | |
| US5515347A (en) | Arrangement for selecting titles from a storage media containing a number of recording titles in a magazine | |
| EP1193592A3 (fr) | Dispositif de traitement d'image | |
| FR2805064A1 (fr) | Systeme de gestion d'une chaine de vente d'un produit | |
| EP1118993A4 (fr) | Support, dispositif et procede d'enregistrement d'informations, dispositif et procede de reproduction d'informations | |
| FR2572835A1 (fr) | Systeme d'affectation d'adresse pour memoire d'image | |
| EP1072024A1 (fr) | Procede de commutation d'applications sur une carte a puce multi-applicative | |
| EP0258104A1 (fr) | Procédé pour définir et modifier une partition sur l'espace de mémorisation d'un support non-effaçable | |
| FR2613851A1 (fr) | Carte a circuits integres et procede pour y enregistrer des donnees | |
| FR2468163A1 (fr) | Dispositif et procede de memorisation virtuelle | |
| JP2865467B2 (ja) | 画像データ供給システム | |
| FR2633743A1 (fr) | Unite de memoire a semi-conducteur simulant une unite de disque magnetique | |
| US20020078181A1 (en) | Apparatus and method for reading data from a data carrier and data carrier for use in the apparatus and method | |
| FR2739715A1 (fr) | Systeme permettant d'ecouter des disques en particulier audionumeriques a partir d'au moins une borne d'ecoute | |
| JP4076006B2 (ja) | 情報記録装置 | |
| US6667948B2 (en) | Optical recording medium having ROM area and RAM area | |
| FR2606566A1 (fr) | Procede d'initialisation pour un controleur de canal | |
| EP0561678A1 (fr) | Procédé d'enregistrement et de lecture d'une bande magnétique bicouche et système de mise en oeuvre | |
| CH671475A5 (fr) | ||
| CN101836228A (zh) | 光盘驱动及使用该光盘驱动的广告和服务系统 | |
| FR2848759A1 (fr) | Procede de communication entre serveurs avec conversion de format des donnees et dispositif pour sa mise en oeuvre | |
| JP3260887B2 (ja) | 画像データ記録システムおよび方法 | |
| US20040143506A1 (en) | Method of selecting and digitally recording items to form a personalized compact disk | |
| CA2390064C (fr) | Disque compact reinscriptible avec fonction de determination de donnees d'enregistrement |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |