FR2619976A1 - Very long pseudo-random character sequence generator - Google Patents

Very long pseudo-random character sequence generator Download PDF

Info

Publication number
FR2619976A1
FR2619976A1 FR8712131A FR8712131A FR2619976A1 FR 2619976 A1 FR2619976 A1 FR 2619976A1 FR 8712131 A FR8712131 A FR 8712131A FR 8712131 A FR8712131 A FR 8712131A FR 2619976 A1 FR2619976 A1 FR 2619976A1
Authority
FR
Grant status
Application
Patent type
Prior art keywords
sub
generators
generator
character
pseudo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR8712131A
Other languages
French (fr)
Original Assignee
Mouly Michel
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/84Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communication
    • H04L9/06Cryptographic mechanisms or cryptographic arrangements for secret or secure communication the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/065Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
    • H04L9/0656Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
    • H04L9/0662Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12Details relating to cryptographic hardware or logic circuitry
    • H04L2209/125Parallelization or pipelining, e.g. for accelerating processing of cryptographic operations

Abstract

The generator comprises N sub-generators 11 to 1N producing N pseudo-random character sub-sequences S1 to SN, a combinational logic circuit 2, and a clock-routing circuit 3. The sub-generators are for example linear-feedback shift registers. From the characters delivered by the sub-generators, the logic circuit produces a very long pseudo-random character sequence SS and signals C1 to CL in order to control the channelling of a clock signal H to clock inputs 111 to 11N of the sub-generators. The production of a character by a sub-generator is thus controlled as a function of characters supplied simultaneously and/or in succession at output by the sub-generators. This generator is usable in the field of enciphered telecommunications. <IMAGE>

Description

Générateur de séquence de caractères pseudo Generator sequence of pseudo characters
aléatoire de grande longueur Random of great length
La présente invention concerne de marnière générale la production de séquences de caractères pseudo-aléatoire. The present invention relates generally marl pit production sequences of pseudorandom characters. Plus particulièrement, l'invention concerne des générateurs de séquence de caractères pseudo-aléatoire de grande longueur destinés à entre implantés, par exemple, dans des équipements de télécommunications chiffrées afin de crypter et de décrypter des messages. More particularly, the invention relates to sequence generators of pseudo-random character of great length for between implanted, e.g., in telecommunications equipment encrypted to encrypt and decrypt messages.

De nombreux générateurs de séquence de caractères pseudo-aléatoire sont actuellement connus. Many pseudo-random character sequence generators are currently known. Ils ont des qualités variées tant du point de vue de leurs performances que du point de vue de leur complexité. They have different qualities from the point of view of performance than the point of view of their complexity. Le meilleur compromis est assuré par les générateurs constitués de registres à décalage a contre-réaction linéaire (',liner feedback shift register" en terminologie anglo-saxonne). Dans un tel générateur, des sorties de certains étages du registre a décalage sont rebouclées 2 des entrées d'autres étages situés en amont, à travers des portes logiques, géneralement des portes OU-exclusif.Le registre est chargé à un état initial, puis un signal d'horloge est appliqué aux étages du registre afin de faire évoluer cet état-initial et de produire successivement les différents caractères de la séquence pseudo-aléatoire. I1 est ainsi possible de produire des séquences pseudo-aléatoires de longueur maximale égale à 2 - 1 caractères, où J représente le nombre d'étages du registre. Ce générateur est de faible complexité. Toutefois, il présente un inconvénient important pour son utilisation dans le domaine des télécommunications chiffrées. En effet, il a The best compromise is provided by the shift register constituted generators is linear against feedback ( 'liner feedback shift register "in English terminology). In such a generator, the outputs of some stages of the shift register are looped 2 the other input stages upstream, through logic gates, typically register-OR gates exclusif.Le is charged to an initial state, then a clock signal is applied to the stages of the register in order to change this state . -Initial and successively produce the different characters of the pseudo-random sequence I1 is thus possible to produce pseudo-random sequences of a maximum length of 2 -. 1 characters, where J represents the number of stages of the register This generator is of low complexity. However, it has a major drawback to its use in the field of encrypted communications. Indeed, he été montré que tous les détails de sa structure peuvent être déduits mathématiquement lorsqu'unie suite de 2J caractères successifs de la séquence est connue. been shown that all the details of its structure can be deduced mathematically lorsqu'unie following 2J successive characters of the sequence is known.

La présente invention vise a fournir des générateurs de séquence de caractères pseudo-aléatoire de grande longueur pcu complexe et ayant des performances les rendant aptes a être utilisés dans le domaine des télécommunications chiffrées avec une garantie de secret importante des messages chiffrés. The present invention aims to provide pseudo-random character sequence generators very long and complex pcu with performance enabling them to be used in the telecommunications field encrypted with a guarantee of substantial secret encrypted messages.

A cette fin, un dispositif de génération d'une séquence de caractères pseudo-aléatoire de grande longueur, est caractérisé en ce qu'il comprend To this end, a device for generating a pseudorandom sequence of characters of great length, is characterized in that it comprises
N moyens pour produire respectivement N sous-séquences de caractères pseudo-aleatoires, où N est un entier prédéterminé, la production et la sortie de chacun des caractères d'une sous-séquence dans chacun des moyens pour produire étant commandée par un signal d'horloge respectif, N means for producing N respective sub-sequences of pseudo-random characters, where N is a predetermined integer, the production and output of each digit of a sub-sequence in each of the means for generating being controlled by a signal respective clock,
des premiers moyens logiques pour établir N signaux d'horloge destinés respectivement aux N moyens pour produire, en fonction de caractères fournis en sortie par les moyens pour produire et en fonction d'un signal d'horloge prédéterminé recu par le dispositif, et first logic means for establishing N clock signals for respectively the N means for producing, based on characters output by the means for generating and according to a predetermined clock signal received by the device, and
des seconds moyens logiques pour établir successivement chacun des caractères de ladite séquence de caractères pseudo-aléatoire de grande longueur par combinaison logique de caractères fournis successivement et/ou simultanément en sortie par lesdits moyens pour produire. second logic means for successively set each of the characters of said pseudo-random character sequence of great length by logical combination of characters provided successively and / or simultaneously output from said means for producing.

La faible complexité des générateurs selon l'invention les rend utilisables en radio-téléphonie chiffrée, notamment pour entre insérés dans des postes radiotéléphoniques individuels portatifs de faible encombrement. The low complexity of the generators of the invention makes them usable encrypted radio-telephony, especially among inserted into portable individual radio units compact.

D'autres avantages et caractéristiques de l'invention apparaitront plus clairement à la lecture de la description suivante de plusieurs réalisations préférées du générateur selon l'invention en référence aux dessins annexés correspondants dans lesquels: Other features and advantages of the invention will become more apparent from reading the following description of several preferred embodiments of the generator according to the invention in the corresponding accompanying drawings in which:
- La Fig. - Fig. 1 est un bloc-diagramme schématique d'un générateur de séquence de caractères pseudo-aléatoire selon l'invention; 1 is a schematic block diagram of a pseudo-random character sequence generator according to the invention;
- la Fig. - Fig. 2 est un bloc-diagramme détaillé d'une première réalisation préféréc du générateur, comprenant trois sous-générateurs de séquence de caractères pseudo-aleatoire; 2 is a detailed block diagram of a first embodiment préféréc generator comprising three sub-generators sequence of pseudo-random characters;
- la Fig. - Fig. 3 est un bloc-diagramme détaillé d'une seconde réalisation préférée du générateur, comprenant quatre sous-générateurs de séquence de caractères pseudo-aléatoire; 3 is a detailed block diagram of a second preferred embodiment of the generator, comprising four sub-sequence generators of pseudo-random character; et and
- la Fig. - Fig. 4 est un bloc-diagramme détaillé d'une troisième réalisation préférée du génératcur, comprenant deux sous-générateurs de séquence de caractères pseudo-aléatoire. 4 is a detailed block diagram of a third preferred embodiment of génératcur comprising two sub-sequence generators of pseudo-random character.

En référence à la Fig. Referring to Fig. 1 > un générateur selon l'invention comprend de manière générale, N sous-générateurs de séquence de caractères pseudo-aléatoire 11 à 1N, où N est un entier prédéterminé notamment en fonction de la longueur de la séquence pseudo-aléatoire desirée, un circuit logique combinatoire 2, et un circuit d'aiguillage d'horloge 3. 1> a generator according to the invention generally comprises, N sub-generators of pseudorandom sequence of characters 11 to 1N, where N is a predetermined integer in particular according to the length of the pseudo-random sequence desirée, a circuit combinational logic 2, and a clock switching circuit 3.

Les sous-générateurs 11 à 1N sont des dispositifs classiques connus par l'homme du métier, tels que des dispositifs de type LFSR (Linear Sub-generators 11 to 1N are conventional devices known to those skilled in the art, such as devices of the LFSR (Linear
Feedback Suif t Register) constitués de registres à décalage avec rebouclage de certains étages par des fonctions logiques OU-exclusives et d'un circuit d'initialisation. Feedback Register Tallow t) consist of shift registers with loopback certain floors by logical functions OR-exclusive and an initialization circuit. Le circuit d'initialisation dans un sous-générateur permet d'imposer des états prédéterminés dans les différentes bascules composant le ou les registres à décalage respectifs avant la mise en fonctionnement proprement dite du générateur. The initialization circuit in a sub-generator allows to impose predetermined conditions in the various flip-flops component or the respective shift registers prior to actual operation of the generator. Les sous-générateurs 11 à 1N délivrent des sous-séquences de caractères pseudo-aléatoires S1 à SN à des entrées 211 à 21N du circuit logique combinatoire 2, respectivement.Les liaisons transmettant les caractères sortant des sous-générateurs vers les entrées du circuit 2 peuvent être des liaisons à 1 ou plusieurs fils parallèles selon que les caractères sont des bits ou des mots à plusieurs bits en parallèle. Sub-generators 11 to 1N deliver sub-sequences of pseudo-random characters S1 to SN to the inputs 211 to 21N of the combinational logic circuit 2, respectively.The connections transmitting outgoing character sub-generators to the inputs of the circuit 2 may be links to one or more parallel son depending on whether the characters are words or bits to several bits in parallel. Les caractères des sous-séquences sont transférés par les sous-générateurs li à 1N vers les entrées 211 à 21N sous la commande d'un signal impulsionnel d'horloge H applique à des entrées d'horloge 111 à llN des sous-générateurs 11 à 1N à travers le circuit d'aiguillage 3. Characters subsequences are transferred by the sub-generators li to 1N to the inputs 211 to 21N under the control of a clock pulse signal H applied to clock inputs 111 to lln sub-generators 11 to 1N through the switching circuit 3.

Le circuit logique combinatoire 2 délivre une séquence de caractères pseudo-aléatoire de grande longueur SS et L signaux logiques de commande d'aiguillage C1 à CL > où L est un entier au maximum égal à The combinational logic circuit 2 outputs a pseudo-random character sequence of long length L and SS logic signals controlling switches C1 to CL> where L is an integer at most equal to
N. A un instant quelconque t, le caractère de la séquence SS et l'état de chacun des signaux C1 à CN délivrés par le circuit 2 sont déterminés dans le circuit 2 en fonction des caractères appliqués aux entrées 211 à 21N à ce même instant t, par des combinaisons logiques de ces caractères. N. At any time t, the sequence SS character and the state of each of signals C1 to CN supplied by the circuit 2 are determined in the circuit 2 based on the characters applied to the inputs 211 to 21N at the same time t, by logical combinations of these characters.

Les signaux C1 à CL sont fournis à des entrées de commande du circuit d'aiguillage d'horloge 3 et commandent l'aiguillage du signal d'horloge H vers les entrées il1 à llN des sous-générateurs 1 à 1N. The C1 signals CL are supplied to control inputs of the clock switching circuit 3 and controls the switch of the clock signal H to the input IL1 to LLn sub-generators 1 to 1N.

Ainsi à chaque instant, la modification de l'état interne d'un sous-générateur quelconque 1 parmi les N sous-générateurs 1 1 à 1N ou le And at every moment, the change of the internal state from any sub-generator 1 of the N sub-generators 1 1 to 1 N or
n blocage à l'état interne de ce sous-générateur précédant ledit instant, et par suite le transfert d'un nouveau caractère ou du caractère sortant précédant ledit instant parce générateur aux entrées correspondantes du circuit 2, sont commandés en fonction des caractères sortants appliqués à cet instant aux entrées 211 à 21N du circuit logique combinatoire 2. No locking the internal state of this sub-generator preceding said instant, and hence the transfer of a new character or the outgoing character preceding said moment because generator to the corresponding inputs of the circuit 2 are controlled according to the applied outgoing characters at this time to the inputs 211 to 21N of the combinational logic circuit 2.

De nombreuses réalisations du générateur selon l'invention sont possibles. Many achievements of the generator according to the invention are possible. Le nombre de ces réalisations n'est pas limité du fait que l'homme du métier peut combiner autant de sous-générateurs 1 à 1N qu'il le désire et concevoir différents circuits 2 et 3 afin de commander l'évolution de l'état interne de chacun des sous-générateurs. The number of these achievements is not limited to the fact that the skilled person can combine as many sub-generators 1 to 1N he wants and designing various circuits 2 and 3 to control the evolution of the state internal of each sub-generators.

Des première et seconde réalisations préférées du générateur selon l'invention, décrites ci-dessous, en référence respectivement aux Figs. First and second preferred embodiments of the generator according to the invention, described below with reference to Figs respectively.

2 et 3, ont une structure particulière comprenant un premier sous-générateur évoluant librement, indépendamment des autres, sous la commande directe du signal d'horloge H et de seconds sous-générateurs asservis au premier. 2 and 3, have a specific structure comprising a first sub-generator moving freely independently of one another, under the direct control of the clock signal H and the second sub-generators bonded to the first. Un avantage de cette structure consiste en la suppression de tout risque de blocage du générateur par inactivation simultanée de tous les sous-générateurs. An advantage of this structure consists in the elimination of any risk of blocking of the generator by simultaneous inactivation of all sub-generators.

En référence à la Fig. Referring to Fig. 2, la première réalisation préférée du générateur selon l'invention comprend N = 3 sous-générateurs, à savoir un premier sous-générateur 11 et des seconds sous-générateurs 12 et 13, un circuit logique combinatoire 2 comprenant une porte OU-exclusif à deux entrées 22 et un inverseur 23, et un circuit d'aiguillage d'horloge 3 comprenant deux portes ET 3 deux entrées 31 et 32. 2, the first preferred embodiment of the generator according to the invention comprises N = 3 sub-generators, namely a first sub-generator 11 and second sub-generators 12 and 13, a combinational logic circuit 2 comprising an exclusive-OR gate two inputs 22 and an inverter 23, and a clock switching circuit 3 includes two aND gates 3 two inputs 31 and 32.

Les N = 3 sous-générateurs 11 a 13 sont de type analogue et délivrent des sous-séquences de bits pseudo-aléatoires S1 à S3 respectivement aux entrées 211 à 213 du circuit 2. La porte 22 du circuit 2 a des première et seconde entrées reliées respectivement aux entrées 212 et 213 pour recevoir les bits des sous-séquences S2 et S3 délivrées par les sous-générateurs 12 et 13. Une sortie de la porte 22 délivre une séquence de caractères pseudo-aléatoire SS dont chaque caractère est composé d'un unique bit ou, le cas échéant, d'un goupe de bits successifs. N = 3 sub-generators 11 to 13 are of similar type and outputs the pseudo-random bit sub-sequences S1 to S3 respectively to the inputs 211 to 213 of the circuit 2. The gate 22 of the circuit 2 has first and second inputs respectively connected to the inputs 212 and 213 for receiving the bits S2 and S3 sub-sequences delivered by the sub-generators 12 and 13. an output of aND gate 22 delivers a pseudo-random character sequence SS which each character is composed of a single bit or, where appropriate, of a successive bits goupe.

Des signaux de commande d'aiguillage C1 et C2 sont produits à partir des bits de la sous-séquence S1 délivrés par le premier sous-générateur 1 1 à l'entrée 211 du circuit 2. Le signal C2 est constitué par la séquence de bit S1. C1 and C2 switch control signals are produced from the bits of the subsequence S1 delivered by the first sub-generator 1 1 at input 211 of the circuit 2. The signal C2 is constituted by the bit sequence S1. Le signal C2 est fourni par une sortie de l'inverseur 23 ayant une entrée reliée directement à l'entrée 211 du circuit 2. Les signaux C1 et C2 sont complémentaires, C1 = C2. The C2 signal is provided by an output of the inverter 23 having an input connected directly to the input 211 of the circuit 2. The C1 and C2 signals are complementary, C1 = C2.

Les signaux C1 et C2 sont appliqués respectivement à des premières entrées des portes ET 31 et 32 du circuit d'aiguillage d'horloge 3. Des secondes entrées des portes 31 et 32 reçoivent le signal d'horloge H. The C1 and C2 signals are applied to first inputs of AND gates 31 and 32 respectively of the clock switching circuit 3. The second inputs of gates 31 and 32 receive the clock signal H.

Des sorties des portes 31 et 32 sont respectivement reliées aux entrées d'horloge 112 et 113 des sous-générateurs 12 et 1 L'entrée d'horloge 11 du premier sous-générateur 11 reçoit directement le signal d'horloge outputs of gates 31 and 32 are connected respectively to the clock inputs 112 and 113 of sub-generators 12 and 1 clock input 11 of the first sub-generator 11 directly receives the clock signal
H. H.

Dans cette première réalisation préférée décrite ci-dessus, du fait de la complémentarité des signaux de commande C1 et C2, les sous-générateurs 12 et 13 sont activés alternativement par le sous-générateur 11. In this first preferred embodiment described above, due to the complementarity of the C1 and C2 control signals, the sub-generators 12 and 13 are alternately activated by the sub-generator 11.

En référence à la Fig. Referring to Fig. 3, la seconde réalisation préférée du générateur selon l'invention comprend N = 4 sous-générateurs, à savoir un premier sous-générateur 1 1 et des seconds sous-générateurs 12, 13 et 14, un circuit logique combinatoire 2a comprenant une porte OU-exclusif à trois entrées 22a trois portes OU à deux entrées 23a > 24a et 25a et trois inverseurs 26a, 27a et 28a, et un circuit d'aiguillage d'horloge 3a comprenant trois portes ET à deux entrées 31a, 32a et 33a. 3, the second preferred embodiment of the generator according to the invention comprises N = 4 sub-generators, namely a first sub-generator 1 1 and the second sub-generators 12, 13 and 14, a combinatorial logic circuit comprising an OR gate 2a -Exclusive with three inputs 22a three OR gates with two inputs 23a> 24a and 25a and three inverters 26a, 27a and 28a, and a clock switching circuit 3a including three aND gates with two inputs 31a, 32a and 33a.

Le premier sous-générateur 11 reçoit directement le signal d'horloge H à l'entrée 111 et délivre en parallèle deux sous-séquences de caractères pseudo-aléatoires S1 et S1'. The first sub-generator 11 directly receives the clock signal H to the input 111 and outputs in parallel two subsequences of pseudo-random characters S1 and S1 '. Une paire de caractères appartenant aux deux sous-séquences est délivrée en parallèle par le sous-générateur 11 en réponse à chaque implusion du signal H. Par exemple, une paire de caractères est composée de deux bits fournis respectivement par des première et seconde sorties du sous-générateur li lorsque celui-ci est constitué d'un dispositif de type LFSR comprenant une pluralité d'étages de 1 bit en cascade, les première et seconde sorties étant celles de deux étages prédéterminés. A pair of characters belonging to the two sub-sequences is output in parallel by the sub-generator 11 in response to each signal implusion H. For example, a pair of characters is composed of two bits supplied respectively by first and second outputs of li sub-generator when the latter consists of a LFSR type device comprising a plurality of stages of 1-bit cascade, the first and second outputs being the ones of two predetermined floors. Les seconds sous-générateurs 12 à 14 délivrent des sous-séquences de bits pseudo aléatoires S2 à S4, respectivement aux entrées 212 à 214 du circuit 2a. The second sub-generators 12-14 deliver bit-sequences in pseudo-random S2 to S4, respectively to the inputs 212 to 214 of the circuit 2a.

La première sortie du sous-générateur 1 est reliée, à travers l'entrée 211 du circuit 2 > directement à des premières entrées des portes 23a et 25a et à travers l'inverseur 26a à une première entrée de la porte 24a. The first output of the sub-generator 1 is connected, through the inlet 211 of circuit 2> directly to first inputs of AND gates 23a and 25a and through the inverter 26a to a first input of AND gate 24a. La seconde entrée du sous-générateur 11 est reliées travers une entrée 211 du circuit 2, directement à une seconde entrée de la porte 25a et à travers les inverseurs 27a ct 28a à des secondes entrées des portes 23a et 24a, respectivement. The second input of the sub-generator 11 is connected through an inlet 211 of circuit 2, directly to a second input of AND gate 25a and through the inverters 27a side 28a to second inputs of the gates 23a and 24a, respectively. Les portes 23a à 25a fournissent respectivement des signaux de commande C1-à C3. The doors 23a to 25a respectively provide C1 to C3 control signals. Les signaux the signals
C1 à C3 changent d'état en réponse à chaque nouvelle paire de caractères délivrés par les sorties du sous-générateur 11, c'est à dire à chaque impulsion d'horloge du signal H.Les signaux C1 à C3 sont tels qu'au moins deux d'entre eux sont à l'état "1". C1 to C3 changes state in response to each new pair of characters issued by the outputs of the sub-generator 11, i.e. at each clock pulse of the signal H.Les signals C1 to C3 are such that least two of them are in the state "1".

Les entrées 212, 213 et 214 du circuit 2 sont reliées respectivement à des première, seconde et troisième entrée de la porte The inputs 212, 213 and 214 of circuit 2 are connected to respective first, second and third input of the gate
OU-exclusif 22a. EXOR 22a. La porte 22a recoit ainsi à ces entrées les sous-séquences S2, S3 et S4 établies par les sous-générateurs 12, 13 et 14. Une sortie de la porte 22a fournit la séquence SS. The door 22a receives these inputs and to the sub-sequences S2, S3 and S4 determined by the sub-generators 12, 13 and 14. An output of the gate 22a provides the sequence SS.

Les signaux C1 à C3 dans cette seconde réalisation sont respectivement appliqués à des premières entrées des portes 31a à 33a. The signals C1 through C3 in this second embodiment are respectively applied to first inputs of AND gates 31a to 33a.

Des secondes entrées des portes 31a è 33a reçoivent le signal d'horloge Second inputs 31a 33a è gates receive the clock signal
H. Des sorties des portes 31a à 33a sont respectivement reliées aux entrées d'horloge 112 à 114 des sous-générateurs 12 à 14. A chaque impulsion d'horloge du signal H, deux au moins des portes 31a à 33a sont simultanément ouvertes par les signaux C1 à C3 et délivrent le signal H aux entrées des sous-générateurs correspondants 1 < à 14. Ainsi, à chaque impulsion d'horloge deux au moins des sous-générateurs 12 à 14 produisent et présentent en sortie des nouveaux caractères. H. outputs of gates 31a to 33a are respectively connected to clock inputs 112 to 114 of the sub-generators 12 to 14. At each clock pulse of the signal H, at least two doors 31a to 33a are simultaneously started by the signals C1 through C3 and outputs the H signal at the inputs of the corresponding sub-generators 1 <to 14. Thus, at each clock pulse at least two sub-generators 12-14 produce and present at the output of new characters.

En référence à la Fig. Referring to Fig. 4, une troisième réalisation préférée d'un générateur selon l'invention comprend N=2 sous-générateurs 11 et 12, un circuit logique combinatoire 2a comprenant deux portes OU-exclusif à deux entrées chacune 22b et 23b et un inverseur 24b, et un circuit d'aiguillage d'horloge 3 comprenant deux portes ET à deux entrées 31b et 32b. 4, a third preferred embodiment of a generator according to the invention comprises N = 2 sub-generators 11 and 12, a combinational logic circuit 2a comprising two exclusive-OR gates each having two inputs 22b and 23b and an inverter 24b, and a clock switching circuit 3 includes two aND gates 31b and 32b to two inputs.

Les sous-générateurs 11 ct 12 sont de type analogue au sous-générateur 11 montré à la Fig. Sub-generators 11 ct 12 are of similar type to sub-generator 11 shown in Fig. 3; 3; ils délivrent respectivement des- paires de sous-séquences parallèles de caractères pseudo-aléatoires S1, Sl'r et 52 et S2' dans lesquelles chaque caractère est sous la forme d'un bit. they respectively deliver des- pairs of parallel sub-sequences of pseudo-random characters S1, S2 and Sl'r and 52 'wherein each character is in the form of a bit. Des première et seconde sorties du sous-générateur li délivrent respectivement les première et seconde sous-séquences de caractères S1 et S1' et sont reliées à travers des entrées 211 et 21' 1 du circuit 2 à des premières entrées des portes OU-exclusif 22b et 23b, respectivement. First and second outputs of the sub-generator li respectively deliver the first and second subsequences S1 characters S1 'and are connected through inputs 211 and 21' one of the circuit 2 to first inputs of exclusive-OR gates 22b and 23b, respectively. Des première et seconde sorties du sous-générateur 12 délivrent respectivement les première et seconde sous-séquences de caractères S2 et S2' et sont reliées à travers des entrées 211et 21'2 du circuit 2 à des secondes entrées des portes OU-exclusif 22b et 23b, respectivement. First and second outputs of the sub-generator 12 respectively deliver the first and second subsequences of characters S2 and S2 ', and are connected through 211et 21'2 input of circuit 2 to second inputs of the exclusive OR gates 22b and 23b, respectively. Une sortie de la porte 22b fournit une séquence de caractères pseudo-aléatoire SS. An output of the gate 22b provides a pseudo-random sequence of characters SS. Une sortie de la porte 23b fournit un signal de commande C1. An outlet door 23b provides a control signal C1. Un signal C2 complémentaire au signal C1 est délivré par une sortie de l'inverseur 24b dont une entrée est reliée à la sortie de la porte 23b pour recevoir le signal C1. A complementary signal C2 to the C1 signal is provided by an output of the inverter 24b having an input connected to the output of gate 23b to receive the signal C1. Les signaux C1 et The signals C1 and
C2 sont appliqués à des premières entrées des portes ET 31b et 32b, respectivement. C2 are applied to first inputs of the AND gates 31b and 32b, respectively. Des secondes entrées des portes 31b et 32b reçoivent le signal d'horloge H. Des sorties des portes 31b et 32b sont reliées aux entrées des sous-générateurs 11 et 12 et y appliquent le signal H sous la commande ses signaux C1 et C2, respectivement. Second inputs 31b and 32b gates receive the clock signal H. The outputs of the gates 31b and 32b are connected to the inputs of sub-generators 11 and 12 and apply there the H signal under control its signals C1 and C2, respectively . Les signaux C1 et C2 étant complémentaires, aucun blocage n'est possible dans ce générateur et les sous-générateurs 1 1 et 12 sont activés slternativement. The C1 and C2 signals are complementary, no deadlock is possible in this generator and the sub-Generators 1 1 and 12 are activated slternativement.

Claims (6)

    REVENDICATIONS
  1. 1 - Dispositif de génération d'une séquence de caractères pseudo-aléatoire de grande longueur, caractérisé en ce qu'il comprend 1 - Device for generating a pseudorandom sequence of characters of great length, characterized in that it comprises
    N moyens (11 à 1N) pour produire respectivement N sous-séquences de caractères pseudo-aléatoires (S1 à SN), où N est un entier prédéterminé, la production et la sortie de chacun des caractères d'une sous-séquence (Sn) dans chacun (1n) des moyens pour produire étant commandé par un signal d'horloge respectif (11,), N means (11 to 1N) for generating N respective sub-sequences of pseudo-random characters (S1 to SN), where N is a predetermined integer, the production and output of each digit of a sub-sequence (Sn) in each (1n) means for generating being controlled by a respective clock signal (11),
    des premiers moyens logiques (2,3) pour établir N signaux d'horloge (111 à 11) destinés respectivement aux N moyens pour produire, en fonction de caractères fournis en sortie par les moyens pour produire (11 à 1N) et en fonction d'un signal d'horloge prédéterminé reçu par le dispositif, et first logic means (2,3) for establishing N clock signals (111 to 11) for the N respectively means for generating, in function of characters output by the means for generating (11 to 1N) and function a predetermined clock signal received by the device, and
    des seconds moyens logiques (22; 22a; 22b) pour établir successivement chacun des caractères de ladite séquence de caractères pseudo-aléatoire de grande longueur par combinaison logique de caractères fournis successivement et/ou simultanément en sortie par lesdits moyens pour produire (11 à 1N). second logic means (22; 22a; 22b) for successively set each of the characters of said pseudo-random character sequence of great length by logical combination of characters provided successively and / or simultaneously output from said means for producing (11 to 1N ).
  2. 2 - Dispositif conforme à la revendication 1, caractérisé en ce qu' au moins l'un desdits N moyens pour produire (11 a 1N! est commandé directement par le signal d'horloge prédéterminé (H, 111), et en ce que dans les premiers moyens logiques (2,3; 2a > 3a) > les Nl signaux d'horloge au plus (112,113; 112 à 114) commandant les N-1 moyens pour produire restants (12,13; 12 à 14) sont établis seulement en fonction du signal d'horloge prédéterminé (H) et de caractères fournis successivement et/ou simultanément, par ledit moyen pour produire (li) commandé directement par le signal d'horloge prédéterminé. 2 - Device according to claim 1, characterized in that at least one of said means for producing N (11 to 1n is controlled by the predetermined clock signal (H, 111), and in that! the first logic means (2,3; 2a> 3a)> Nl clock signals at the (112,113; 112 to 114) controlling the N-1 remaining means for generating (12,13; 12 to 14) are established only based on the predetermined clock signal (H) and characters provided successively and / or simultaneously, by said means for generating (li) controlled directly by the predetermined clock signal.
  3. 3 - Dispositif conforme à la revendication 2, caractérisé en ce qu a chaque impulsion du signal d'horloge (H) au moins deux desdits Nl moyens pour produire restants (12,13 et 14) produisent et fournissent en sortie des nouveaux caractères de sous-séquence. 3 - Device according to claim 2, characterized in that at each pulse of the clock signal (H) at least two of said means for producing remaining Nl (12,13 and 14) produce and output the new sub character -sequence.
  4. 4 - Dispositif conforme à la revendication 1, caractérisé en ce qu'il comprend N=2 moyens pour produire (11 et 12) commandés par des signaux d'horloge complémentaires. 4 - Device according to claim 1, characterized in that it comprises N = 2 means for generating (11 and 12) controlled by complementary clock signals.
  5. 5 - Dispositif conforme a l'une quelconque des revendications 1 à 4, caractérisé en ce que les caractères de la séquence de caractères pseudo-aléatoire de grande longueur sont des caractères à un bit. 5 - Device according to any one of claims 1 to 4, characterized in that the character of the pseudo-random character sequence of great length are characters in a bit.
  6. 6 - Dispositif conforme à la revendication 5, caractérisé en ce que lesdits seconds moyens logiques (2) établissent successivement chacun des caractères de la séquence de caractères pscudo-aléatoire de grande longueur par combinaison logique de type OU-exclusif entre les caractères fournis successivement et/ou simultanément en sortie par lesdits moyens pour produire (11 à 1N). 6 - Device according to claim 5, characterized in that said second logic means (2) Set up successively each of the characters of the pscudo-random character sequence of great length by logical combination of exclusive OR-type between characters successively supplied and / or simultaneously output from said means for producing (11 to 1N).
FR8712131A 1987-09-01 1987-09-01 Very long pseudo-random character sequence generator Pending FR2619976A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR8712131A FR2619976A1 (en) 1987-09-01 1987-09-01 Very long pseudo-random character sequence generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8712131A FR2619976A1 (en) 1987-09-01 1987-09-01 Very long pseudo-random character sequence generator

Publications (1)

Publication Number Publication Date
FR2619976A1 true true FR2619976A1 (en) 1989-03-03

Family

ID=9354537

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8712131A Pending FR2619976A1 (en) 1987-09-01 1987-09-01 Very long pseudo-random character sequence generator

Country Status (1)

Country Link
FR (1) FR2619976A1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0661843A2 (en) * 1993-12-31 1995-07-05 Alcatel Standard Electrica, S.A. Device for implentation of DECT encryption algorithm with reduced current consumption
FR2723274A1 (en) * 1994-07-30 1996-02-02 British Nuclear Fuels Plc Pulse generator and method for testing a neutron coincidence system
WO1999045673A1 (en) * 1998-03-06 1999-09-10 Telefonaktiebolaget Lm Ericsson (Publ) Pseudo-random sequence generator and associated method
GB2380916A (en) * 2001-09-28 2003-04-16 Hw Comm Ltd Pseudo random stream cipher generator comprising shift registers where the shifting of the registers at each clock is dependent upon the register state

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4048480A (en) * 1975-04-30 1977-09-13 Minot Pierre J M Generators of anharmonic binary sequences
US4115657A (en) * 1976-11-11 1978-09-19 Datotek, Inc. Random digital code generator
EP0083998A1 (en) * 1982-01-11 1983-07-20 Etablissement Public de Diffusion dit "Télédiffusion de France" Scramble or unscramble byte generator
EP0146865A2 (en) * 1983-12-24 1985-07-03 ANT Nachrichtentechnik GmbH Method of generating pseudo-random trains of binary signals

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4048480A (en) * 1975-04-30 1977-09-13 Minot Pierre J M Generators of anharmonic binary sequences
US4115657A (en) * 1976-11-11 1978-09-19 Datotek, Inc. Random digital code generator
EP0083998A1 (en) * 1982-01-11 1983-07-20 Etablissement Public de Diffusion dit "Télédiffusion de France" Scramble or unscramble byte generator
EP0146865A2 (en) * 1983-12-24 1985-07-03 ANT Nachrichtentechnik GmbH Method of generating pseudo-random trains of binary signals

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0661843A2 (en) * 1993-12-31 1995-07-05 Alcatel Standard Electrica, S.A. Device for implentation of DECT encryption algorithm with reduced current consumption
EP0661843A3 (en) * 1993-12-31 1999-11-10 Alcatel Standard Electrica, S.A. Device for implentation of DECT encryption algorithm with reduced current consumption
FR2723274A1 (en) * 1994-07-30 1996-02-02 British Nuclear Fuels Plc Pulse generator and method for testing a neutron coincidence system
WO1999045673A1 (en) * 1998-03-06 1999-09-10 Telefonaktiebolaget Lm Ericsson (Publ) Pseudo-random sequence generator and associated method
US6339645B2 (en) 1998-03-06 2002-01-15 Telefonaktiebolaget Lm Ericsson (Publ) Pseudo-random sequence generator and associated method
GB2380916A (en) * 2001-09-28 2003-04-16 Hw Comm Ltd Pseudo random stream cipher generator comprising shift registers where the shifting of the registers at each clock is dependent upon the register state

Similar Documents

Publication Publication Date Title
US3715508A (en) Switching circuits employing orthogonal and quasi-orthogonal pseudo-random code sequences
US4227253A (en) Cryptographic communication security for multiple domain networks
US5241602A (en) Parallel scrambling system
US5048086A (en) Encryption system based on chaos theory
Anderson Searching for the optimum correlation attack
US6816876B2 (en) Apparatus and method for modifying an M-sequence with arbitrary phase shift
US5570307A (en) Digital randomizer for on-chip generation and storage of random self-programming data block
US5166953A (en) Technique for frequency-hopped spread spectrum communications
US5077793A (en) Residue number encryption and decryption system
Zeng et al. Pseudorandom bit generators in stream-cipher cryptography
US5963104A (en) Standard cell ring oscillator of a non-deterministic randomizer circuit
US6763363B1 (en) Computer efficient linear feedback shift register
US4471164A (en) Stream cipher operation using public key cryptosystem
US5910907A (en) Shift register based pseudorandom number generator
US5974433A (en) High speed M-sequence generator and decoder circuit
US20020176578A1 (en) Methods and systems for securing information communicated between communication devices
US4730340A (en) Programmable time invariant coherent spread symbol correlator
US20040091106A1 (en) Scrambling of data streams having arbitrary data path widths
US20030053625A1 (en) Self-synchronizing, stream-oriented data encryption technique
US20040019798A1 (en) Apparatus, system and method of ensuring that only randomly-generated numbers that have passed a test are used for cryptographic purposes
US3986168A (en) Multichannel error signal generator
US3911330A (en) Nonlinear nonsingular feedback shift registers
US6778669B1 (en) Quantum encryption device
US5237615A (en) Multiple independent binary bit stream generator
US5500899A (en) Secure voice conferencing apparatus

Legal Events

Date Code Title Description
TP Transmission of property