FR2611412A1 - Laminated interconnection card - Google Patents
Laminated interconnection card Download PDFInfo
- Publication number
- FR2611412A1 FR2611412A1 FR8802307A FR8802307A FR2611412A1 FR 2611412 A1 FR2611412 A1 FR 2611412A1 FR 8802307 A FR8802307 A FR 8802307A FR 8802307 A FR8802307 A FR 8802307A FR 2611412 A1 FR2611412 A1 FR 2611412A1
- Authority
- FR
- France
- Prior art keywords
- power supply
- interconnection
- substrate
- pins
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 239000000919 ceramic Substances 0.000 claims abstract description 9
- 230000007423 decrease Effects 0.000 claims description 3
- 230000010354 integration Effects 0.000 abstract description 4
- 235000012431 wafers Nutrition 0.000 description 5
- 239000004020 conductor Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910001252 Pd alloy Inorganic materials 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/032—Organic insulating material consisting of one material
- H05K1/0346—Organic insulating material consisting of one material containing N
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0154—Polyimide
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
- H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the printed circuit board [PCB] or at the walls of large holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09845—Stepped hole, via, edge, bump or conductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/1031—Surface mounted metallic connector elements
- H05K2201/10318—Surface mounted metallic pins
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
CARTE STRATIFIEE D'INTERCONNEXION. LAMINATED INTERCONNECTION CARD.
La présente invention se rapporte à la structure d'alimentation d'une carte stratifiée d'interconnexion qui facilite une disposition dense de plaquettes à intégration à grande échelle (LSI). The present invention relates to the power structure of a laminated interconnect card which facilitates a dense arrangement of large scale integration wafers (LSI).
De façon générale, une carte stratifiée d'interconnexion comporte, en son intérieur, des couches d'interconnexion qui sont reliées à de nombreuses broches d'entrée et de sortie qui, à leur tour, sont à découvert à l'extérieur sur l'une des faces de la carte d'interconnexion. Un certain nombre de plaquettes à intégration à grande échelle LSI sont montées sur la face de la carte de circuit imprimé opposée aux broches d'entrée et de sortie. Il est habituel d'alimenter de telles plaquettes LSI à partir de broches d'entrée et de sortie des signaux et de broches d'alimentation puissance et par l'intermédiaire des couches intérieures d'interconnexion, comme exposé dans le brevet U.S. 4 612 602 à titre d'exemple. Generally, a laminated interconnect card has internally interconnected layers which are connected to numerous input and output pins which, in turn, are exposed on the outside on the one side of the interconnection card. A number of LSI large-scale integration boards are mounted on the face of the printed circuit board opposite the input and output pins. It is usual to supply such LSI wafers from signal input and output pins and from power supply pins and via the internal interconnection layers, as explained in US Pat. No. 4,612,602 for exemple.
Dans le type décrit ci-dessus de structure d'alimentation d'une carte stratifiée d'interconnexion, une partie des broches d'entrée et de sortie sont exclusivement affectées à l'entrée et à la sortie des signaux tandis que les autres sont exclusivement affectées à l'alimentation puissance. Un inconvénient avec une telle structure d'alimentation est que les électrodes disponibles pour l'entrée et la sortie des signaux et celles disponibles pour l'alimentation puissance sont peu nombreuses et par conséquent ne peuvent pas faire face à une demande croissante pour une disposition dense des plaquettes LSI. In the type described above of the power supply structure of a laminated interconnection card, part of the input and output pins are exclusively assigned to the input and the output of the signals while the others are exclusively assigned to the power supply. A drawback with such a supply structure is that the electrodes available for signal input and output and those available for power supply are few and therefore cannot meet the increasing demand for a dense arrangement. LSI platelets.
Un but de l'invention est donc de proposer une structure d'alimentation d'une carte stratifiée d'interconnexion qui soit capable de faire face à la demande d'une disposition dense des .plaquettes
LSI.An object of the invention is therefore to propose a power supply structure for a laminated interconnection card which is capable of meeting the demand for a dense arrangement of the wafers.
LSI.
Un autre but de l'invention est de proposer une structure d'alimentation d'une carte stratifiée d'interconnexion qui permette d'augmenter à la demande le nombre d'électrodes pour l'entrée et la sortie des signaux et celui d'électrodes pour l'alimentation puissance. Another object of the invention is to propose a supply structure for a laminated interconnection card which makes it possible to increase on demand the number of electrodes for the input and the output of signals and that of electrodes for power supply.
Un autre but encore de l'invention est de proposer une structure d'alimentation de façon générale améliorée d'une carte stratifiée de circuit d'interconnexion. Yet another object of the invention is to provide a generally improved power supply structure for a laminated interconnection circuit card.
Conformément à l'invention, on propose une carte stratifiée d ' interconnexion comportant, pour l'entrée et la sortie des signaux, des broches et, pour l'alimentation puissance, des broches qui sont disposées sur l'arrière d'un substrat céramique multicouche, les broches #prévues pour l'entrée et la sortie des signaux étant reliées à la surface du substrat par des trous traversants prévus à travers le substrat, les broches prévues pour l'alimentation puissance étant reliées à la surface du substrat par des trous métallisés par l'intermédiaire de couches conductrices qui sont prévues dans le susbstrat, caractérisée en ce que la surface des couches conductrices qui sont prévues dans le substrataug mente ou diminue successivement pour former des plots d'alimentation puissance en une configuration du type gradin, à une extrémité latérale du substrat. According to the invention, there is provided a laminated interconnection card comprising, for signal input and output, pins and, for power supply, pins which are arranged on the back of a ceramic substrate. multilayer, the pins # provided for the input and the output of the signals being connected to the surface of the substrate by through holes provided through the substrate, the pins provided for the power supply being connected to the surface of the substrate by holes metallized by means of conductive layers which are provided in the substrate, characterized in that the surface of the conductive layers which are provided in the substrate increases or decreases successively to form power supply pads in a step type configuration, with a lateral end of the substrate.
En outre, conformément à l'invention, on propose une carte stratifiée d'interconnexion comportant des couches d'interconnexion avec la source d'alimentation puissance, des broches pour l'entrée et la sortie des signaux et des broches pour l'alimentation puissance, caractérisée en ce que les couches d'interconnexion avec la source d'alimentation puissance sont à découvert à une extrémité latérale de la carte d'interconnexion et en ce que des plots d'alimentation puissance sont prévus sur l'extrémité latérale découverte. Furthermore, in accordance with the invention, there is provided a laminated interconnection card comprising interconnection layers with the power supply source, pins for signal input and output and pins for power supply. , characterized in that the interconnection layers with the power supply source are exposed at one side end of the interconnection card and in that power supply pads are provided on the exposed side end.
Les buts, caractéristiques et avantages ci-dessus, A ainsi que d'autres, de l'invention apparaîtront davan- tage à partir de la description détaillée qui suit prise en liaison avec les dessins joints sur lesquels:
- la figure 1 est une coupe montrant une carte stratifiée d'interconnexion concrétisant l'invention;
- la figure 2 est une vue en élévation montrant la liaison entre la carte d'interconnexion de la figure 1 et une carte de circuit imprimé;
- la figure 3 est une vue perspective d'une autre réalisation de l'invention; et
- la figure 4 est une élévation montrant la liaison entre la carte d'interconnexion de la figure 3 et une carte de circuit imprimé.The objects, characteristics and advantages above, A as well as others, of the invention will become more apparent from the detailed description which follows taken in conjunction with the attached drawings in which:
- Figure 1 is a section showing a laminated interconnection map embodying the invention;
- Figure 2 is an elevational view showing the connection between the interconnection card of Figure 1 and a printed circuit board;
- Figure 3 is a perspective view of another embodiment of the invention; and
- Figure 4 is an elevation showing the connection between the interconnection card of Figure 3 and a printed circuit board.
En se reportant à la figure 1, elle représente une carte stratifiée d'interconnexion conforme à l'invention et repérée de façon générale par le repère 10. Telle que représentée, la carte d'interconnexion 10 comporte un substrat multicouche 12 fabriqué en céramique et comportant à son intérieur des couches 14 d'interconnexion avec l'alimentation puissance. De façon spécifique, le substrat 12 est fabriqué en stratifiant une pluralité de feuilles céramiques sur chacune desquelles est imprimée une couche conductrice et dont la surface diffère de l'une à l'autre. Les couches 14 d'alimentation puissance sont à découvert à l'extérieur, selon une configuration du type gradin, sur une extrémité latérale du substrat 12, constituant ainsi des plots 16 pour l'alimentation puissance.Les feuilles céramiques peuvent avoir chacune une épaisseur d'environ 100 microns tandis que les couches conductrices peuvent avoir chacune une épaisseur d'environ 10 microns et être réalisées avec de l'or, un alliage argent-palladium, du tungstène, etc. Les plots 16 d'alimentation puissance découverts que l'on peut relier à l'extérieur sont individuellement reliés aux couches 18 d'interconnexion avec la source d'alimentation puissance, qui sont également prévues dans le substrat 12. Des broches 20, prévues pour l'alimentation puissance, sont rigidement montées à l'arrière du substrat 12 et fabriquées en le même matériau que les couches 18 d'interconnexion avec la source d'alimentation puissance.Les broches 20 sont reliées individuellement aux couches 18 d'interconnexion avec la source d'alimentation puissance par l'intermédiaire de trous traversants 22 qui présentent chacun un diamètre d'environ 200 microns. Referring to FIG. 1, it represents a laminated interconnection card in accordance with the invention and generally identified by the reference mark 10. As shown, the interconnection card 10 comprises a multilayer substrate 12 made of ceramic and having inside it layers 14 for interconnection with the power supply. Specifically, the substrate 12 is produced by laminating a plurality of ceramic sheets on each of which is printed a conductive layer and the surface of which differs from one to the other. The power supply layers 14 are exposed on the outside, in a step type configuration, on a lateral end of the substrate 12, thus constituting studs 16 for the power supply. The ceramic sheets can each have a thickness d '' about 100 microns while the conductive layers may each have a thickness of about 10 microns and be made with gold, a silver-palladium alloy, tungsten, etc. The exposed power supply pads 16 which can be connected to the outside are individually connected to the interconnection layers 18 with the power supply source, which are also provided in the substrate 12. Pins 20, provided for power supply, are rigidly mounted at the rear of the substrate 12 and made of the same material as the layers 18 for interconnection with the power supply source. The pins 20 are individually connected to the layers 18 for interconnection with the power supply source through through holes 22 which each have a diameter of about 200 microns.
Les plots 16 qui sont sur l'extrémité latérale du substrat 12 et les broches 20 qui sont à l'arrière du substrat 12 sont rangées sur la base du type d'alimentation puissance utilisé et sont reliés à la source intérieure d'alimentation puissance du substrat 12. En outre, cette source d'alimentation puissance est reliée aux réseaux d'interconnexion 26, définis sur une fine couche multicouche 24 d'interconnexion, par l'intermédiaire de trous traversants 22. La couche d'interconnexion 24, formée sur la surface du substrat 12, inclut, entre couches, des éléments isolants dont le principal composant est un polyimide. Les rubans d'interconnexion des réseaux d'interconnexion 26 ont une largeur d'environ 25 microns chacun.The studs 16 which are on the lateral end of the substrate 12 and the pins 20 which are at the rear of the substrate 12 are arranged on the basis of the type of power supply used and are connected to the internal power supply source of the substrate 12. In addition, this power supply source is connected to the interconnection networks 26, defined on a thin multilayer interconnection layer 24, through through holes 22. The interconnection layer 24, formed on the surface of the substrate 12 includes, between layers, insulating elements, the main component of which is a polyimide. The interconnection tapes of the interconnection networks 26 have a width of approximately 25 microns each.
Des broches 28 pour l'entrée et la sortie des signaux sont également rigidement montées à l'arrière du substrat 12 et reliées aux réseaux d'interconnexion 26 par l'intermédiaire des trous traversants 22. Les rubans d'interconnexion de la source d'alimentation puissance et les rubans d 'interconnexion des signaux, qui sont reliés par l'intermédiaire de la couche stratifiée d 'interconnexion 24, sont reliés, à la surface de la couche d'interconnexion 24, aux conducteurs 32 d'une plaquette LSI 30 rigidement montée sur la couche d'interconnexion 24. En configurant la périphérie du susbstrat 12 en gradins sur une base de 1 millimètre pour faire apparaitre à l'extérieur la couche d'interconnexion de l'alimentation puissance, il est possible de prévoir, tout autour du substrat 12, des plots 16 d'alimentation puissance correspondant à environ 300 broches et de réduire la chute de tension dans le substrat 12 à environ un vingtième. En outre, une telle configuration rend disponibles pour l'entrée et la sortie des signaux les broches précédemment affectées à l'alimentation puissance. Pins 28 for signal input and output are also rigidly mounted at the rear of the substrate 12 and connected to the interconnection networks 26 via the through holes 22. The interconnection tapes of the source of power supply and the interconnection ribbons of the signals, which are connected via the laminated interconnection layer 24, are connected, to the surface of the interconnection layer 24, to the conductors 32 of an LSI wafer 30 rigidly mounted on the interconnection layer 24. By configuring the periphery of the substrate 12 in steps on a base of 1 millimeter to make the interconnection layer of the power supply appear outside, it is possible to provide, any around the substrate 12, power supply pads 16 corresponding to approximately 300 pins and reducing the voltage drop in the substrate 12 to approximately one twentieth. In addition, such a configuration makes the pins previously assigned to the power supply available for signal input and output.
Comme représenté sur la figure 2, un connecteur 34 dont la forme permet de le connecter aux plots 16 qui sont autour du substrat multicouche 12, est connecté au substrat 12. Ce connecteur 34 sert à fixer en place le substrat 12 et à fixer sur le substrat 12 un module de refroidissement prévu pour refroidir la plaquette LSI 30. De façon spécifique, le connecteur 34 comporte des électrodes élastiques 36 qui sont individuellement pressées contre les plots 16 du substrat 12. Les électrodes 36 sont reliées à une vis 40 qui sert à fixer le substrat 12 sur la carte 38 de circuit imprimé. De cette façon la vis 40 assure l'alimentation puissance à partir de la carte de circuit imprimé 38 et permet donc de fournir une intensité relativement importante. Un autre avantage que l'on peut obtenir avec la vis 40 est qu'elle élimine un contact électrique incomplet. As shown in FIG. 2, a connector 34 whose shape makes it possible to connect it to the pads 16 which are around the multilayer substrate 12, is connected to the substrate 12. This connector 34 serves to fix in place the substrate 12 and to fix on the substrate 12 a cooling module designed to cool the LSI wafer 30. Specifically, the connector 34 comprises elastic electrodes 36 which are individually pressed against the pads 16 of the substrate 12. The electrodes 36 are connected to a screw 40 which serves to fix the substrate 12 on the printed circuit board 38. In this way the screw 40 provides power supply from the printed circuit board 38 and therefore makes it possible to provide a relatively large intensity. Another advantage that can be obtained with the screw 40 is that it eliminates incomplete electrical contact.
Dans la réalisation ci-dessus, les feuilles céramiques qui constituent les couches 18 d'interconnexion de la source d'alimentation puissance du substrat 12 ont leur surface qui va successivement en diminuant en allant vers l'avant du substrat 12. In the above embodiment, the ceramic sheets which constitute the interconnection layers 18 of the power supply source of the substrate 12 have their surface which successively decreases while going towards the front of the substrate 12.
En variante, cette configuration peut être telle que les surfaces aillent en diminuant successivement en allant vers l'arrière du substrat 12.As a variant, this configuration can be such that the surfaces go in decreasing successively going towards the rear of the substrate 12.
En se reportant à la figure 3, elle représente une autre réalisation de l'invention. La carte d'interconnexion, repérée de façon générale par 50, comporte un substrat multicouche 52 fabriqué en céramique. Tel que représenté, le substrat 52 comporte trois couches 54 d'interconnexion de la source d'alimentation puissance dont un composant important est le tungstène, des broches 58 d'entrée et de sortie des signaux et des broches 60 d'alimentation puissance individuellement reliées aux couches 54 d'interconnexion de la source d'alimentation puissance par des trous traversants 56 et principalement fabriquées en tungstène, ainsi qu'une fine couche 64 reliée par des trous métallisés 36 et dans laquelle se trouvent des réseaux d'interconnexion 62 plaqués or.Des plaquettes LSI 68 comportant chacune des conducteurs 66 à relier au réseau d'interconnexion 62 sont montées sur la surface supérieure de la fine couche 64. Referring to Figure 3, it shows another embodiment of the invention. The interconnection card, generally identified by 50, comprises a multilayer substrate 52 made of ceramic. As shown, the substrate 52 comprises three interconnection layers 54 of the power supply source, an important component of which is tungsten, pins 58 for signal input and output and pins 60 for power supply individually connected. the interconnection layers 54 of the power supply source through through holes 56 and mainly made of tungsten, as well as a thin layer 64 connected by metallized holes 36 and in which there are gold-plated interconnection networks 62 .LSI plates 68 each comprising conductors 66 to be connected to the interconnection network 62 are mounted on the upper surface of the thin layer 64.
Les couches 54 d'interconnexion de la source d'alimention puissance sont à découvert à une extrémité latérale du substrat 52. Des éléments isolants, fabriqués en résine synthétique à base de polyimide, sont prévus entre les fines couches 64. Dans cette réalisation particulière, trois plots 70 d'alimentation puissance sont définis à l'extrémité découverte des couches 54 d'interconnexion avec la source d'alimentation puissance.On peut obtenir tous les plots 70 d'alimentation puissance en formant un film sur l'extrémité découverte des couches 54 d'interconnexion avec la source d'alimentation puissance par vaporisation sous vide après fabrication du substrat 52, application d'un agent photorésistant sur cette extrémité, fusion de l'agent photorésistant par photolithographie pour former un film conducteur de dimensions 2 millimètres par 2 millimètres et placage du film conducteur avec de l'or. Comme représenté sur la figure 4, les plots 70 sont électriquement reliés à une carte de circuit imprimé 78 par l'intermédiaire des électrodes 74 des connecteurs 72 et des vis 76. Comme les plots 70, on peut former les réseaux d'interconnexion 62 en déposant un film sur le conducteur par vaporisation sous vide et application de photolithographie.Chaque ruban conducteur des réseaux d'interconnexion 32 a une dimension d'environ 25 microns, les trous traversants 56 ont un diamètre d'environ 20 microns chacun et les couches 54 d'interconnexion avec la source d'alimentation puissance ont une épaisseur d'environ 100 microns chacune. The interconnection layers 54 of the power supply source are exposed at a lateral end of the substrate 52. Insulating elements, made of synthetic resin based on polyimide, are provided between the thin layers 64. In this particular embodiment, three power supply studs 70 are defined at the exposed end of the interconnection layers 54 with the power supply source. All the power supply studs 70 can be obtained by forming a film on the exposed end of the layers 54 of interconnection with the power supply source by vacuum spraying after manufacture of the substrate 52, application of a photoresist on this end, fusion of the photoresist by photolithography to form a conductive film of dimensions 2 mm by 2 millimeters and plating of the conductive film with gold. As shown in FIG. 4, the pads 70 are electrically connected to a printed circuit board 78 by means of the electrodes 74 of the connectors 72 and of the screws 76. Like the pads 70, the interconnection networks 62 can be formed by depositing a film on the conductor by vacuum vaporization and application of photolithography. Each conductive tape of the interconnection networks 32 has a dimension of approximately 25 microns, the through holes 56 have a diameter of approximately 20 microns each and the layers 54 interconnection with the power supply source have a thickness of about 100 microns each.
Avec la strucutre d'alimentation de la carte d'interconnexion 50 conforme à cette réalisation, il est possible de diminuer le nombre de broches 60 affectées à l'alimentation puissance et d'augmenter le nombre de broches 58 affectées à l'entrée et à la sortie des signaux. Ceci permet d'affecter un plus grand nombre d'électrodes à l'entrée et à la sortie des signaux ainsi qu'à l'alimentation puissance. With the power supply structure of the interconnection card 50 in accordance with this embodiment, it is possible to reduce the number of pins 60 assigned to the power supply and to increase the number of pins 58 assigned to the input and to signal output. This allows a larger number of electrodes to be assigned to the input and output of the signals as well as to the power supply.
En outre, étant donné que les plots 70 cosrespondent à 100 broches 60 d'alimentation puissance, la chute de tension qui se produit dans le substrat du fait de l'alimentation puissance se réduit à environ un dixième.In addition, since the pads 70 co correspond to 100 power supply pins 60, the voltage drop which occurs in the substrate due to the power supply is reduced to about one tenth.
Les électrodes d'alimentation puissance étant constituées par les plots 70 et les broches 60, on utilise sélectivement ces électrodes en correspondance avec le type de l'alimentation puissance utilisée. Le nombre de couches 54 d'interconnexion avec la source d'alimentation puissance et celui des plots 70 ne sont pas limités à ceux représentés et décrits et, en variante, peuvent être par exemple de cinq ou de six. The power supply electrodes being constituted by the pads 70 and the pins 60, these electrodes are selectively used in correspondence with the type of the power supply used. The number of interconnection layers 54 with the power supply source and that of the pads 70 are not limited to those shown and described and, as a variant, may be for example five or six.
En résumé, on voit qu'une carte stratifiée d'interconnexion de l'invention permet d'obtenir une valeur minimale de la chute de tension dans un substrat céramique multicouche et permet de diminuer le nombre de broches prévues pour l'alimentation puissance tout en augmentant le nombre de broches d'entrée et de sortie de signaux. In summary, it can be seen that a laminated interconnection card of the invention makes it possible to obtain a minimum value of the voltage drop in a multilayer ceramic substrate and makes it possible to reduce the number of pins provided for the power supply while increasing the number of signal input and output pins.
Différentes modifications apparaltront possibles à l'homme de l'art après avoir reçu les enseignements de cet exposé, sans s'écarter de son objet. Various modifications will appear possible to those skilled in the art after receiving the teachings of this presentation, without departing from its object.
Claims (2)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4154587 | 1987-02-26 | ||
| JP23381687A JPS6477197A (en) | 1987-09-18 | 1987-09-18 | Multilayer interconnection substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2611412A1 true FR2611412A1 (en) | 1988-09-02 |
| FR2611412B1 FR2611412B1 (en) | 1996-08-14 |
Family
ID=26381184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8802307A Expired - Lifetime FR2611412B1 (en) | 1987-02-26 | 1988-02-25 | LAMINATED INTERCONNECTION CARD |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2611412B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0610631A1 (en) * | 1992-12-28 | 1994-08-17 | AT&T GLOBAL INFORMATION SOLUTIONS INTERNATIONAL INC. | Electrical connector |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1983002521A1 (en) * | 1982-01-13 | 1983-07-21 | Elxsi | Improved backplane power connection system |
| EP0154765A2 (en) * | 1984-03-12 | 1985-09-18 | International Business Machines Corporation | Apparatus for directly powering a multi-chip module from a power distribution bus |
-
1988
- 1988-02-25 FR FR8802307A patent/FR2611412B1/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1983002521A1 (en) * | 1982-01-13 | 1983-07-21 | Elxsi | Improved backplane power connection system |
| EP0154765A2 (en) * | 1984-03-12 | 1985-09-18 | International Business Machines Corporation | Apparatus for directly powering a multi-chip module from a power distribution bus |
Non-Patent Citations (1)
| Title |
|---|
| IBM TECHNICAL DISCLOSURE BULLETIN, vol 12 no. 8 janvier 1970.: S.C. RIELEY, "Laminated bus system" p. 1268-1269 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0610631A1 (en) * | 1992-12-28 | 1994-08-17 | AT&T GLOBAL INFORMATION SOLUTIONS INTERNATIONAL INC. | Electrical connector |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2611412B1 (en) | 1996-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0310463A1 (en) | Housing for a high-density integrated circuit | |
| EP0133125B1 (en) | Electronic component housing with a capacitor | |
| FR2700416A1 (en) | Semiconductor device having a semiconductor element on a mounting element. | |
| EP0228953B1 (en) | Encapsulation housing for an electronic circuit | |
| FR2596607A1 (en) | METHOD FOR MOUNTING AN INTEGRATED CIRCUIT ON A CIRCUIT BOARD, INTEGRATED CIRCUIT BOX AND INTEGRATED CIRCUIT BOARD FOR IMPLEMENTING THE METHOD | |
| FR2702595A1 (en) | Multi-layer cabling structure | |
| EP0565391A1 (en) | Method and device for encapsulation of three-dimensional semi-conductor chips | |
| FR2785454A1 (en) | ARMORED METALLIZED ORIFICE WITH REGULATED IMPEDANCE OF THE GATLING GUN TYPE | |
| EP1792526A1 (en) | Electronic device provided with an integrated heat spreader | |
| FR2730122A1 (en) | Multilayered printed wiring board for microwave circuits | |
| EP0325068B1 (en) | Modular hybrid microelectronic structure with high integration density | |
| FR2747509A1 (en) | Semiconductor integrated circuit mounting assembly | |
| FR2735648A1 (en) | COOLING METHOD OF AN INTEGRATED CIRCUIT MOUNTED IN A HOUSING | |
| FR2667452A1 (en) | Printed circuit connector | |
| JP2001015929A (en) | Multilayer board | |
| FR2720190A1 (en) | Method for connecting the output pads of an integrated circuit chip, and multi-chip module thus obtained. | |
| EP0593330A1 (en) | 3D-interconnection method for electronic component housings and resulting 3D component | |
| FR2747235A1 (en) | INTEGRATED CIRCUIT BOX | |
| FR2549641A1 (en) | Large-scale integration unit comprising a multilayer ceramic substrate. | |
| FR2611412A1 (en) | Laminated interconnection card | |
| FR2629667A1 (en) | Printed-circuit device | |
| FR2693031A1 (en) | Semiconductor device, substrate and mounting frame for this device. | |
| EP0166634A1 (en) | Electric voltage dividing device and electronic component containing a package including such a device | |
| FR3095719A1 (en) | Hybrid molecular bonding method and electronic circuit for implementing such a method | |
| FR2847726A1 (en) | Radio frequency module for communication module, has dielectric substrate whose thickness and nature are selected by holding account of surface of conductive layer and stock points, to couple another layer to earth by capacitor |