FR2611331A1 - Circuit integre en technologie i2l - Google Patents

Abstract

L'INVENTION CONCERNE LES CIRCUITS INTEGRES BIPOLAIRES EN TECHNOLOGIE IL. POUR REGULER LE COURANT DE SORTIE DES PORTES LOGIQUES LORSQU'ELLES SONT RENDUES CONDUCTRICES, ON PREVOIT UN CIRCUIT D'ASSERVISSEMENT DU POTENTIEL D'ALIMENTATION DES INJECTEURS DES PORTES. LE CIRCUIT COMPREND UNE PORTE SUPPLEMENTAIRE P0 QUI A LA FOIS EST ALIMENTEE PAR CE POTENTIEL ET SERT A MODIFIER CE POTENTIEL EN FONCTION D'UNE COMPARAISON ENTRE LE COURANT DE SORTIE DE LA PORTE ET UN COURANT DE REFERENCE SC. ON PEUT AINSI ENVISAGER DES APPLICATIONS ANALOGIQUES POUR LA TECHNOLOGIE IL. UN CONVERTISSEUR NUMERIQUE-ANALOGIQUE EST DECRIT A TITRE D'EXEMPLE.

Description

CIRCUIT INTEGRE EN TECHNOLOGIE 12L
La présente invention concerne les circuits intégrés en technologie bipolaire et plus précisément en technologie I2L.

La technologie I2L (de l'anglais Integrated Injection
Logic) est habituellement utilisée pour réaliser des circuits logiques rapides. Dans cette technologie, la porte logique de base est constituée de la manière suivante (voir figure 1): elle comprend un transistor d'injection Ti de type PNP et un transistor de sortie T2, de type NPN.

L'émetteur du transistor d'injection T1 est relié à une borne A d'une source d'alimentation en courant; le potentiel de la borne A est positif par rapport à une masse M.

La base est reliée å la masse.

Le collecteur est relié dlune part à l'entrée E de la porte et d'autre part à la base b du transistor de sortie T2.

L'émetteur du transistor de sortie T2 est relié à la masse.

Enfin, le transistor de sortie comporte le plus souvent plusieurs collecteurs de manière à pouvoir commander séparément plusieurs autres portes en aval de cette porte; ici on a représenté quatre collecteurs, cl, c2, c3, c4. Ces collecteurs sont reliés chacun à une sortie respective S1, S2, S3, S4 de la porte.

C'est la surface de la région de collecteur correspondant à une sortie qui détermine, toutes caractéristiques égales par ailleurs, le courant absorbé par cette sortie de la porte lorsqu'elle est rendue conductrice par un niveau de potentiel haut appliqué à l'entrée E. Ce potentiel haut est obtenu en pratique en laissant l'entrée E en haute impédance.

Cette propriété est utilisée habituellement pour faire en sorte que le courant de sortie d'une porte logique soit adapté au courant nécessaire pour commander une autre porte logique en aval de la première. C'est la raison pour laquelle le plus souvent, les portes d'un circuit I 2L comprennent plusieurs collecteurs de sortie, chaque collecteur ayant une surface élémentaire qui correspond 9 ce qui est nécessaire pour commander une autre porte. S'il y a quatre collecteurs par porte, chaque porte pourra donc commander quatre autres portes.

L'invention part de l'idée que dans certains circuits il peut être intéressant de bien connaître le courant de sortie correspondant à une surface donnée du collecteur de sortie d'une porte ou d'un groupe de portes. En particulier, cette connaissance élargirait le champ d'applications de la technologie I 2L car on pourrait envisager des applications analogiques plutôt que purement logiques comme c'est le cas actuellement.

C'est pourquoi la présente invention propose un circuit intégré pourvu d'un asservissement original pour réguler le courant de sortie correspondant à une surface élémentaire ce collecteur de sortie d'une porte I2L.

Le circuit intégré selon l'invention comporte plusieurs portes I2L comprenant chacune un transistor d'injection de type
PNP et un transistor de sortie de type NPN, caractérisé en ce que les émetteurs des transistors d'injection de ces portes sont reliés à la sortie d'un amplificateur de courant dont l'entrée reçoit la difference entre un courant de référence et le courant de sortie de l'une des portes I2L, cette porte ayant son entrée à un niveau logique qui la rend conductrice.

Le potentiel d'alimentation des différentes portes d'un circuit stajustera alors à une valeur telle que le courant de sortie de la porte devienne égal au courant de référence. Les courants des autres portes seront proportionnels à ce courant puisqu'elles sont alimentées par le même potentiel.

En principe les portes seront toutes identiques entre elles, sauf peut-être en ce qui concerne leurs surfaces de collecteur de sortie; si les surfaces de collecteur sont variables, le courant de sortie de chaque porte sera proportionnel aux surfaces respectives. De toutes façons, ce courant sera régulé et connu par rapport à celui de la source de référence.

Dans un exemple d'application particulièrement intéressant, le circuit intégré incorporant ce perfectionnement est un convertisseur numérique-analogique qui comprend plusieurs portes logiques I2L dont les entrées constituent les entrées du convertisseur et dont les sorties sont mises en parallèle pour fournir un courant fonction de l'état logique des entrées, les surfaces de collecteur des transistors de sortie des différentes portes étant pondérées avec la même pondération que les signaux logiques appliqués aux entrées de ces portes afin que le courant de sortie de chaque porte soit proportionnel au poids du signal logique appliqué à l'entrée de cette porte. Une porte supplémentaire est alors prévue pour assurer une régulation du courant des autres portes selon le principe exposé ci-dessus.

D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels:
- b figure 1 déjà décrite représente un schéma de porte I 2L classique;
- la figure 2 représente un exemple de schéma de circuit mettant en oeuvre la présente invention
Le convertisseur numérique-analogique qui va maintenant être décrit à titre d'exemple pour illustrer l'invention est visible à la figure 2.

L'exemple choisi est un convertisseur 4-bits ayant donc quatre entrées El, E2, E3, E4, destinées à recevoir chacune un état logique binaire, et une sortie S destinée à fournir un courant de sortie représentant une somme pondérée des états logiques d'entrée; par convention, on considèrera comme état haut d'entrée un potentiel haut qui rend conducteur le transistor de sortie et comme état bas un potentiel bas (potentiel de masse) qui bloque le transistor de sortie.

Le convertisseur 4-bits comprend essentiellement cinq portes logiques P1, P2, P3, P4, P5, chacune du type de celle de la figure 1 Ces portes sont toutes identiques et ont, dans cet exemple, chacune quatre collecteurs identiques. La première porte est affectée au premier bit (poids faible), la deuxième au deuxième bit, la troisième au troisième bit, et les deux dernières au quatrième bit. Si on voulait encore un cinquième bit, on notera qu'il faudrait quatre portes supplémentaires toutes affectées à ce cinquième bit.

La première porte P1 reçoit sur son entrée El le bit de poids faible du nombre à convertir; elle comporte un transistor d'injection T11 et un transistor de sortie T12; l'un des collecteurs du transistor T12 sert de sortie à cette porte P1, et il est relié à la sortie S du convertisseur.

La deuxième porte P2 reçoit sur son entrée E2 le deuxième bit; elle comporte un transistor d'injection T21 et un transistor de sortie T22; deux des collecteurs de sortie de cette porte sont reliés ensemble et reliés à la sortie S de sorte que la porte P2 possède un collecteur de sortie équivalent de surface double de celui de la porte P1.

La troisième porte P3 reçoit sur son entrée E3 le troisième bit; elle comporte un transistor d'injection T31 et un transistor de sortie T32; quatre collecteurs de sortie de cette porte sont reliés entre eux et reliés à la sortie S de sorte que cette porte
P3 possède un collecteur de sortie équivalent de surface de sortie quadruple de celui de la porte P1.

La quatrième et la cinquième portes P4 et P5 ont leurs entrées réunies (entrée E4) pour recevoir le quatrième bit; les quatre collecteurs de chacune de ces deux portes sont reliés entre eux et reliés à la sortie S de sorte que ces deux portes réunies sont équivalentes à une porte unique d'entrée E4 et de sortie S avec une surface de collecteur de sortie huit fois plus grande que celle de la porte El.

Lorsqutun potentiel haut est appliqué à l'entrée d'une porte, le courant de sortie est proportionnel à la surface de collecteur globale de cette porte. Lorsqu'un potentiel bas est appliqué, le courant de sortie de la porte est nul.

On a ainsi réalisé un circuit fournissant sur la sortie S un courant qui est proportionnel à la somme pondérée des états logiques présents sur les entrées El à E4. Cela suppose que les courants d'injection appliqués par les différents transistors d'injection soient tous identiques d'une porte à l'autre, ce que l'on réalise de préférence en ayant des portes rigoureusement identiques entre elles et en reliant les émetteurs de tous les transistors d'injection à la même borne d'alimentation A.

On pourrait prévoir que les portes El à E4 ont des collecteUrs constitués autrement que par quatre régions individuelles identiques: on pourrait envisager un premier collecteur de surface s, un autre identique, et un troisième de surface 2s. On peut aussi prévoir que les portes ne sont pas identiques entre elles; par exemple, la porte P1 n'utilise qu'un de ses quatres collecteurs et on pourrait très bien prévoir que cette porte est une porte à un seul collecteur, tandis que la deuxième est une porte à deux collecteurs ou à un collecteur de surface double.

Enfin, la pondération en binaire pur est la plus couramment utilisée, mais on pourrait prévoir d'autres pondérations.

De manière générale on doit respecter la condition que la surface de collecteur d'une porte (ou de ce qui fait ltéquivalent d'une porte comme le couple de portes P4, P5 ayant une entrée commune) soit proportionnelle au poids affecté au signal logique appliqué à l'entrée de cette porte.

Pour améliorer la connaissance de la valeur précise du courant correspondant à la valeur numérique d'entrée que l'on veut convertir en un courant analogique, on prévoit selon l'invention un circuit d'asservissement original utilisant une source de courant de référence SC.

Ce circuit d'asservissement comprend une porte supplémentaire Po, identique aux autres portes, ou tout au moins ayant un transistor d'injection T10 identique à celui des autres portes. Comme les transistors d'injection des autres portes, celui de la porte supplémentaire a son émetteur relié à la borne d'alimentation A. La sortie de la porte PO est reliée d'une part à la source de courant et d'autre part à l'entrée d'un amplificateur de courant dont la sortie est reliée à la borne A.

Ici, l'amplificateur est un étage Darlington à deux transistors
T3 et T4.

Ainsi, l'amplificateur amplifie la différence entre le courant de la source de référence SC et le courant de sortie de la porte PO; le potentiel du point A varie dans un sens tendant à ramener à zéro cette différence, donc à ramener à une valeur constante (celle de la source de courant), le courant de sortie de la porte PO et, proportionnellement à leurs surfaces de collecteur respectives, celui des autres portes reliées au -point
A.

Le choix de la surface de collecteur du transistor de sortie
T20 de la porte PO est lié au choix de la valeur de la source de courant de référence SC pour que l'asservissement soit possible.

Plus précisément, si on veut que le poids binaire unitaire (bit de poids faible) corresponde à un courant i alors que la surface de collecteur correspondant au poids binaire unitaire est s, on doit respecter sensiblement la condition suivante:
Iréf.s = où Iréf est le courant de la source de référence et SO la surface de collecteur de sortie de la porte PO.

Claims (2)

REVENDICATIONS

1. Circuit intégré comportant plusieurs portes I2L comprenant chacune un transistor d'injection PNP (T1) et un transistor de sortie NPN (T2), caractérisé en ce que les émetteurs des transitors d'injection de ces portes sont reliés à la sortie (A) d'un amplificateur de courant (T3, T4) dont l'entrée reçoit la différence entre un courant de référence (SC) et le courant de sortie de l'une des portes (PO), cette porte ayant son entrée à un niveau logique qui la rend conductrice.

2. Convertisseur analogique-numérique selon la revendication 1, pour la conversion de signaux logiques pondérés, caractérisé en ce qu'il comporte une pluralité de portes logiques I2L (P1 à

P5) comprenant chacune classiquement un transistor d'injection de courant (T11 à T51) relié à la région de base d'un transistor de sortie (T12 à T52), l'entrée d'une porte étant constituée par la base du transistor de sortie et la sortie par le collecteur de ce transistor de sortie, les entrées (El à E4) du convertisseur étant constituées par les entrées des différentes portes et la sortie (S) du convertisseur étant constituée par les sorties réunies des différentes portes, les surfaces de collecteur des transistors de sortie des différentes portes étant pondérées avec la même pondération que les signaux logiques appliqués aux entrées de ces portes afin que le courant de sortie de chaque porte soit proportionnel au poids du signal logique appliqué à l'entrée de cette porte, la porte particulière dont le courant de sortie est comparé au courant de référence à l'entrée de l'amplificateur n'étant pas connectée comme les autres à la srtie du convertisseur.