FR2599529A1 - Procede d'integration dans un circuit integre monolithique des courants de sortie de diodes de detection et integrateur pour la mise en oeuvre du procede - Google Patents
Procede d'integration dans un circuit integre monolithique des courants de sortie de diodes de detection et integrateur pour la mise en oeuvre du procede Download PDFInfo
- Publication number
- FR2599529A1 FR2599529A1 FR8607944A FR8607944A FR2599529A1 FR 2599529 A1 FR2599529 A1 FR 2599529A1 FR 8607944 A FR8607944 A FR 8607944A FR 8607944 A FR8607944 A FR 8607944A FR 2599529 A1 FR2599529 A1 FR 2599529A1
- Authority
- FR
- France
- Prior art keywords
- well
- charges
- diode
- integration
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000001514 detection method Methods 0.000 title claims abstract description 18
- 230000010354 integration Effects 0.000 claims abstract description 46
- 239000003990 capacitor Substances 0.000 claims description 36
- 230000005669 field effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000009396 hybridization Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/18—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals
- G06G7/184—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14875—Infrared CCD or CID imagers
- H01L27/14881—Infrared CCD or CID imagers of the hybrid type
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/30—Transforming light or analogous information into electric information
- H04N5/33—Transforming infrared radiation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Signal Processing (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Multimedia (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
L'INVENTION A POUR OBJET UN PROCEDE D'INTEGRATION, DANS UN CIRCUIT INTEGRE MONOLITHIQUE, D'UN COURANT DE SORTIE D'UNE DIODE DE DETECTION1. SELON L'INVENTION, IL EST PREVU QU'ON DECOUPE UNE PERIODE D'INTEGRATION THEORIQUE T EN CYCLES T D'INTEGRATION ELEMENTAIRES, ET A CHAQUE CYCLE ELEMENTAIRE ON INTEGRE LE COURANT DE LA DIODE1 SUR LA DUREE DU CYCLE ET ON RECUEILLE DANS UN PREMIER PUITS D'APPORT8 LES CHARGES CORRESPONDANTES, AVANT, A LA FIN DU CYCLE, D'EQUILIBRER D'ABORD CES CHARGES ENTRE LE PREMIER PUITS D'APPORT ET UN DEUXIEME PUITS DE STOCKAGE11 PUIS DE VIDER LE PREMIER PUITS D'APPORT8.
Description
Procédé dtintéqration dans un circuit intègre monolithique des courants de sortie de diodes de détection et in tégrateur pour la mise en oeuvre du procédé.
La présente invention concerne tout d'abord un procédé d'intégration, dans un circuit intégré monolithique, des courants de sortie de diodes de détection.
Plus particulièrement, l'invention concerne un procédé d'intégration des courants de sortie d'une pluralité de diodes d'une plaquette de détection, après hybridation sur une plaquette de traitement des courants de sortie de ces diodes, plaquette de traitement qui comprend, à l'entrée d'un circuit intégré monolithique, une pluralité de transistors à effet de champ, en parallèle, associés aux diodes de détection, respectivement.
Il peut s'agir notamment des plaquettes de détection et de traitement d'une caméra thermique utilisée dans le domaine de l'imagerie pour l'analyse de paysaaes en temps réel, les diodes de détection étant alors des photodiodes infrarouae.
L'intégration d'un courant de sortie de diode fournit normalement une quantité de charges correspondante, dépendant de la durée d'intégration.
Les charges en question sont stockées dans des puits de stockage, créés sous des plaques, ou grilles, portées à un potentiel de stockage. Ce potentiel de stockage et le taux de remplissage du puits de stockage déterminent le potentiel de surface V du puits. La surface du puits de stockage et donc celle de la grille de stockaoe associée, et la technologie du circuit intégré, plus précisément sa capacité d'oxyde, déterminent de façon proportionnelle, la capacité C du puits de stockage.
La quantité de charges Q stockées dans le puits, le potentiel de surface V et la capacité C du puits sont liés par la loi classique de l'électricité
Q = CV
La quantité de charges pouvant être stockées dans un puits dépend donc de la surface de celui-ci.
Q = CV
La quantité de charges pouvant être stockées dans un puits dépend donc de la surface de celui-ci.
Considérons donc le stockage des charges résultant de l'intégration du courant de sortie d'une photodiode infrarouge.
On démontre facilement que pour un courant débité par la diode de forte valeur intégré pendant une durée faible, les charges correspondantes peuvent être stockées sous une grille de surface tout à fait acceptable. Par contre, pour une durée d'intégration très longue, comme par exemple à bord d'un satellite d'observation, la surface de stockage disponible pet; ne plus permettre de stocker les charges.
En effet, après le stockage de la quantité de charges correspondant à la capacité maximale du puits, par réaction, le courant débité par la diode chute.
Pour résoudre ce problème, mais en partie seulement, on peut déjà vouloir, par une polarisation de la diode détectrice au voisinage de O, éliminer les charges dues au courant d'obscurité, et qui ne sont liées à aucune information utile.
Mais dans bien des cas, cela n'est pas suffisant, notamment quand les courants de détection sont vraiment trop élevés.
Par ailleurs, on pourrait vouloir réduire la durée d'intégration pour ainsi réduire la quantité de charges. Mais l'objectif est de ne pas dégrader le rapport signal/bruit.Or le bruit évolue suivant un processus de Poisson, c'est-àdire que si le nombre de charges de signal est n le nombre de charges de bruit est vn, le rapport signal/bruit étant proporti-onnel à tn.
Si on diminue le temps d'intégration, donc le nombre n de charges de signal, on diminue également le rapport signal/ bruit, ce qui n'est pas satisfaisant.
La présente invention vise à proposer une solution satisfaisante à ce problème de stockage, dans les circuits in téarés monolithiques, de charges fournies par l'intégration de courants de sortie de diodes de détection.
A cet effet, la présente invention concerne un procédé d'intégration, dans un circuit intégré monolithique, d'un courant de sortie d'une diode de détection, caractérisé par le fait qu'on découpe une période d'intégration théorique en cycles d'intégration élémentaires, et à chaque cycle élémentaire on intègre le courant de sortie sur la durée du cycle et on recueille dans un premier puits d'apport les charges correspondantes, avant, à la fin du cycle, d'équilibrer d'abord ces charges entre le premier puits d'apport et un deuxième puits de stockage puis de vider le premier puits d'apport.
A la fin de chaque cycle d'intégration élémentaire, les charges se répartissent entre les deux puits d'apport et de stockage et s'équilibrent, au prorata de leurs surfaces, ou capacités, respectives, à la manière de deux vases communicants. Une fois l'équilibre atteint, le puits d'apport, ou d'intégration, est vidé, mais pas le puits de stockage. A courant de diode constant au fur et à mesure que les cycles élémentaires se déroulent, la quantité de charges transférées à la fin d'un cycle du puits d'apport dans le puits de stockage diminue, toujours à la manière de vases communicants.
La quantité de charges stockées dans le puits de stockage converce ainsi ver la quantité , constante, de charges recueillies à chaque cycle dans le puits d'apport, au rapport des deux capacités des puits d'apport et de stockage près.
Dans une première mise en oeuvre du procédé de l'invention, à la fin d'une période d'intégration, on vide le puits de stockage et on transfère la quantité de charges stockées pour traitement subséquent. En d'autres termes, on "lit" le puits de stockage.
L'invention a donc consisté à réduire la quantité de charges recueillies par intégration du courant de détection sans pour autant réduire la durée d'intégration. Grâce à ce procédé, et cela sera expliqué plus loin, le rapport sional/bruit n'est pas dégradé. La quantité de charges recueillies ayant donc été réduite, la taille du puits de stockaae peu' donc être également réduite sensiblement dans les mêmes proportions.
La théorie de l'information précise que le gain des moyens de l'invention en rapport signal/bruit doit être au moins égal ~ la racine carrée du rapport bande passante de sortie/bande passante d'entrée, soit W, N étant le nombre de cycles d'intégration élémentaires. Le gain est déterminé par le rapport des capacités,#ou surfaces, des puits de stockage et d'apport, d'une part, et par le nombre de cycles N, d'autre part. Ainsi, la condition théorique évoquée implique qu'à un nombre de cycles, ou d'équilibrages, donné correspond un rapport minimal entre les capacité tés des puits de stockage et d'apport.
Dans une deuxième mise en oeuvre du procédé de l'invention, on Intare sur plusieurs cycles d'intégration et on transfère les charges vidées du puits d'apport pour traitement subséquent. En d'=utres termes, on "lit" le puits d'apport.
Dans ces conditions, le nombre de cycles élémentaires par période d'intégration n'importe plus. La contrainte de convergence est moindre.
La présente invention concerne également l'intégrateur pour la mise en oeuvre du procédé de l'invention, relié à une diode de détection pour intégrer son courant de sortie, caractérisé par le fait qu'il comporte un premier condensateur d'apport connecté en parallèle sur la diode, un second condensateur de stockage connecté en parallèle sur le premier condensateur et un interrupteur connecté entre les deux condensateurs.
L'invention sera mieux comprise à l'aide de la description suivante de deux mises en oeuvre référées du procédé de l'invention et de deux formes de réalisation de l'intégrateur pour la mise en oeuvre du procédé, en référence aux dessins annexés, sur lesquels - la figure 1 est une première forme de réalisation de
l'étage d'intégration de l'invention, schématiquement
en coupe; - la figure 2 est une vue du schéma électrique de l'éta
ge de la figure 1; - les figures 3A, 33, 3C, 3D sont respectivement des dia
grammes des deux signaux de transfert des charges du
condensateur de stockage et du condensateur d'apport,
de la charge du condensateur d'apport let de celle du
condensateur de stockage;; - la figure 4 représente des courbes de variation du gain
de l'étage d'intégration en fonction du nombre de cycles
élémentaires, pour plusieurs géométries, et - la figure 5 représente une deuxième forme de réalisa
tion de l'étage d'intégration de l'invention, schémati
quement en plan.
l'étage d'intégration de l'invention, schématiquement
en coupe; - la figure 2 est une vue du schéma électrique de l'éta
ge de la figure 1; - les figures 3A, 33, 3C, 3D sont respectivement des dia
grammes des deux signaux de transfert des charges du
condensateur de stockage et du condensateur d'apport,
de la charge du condensateur d'apport let de celle du
condensateur de stockage;; - la figure 4 représente des courbes de variation du gain
de l'étage d'intégration en fonction du nombre de cycles
élémentaires, pour plusieurs géométries, et - la figure 5 représente une deuxième forme de réalisa
tion de l'étage d'intégration de l'invention, schémati
quement en plan.
Soit une photodiode infrarouge 1 d'une plaquette de détection et le circuit d'entrée 2 associé, raccordé à la diode 1, d'une plaquette de traitement, les deux plaquettes étant celles d'une caméra thermique utilisée dans le domaine de l'imaqerie. Les circuits de la plaquette de traitement, dont le circuit d'entrée 2, sont intégrés sur un substrat 3 en silicium.
La diode 1, qui fonctionne en inverse, a sa cathode qui est reliée directement à la diode d'entrée 4 d'un tran
MOS sistor/5 à effet de champ MOSFET(field effect transistor) et qui constitue la diode de diffusion d'entrée iu circuit de traitement. En d'autres termes, le transistor 5 est le transistor d'entrée du circuit de traitement asso cié à la diode, traitement dit à injection directe. La grille de polarisation du transistor 5 est représentée en 6. Une grille 7, à un potentiel dit d'apport, ou d'intégration, crée, dans le substrat 3, un premier puits 8 de stockage de charges. Le puits 6 constitue le drain du transistor 5. C'est aussi un condensateur d'intégration du courant délivré par la diode 1, connecté en parallèle sur la diode .Le puits 8 constitue la source et la diode d'entrée d'un autre transistor 9, dit d'évacuation de remise à zéro. De l'autre côté de la grille 7,par rapport à la grille 6 du transistor 5, est disposée une grille de stockage 10, au même potentiel que la grille 7, pour créer, sous elle, un deuxième puits li, dit de stockage, et dont la surface est notablement plus grande que celle du puits d'apport. C'est encore un condensateur d'inté giration du courant délivré par la diode 1, connecté en parallèle sur le premier condensateur B. Entre les arilles 7 et 9 est disposée une grille-interrupteur 12, au-dessus d'un espace 13 dans le substrat 3, pour le transfert des charges du premier puits 8 dans le second puits, par création d'une charge d'espace réunissant les deux puits 8, 11.Autrement dit, l'interrupteur 12 est connecté entre les deux condensateurs 8, 11.
MOS sistor/5 à effet de champ MOSFET(field effect transistor) et qui constitue la diode de diffusion d'entrée iu circuit de traitement. En d'autres termes, le transistor 5 est le transistor d'entrée du circuit de traitement asso cié à la diode, traitement dit à injection directe. La grille de polarisation du transistor 5 est représentée en 6. Une grille 7, à un potentiel dit d'apport, ou d'intégration, crée, dans le substrat 3, un premier puits 8 de stockage de charges. Le puits 6 constitue le drain du transistor 5. C'est aussi un condensateur d'intégration du courant délivré par la diode 1, connecté en parallèle sur la diode .Le puits 8 constitue la source et la diode d'entrée d'un autre transistor 9, dit d'évacuation de remise à zéro. De l'autre côté de la grille 7,par rapport à la grille 6 du transistor 5, est disposée une grille de stockage 10, au même potentiel que la grille 7, pour créer, sous elle, un deuxième puits li, dit de stockage, et dont la surface est notablement plus grande que celle du puits d'apport. C'est encore un condensateur d'inté giration du courant délivré par la diode 1, connecté en parallèle sur le premier condensateur B. Entre les arilles 7 et 9 est disposée une grille-interrupteur 12, au-dessus d'un espace 13 dans le substrat 3, pour le transfert des charges du premier puits 8 dans le second puits, par création d'une charge d'espace réunissant les deux puits 8, 11.Autrement dit, l'interrupteur 12 est connecté entre les deux condensateurs 8, 11.
Les puits 8, il et la grille-interrupteur 12 forment un étage d'intégration du courant délivré par la diode 1, étage qui se trouve dans le cas représenté être un étage d'entrée directement connecté à la diode, sans qu'il ne s'agisse d'une caractéristique limitative de l'invention.
Le schéma électrique de cet étaoe d'intégration est illustré sur la figure 2.
L'intégration du courant de sortie de la diode 1 s'effectue selon le procédé qui va maintenant être décrit, en référence à un premier mode de mise en oeuvre.
On appelle ici période d'intégration théorique T, la durée qui s'écoule entre deux évacuations ou transferts de charges du condensateur 11 pour traitement subséquent (fioure 3A). Il va de soi que l'intégration peut s'effectuer sur plusieurs de ces périodes théoriques. On découpe chaque période T en cycles d'intégration élémentaires
de même durée te, qui est la durée qui s'écoule entre deux évacuations des charges du condensateur 8 dans le transistor 9 (figure 3B).
de même durée te, qui est la durée qui s'écoule entre deux évacuations des charges du condensateur 8 dans le transistor 9 (figure 3B).
A chaque cycle élémentaire, on intègre le courant de la diode 1 dans le condensateur d'apport 8 durant te, condensateur qui recueille donc les charges correspondantes. A fi 'un cycle, on applique à la grille 12 un potentiel de transfert (figure 3B), c'est-à-dire~qu'on ferme l'interrupteur 12, pour équilibrer les charmes entre les deux condensateurs F. 11, au prorata de leurs capacités respectives, puis, l'équilibre ayant été atteint, on ouvre l'interrupteur 12 et on vide le puits, ou condensateur 8, dans le transistor 9 de remise à zéro, le condensateur 11 restant chargé de la quantité de charges recueillies à l'équilibre.C'est donc l'application du potentiel de transfert à la grille 12 qui, technologiquement, contrôle le temps d'intégration. On notera que "l'actionnement" de l'interrupteur 12 s'effectue dans un temps excessivement court et que ce temps a été notablement dilaté sur les figures 3B, 3C et 3D, pour les besoins de la compréhension. L'application du potentiel de transfert à la grille d'interruption 12 est contrôlée par une horloge classique, et donc non représentée.
La figure 3C illustre l'évolution de la charge dans le condensateur d'apport 8 et la figure 3D, l'évolution de la charge dans le condensateur de stockage 11. Comme on le voit bien sur la figure 3D, au fur et à mesure que les cycles élémentaires se déroulent, la quantité de charges transférées du condensateur d'apport 8 dans le condensateur de stockage 11 diminue. Cette quantité de charges stockées dans le condensateur 11 converge vers la quantité Q5, qui est égale à la quantité Qas constante, de charges recueillies à la fin de chaque cycle dans le C condensateur 8, multipliée par le rapport s de leurs ca
C
Ca pacitésrespectives. il en est ainsi parce que les potentiels des grilles 7, 10 sont les mêmes et que les charges sont réparties au prorata de leurs surfaces respectives et, en conséquence, parce que les potentiels de surface sont les mêmes.
C
Ca pacitésrespectives. il en est ainsi parce que les potentiels des grilles 7, 10 sont les mêmes et que les charges sont réparties au prorata de leurs surfaces respectives et, en conséquence, parce que les potentiels de surface sont les mêmes.
A la fin d chaque pérIode d'intégration T, on vide, ou lit, le puits de stockage 11, par application d'un potentiel de transfert G une grille de transfert 13, en aval du puits 11, pour traitement subséquent et qui, parce que sans lien avec l'invention, ne sera pas décrit.
Le procédé de l'invention a donc consisté à réduire la quantité de charges recueillies par intégration du courant de la diode sans pour autant réduire la durée d'intégration, qui est restée T.
le rapport signal/bruit d'un étage intégrateur classique et /s/B7s le rapport signal/bru#t de l'étage intégrateur de l'invention, le gain G de l'étage intégrateur de l'invention est égal à
On démontre que ce gain G dépend en fait du nombre N = T t de cycles élémentaires et du rapport a = C entre e
s
a les capacités respectives des condensateurs 8, 11, soit entre les surfaces respectives des puits d'apport et de stockage 8, 11.
On démontre que ce gain G dépend en fait du nombre N = T t de cycles élémentaires et du rapport a = C entre e
s
a les capacités respectives des condensateurs 8, 11, soit entre les surfaces respectives des puits d'apport et de stockage 8, 11.
En fait, le gain G(N) de l'intégrateur de l'invention s'écrit
Goo est le gain de l'intégrateur quand celui-ci a convergé, c'est-à-dire quand le nombre de cycles élémentaires est suffisant pour que la quantité de charges dans le puits de stockage soit bien égale à
Goo est le gain de l'intégrateur quand celui-ci a convergé, c'est-à-dire quand le nombre de cycles élémentaires est suffisant pour que la quantité de charges dans le puits de stockage soit bien égale à
Dans l'exemple de la figure 3D, G #est obtenu pour N = 8.
Les courbes en trait plein de la figure 4, ayant toutes la valeur 1 conlme ordonnée à l'origine, illustrent la variation du gain de l'intégrateur de l'invention, en fonction du nombre N de cycles élémentaires par pé- riode d'intégration théorique, et ce, pour différentes valeurs du rapport a entre les surfaces des puits d'apport 8 et de stockage 11. Aussi, on constate que le gain G oo est atteint avec sensiblement 10 cycles pour a = 2, 20 cycles pour a = 4, 30 cycles pour a = 6, 40 cycles pour a = 8.
Comme rappelé ci-dessus, GN doit sati-sfaire à la relation
pour ne pas dégrader les performances de l'étage.
pour ne pas dégrader les performances de l'étage.
La courbe W est tracée en tirets sur la figure 4.
Ainsi, et dans le cas de la mise en oeuvre décrite cidessus, on détermine le nombre de cycles élémentaires
puis à l'aide de la relation (3), on détermine le rapport a des surfaces des puits, c'est-à-dire la oéométrie de l'étage d'intégration.
puis à l'aide de la relation (3), on détermine le rapport a des surfaces des puits, c'est-à-dire la oéométrie de l'étage d'intégration.
A titre d'exemple, considérons une période d'intégration théorique T de 3 ms, qui fournirait une quantité de charges à stocker de 150 pc, trop importante. Pour parvenir à une quantité stockable, par exemple de 20 pc, il faut donc adopter une durée de cycles élémentaires de 400/us, soit N = 8 cycles élémentaires. Pour avoir un gain suffisant, et donc pour que la relation (3) soit satisfaite, il faut adopter un rapport a au moins égal 8, c'est-à-dire un rapport important. Dans ces conditions, la taille du puits de stockage 11 peut être divisée par 8 par rapport à celle du puits de stockage d'un intégrateur classique.
Dans un deuxième mode de mise#en oeuvre du procédé de l'invention, l'intégration s'effectue sur plusieurs cycles théoriques et c'est le condensateur d'apport, et non plus le condensateur de stockage qui n'est jamais vidé, qu'on vide de ses charges pour traitement subséquent, à la fin des cycles d'intégration. La disposition des éléments du circuit d'intégration (figure 5) est alors légèrement différente de celle du circuit de la figure 1.
MOS
La diode d'entrée 24 d'un transistor/FET reste connectée à la cathode de la diode 1.Elle est suivie d'un espace 26, soumis à l'action d'une grille de polarisation, lui-même suivi d'un puits d'apport 28. Le puits d'apport 28 est suivi d'un espace 33 soumis à l'action d'une grille de transfert. Un autre espace de transfert 32; également adjacent au puits d'apport 28, est soumis à l'action d'une grille-interrupteur.
La diode d'entrée 24 d'un transistor/FET reste connectée à la cathode de la diode 1.Elle est suivie d'un espace 26, soumis à l'action d'une grille de polarisation, lui-même suivi d'un puits d'apport 28. Le puits d'apport 28 est suivi d'un espace 33 soumis à l'action d'une grille de transfert. Un autre espace de transfert 32; également adjacent au puits d'apport 28, est soumis à l'action d'une grille-interrupteur.
Ce dernier espace de transfert 32 est suivi d'un puits de stockage 31.
Cette variante de disposition des éléments de l'étage intégrateur, avec laquelle on lit le condensateur d'apport, assure une meilleure convergence car le puits de stockage 31 n'est jamais vidé. Le nombre de cycles élémentaires par période d'intégration n'a alors plus d'importance. Le gain de l'étage est Goc , et la relation à satisfaire n'est plus la relation (3), mais
La contrainte de la relation (4) est évidemment moindre que celle de la relation (3), puisqu'elle ne porte que sur la géométrie a.
On remarquera que le procédé de l'invention peut tout aussi bien s'appliquer à des circuits intégrateurs monolithiques dont la capacité de stockage est suffisante.
On notera encore que le circuit d'intégration qui vient d1être décrit dans ses deux variantes de réalisation est associé à une seule diode de détection. Quand il y en a une pluralité, comme sur une plaquette de détection de caméra thermique, il y a autant d'étages intégrateurs que de diodes.
Claims (6)
1.- Procédé d'intégration, dans un circuit intégré monolithique, d'un courant de sortie d'une diode de détection (1), caractérisé par le fait qu'on découpe une période d'intégration théorique (T) en cycles (te) d'intégration élémentaires, et à chaque cycle élémentaire
on intègre le courant de la diode (1) sur la durée du cycle et on recueille dans un premier puits d'apport (8; 28) les charges correspondantes, avant, à la fin du cycle, d'équilibrer d'abord ces charges entre le premier puits d'apport et un deuxième puits de stockage (11; 31) puis de vider le premier puits d'apport (8; 28).
#.- Procédé selon la revendication 1, dans lequel l'équi- libre des charges entre les deux puits s'effectue par transfert commandé par interrupteur (12; -32).
3.- Procédé selon l'une des revendications 1 et 2, dans lequel à la fin d'une période d'intégration théorique (T) on vide le puits de stockage (11) et on transfère (13) la quantité de charges y stockées pour traitement subséquent.
4.- Procédé selon l'une des revendications 1 et 2, dans lequel on intègre le courant de la diode sur plusieurs cycles d'intégration théoriques, et à la fin de chaque cycle d'intégration, on vide le puits d'apport (28) et on transfère (33) la quantité de charges y stockées pour traitement subséquent.
5.- Intégrateur,d'un circuit intégré monolithique , relié à une diode de détection (1) pour intégrer son courant de sortie et pour mettre en oeuvre le procédé de la revendication 1, caractérisé par le fait qu'il comporte un premier condensateur d'apport (8; 28) connecté en parallèle sur la diode (1), un second condensateur de stockage (11 31) connecté en parallèle sur le premier condensateur et un interrupteur (12; 32) connecté entre les deux condensateurs.
6.- Intégrateur selon la revendication 5, dans lequel le condensateur d'apport et le condensateur de stockage sont constitués respectivement par un puits d'apport ( 8; 28) et un puits de stockage (11; 31) dont la surface est notablement plus grande que celle du puits d'apport.
7.- Intégrateur selon la revendication 5, dans lequel le condensateur d'apport (8; 28) est relié à la diode (1) directement par un transistor à effet de champ (5).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8607944A FR2599529B1 (fr) | 1986-06-03 | 1986-06-03 | Procede d'integration dans un circuit integre monolithique des courants de sortie de diodes de detection et integrateur pour la mise en oeuvre du procede |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8607944A FR2599529B1 (fr) | 1986-06-03 | 1986-06-03 | Procede d'integration dans un circuit integre monolithique des courants de sortie de diodes de detection et integrateur pour la mise en oeuvre du procede |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2599529A1 true FR2599529A1 (fr) | 1987-12-04 |
| FR2599529B1 FR2599529B1 (fr) | 1991-05-31 |
Family
ID=9335927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8607944A Expired - Fee Related FR2599529B1 (fr) | 1986-06-03 | 1986-06-03 | Procede d'integration dans un circuit integre monolithique des courants de sortie de diodes de detection et integrateur pour la mise en oeuvre du procede |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2599529B1 (fr) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3921599A1 (de) * | 1988-07-01 | 1991-10-17 | Telecommunications Sa | Verfahren zur verbindung eines gekuehlten plaettchens zur vorbehandlung von signalen mit einem verarbeitungsplaettchen sowie verarbeitungseinheit zur durchfuehrung des verfahrens |
| EP0507541A2 (fr) * | 1991-04-04 | 1992-10-07 | Texas Instruments Incorporated | Circuit de traitement avec intégrateur et filtre passe-bas pour chaque pixel d'une matrice de plan focal infrarouge |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0137704A2 (fr) * | 1983-08-31 | 1985-04-17 | Texas Instruments Incorporated | Mémoire analogique évanescente |
-
1986
- 1986-06-03 FR FR8607944A patent/FR2599529B1/fr not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0137704A2 (fr) * | 1983-08-31 | 1985-04-17 | Texas Instruments Incorporated | Mémoire analogique évanescente |
Non-Patent Citations (1)
| Title |
|---|
| IEEE TRANSACTIONS ON ELECTRON DEVICES, vol. ED-29, no. 1, janvier 1982, pages 3-13, IEEE, New York, US; KUEN CHOW et al.: "Hybrid infrared focal-plane arrays" * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3921599A1 (de) * | 1988-07-01 | 1991-10-17 | Telecommunications Sa | Verfahren zur verbindung eines gekuehlten plaettchens zur vorbehandlung von signalen mit einem verarbeitungsplaettchen sowie verarbeitungseinheit zur durchfuehrung des verfahrens |
| EP0507541A2 (fr) * | 1991-04-04 | 1992-10-07 | Texas Instruments Incorporated | Circuit de traitement avec intégrateur et filtre passe-bas pour chaque pixel d'une matrice de plan focal infrarouge |
| EP0507541A3 (fr) * | 1991-04-04 | 1992-11-25 | Texas Instruments Incorporated | Circuit de traitement avec intégrateur et filtre passe-bas pour chaque pixel d'une matrice de plan focal infrarouge |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2599529B1 (fr) | 1991-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0474550B1 (fr) | Détecteur d'images à pixels de grandes dimensions | |
| FR2668608A1 (fr) | Non-linear photosite response in ccd imagers. | |
| FR2668873A1 (fr) | Dispositif imageur a semiconducteurs et procede de commande de ce dispositif. | |
| EP0153251B1 (fr) | Capteur d'images à barettes multilinéaires à transfert de charges | |
| FR3042912A1 (fr) | Capteur d'images a grande gamme dynamique | |
| EP0435773B1 (fr) | Dispositif pour prises de vues à circuits de balayage intégrés | |
| EP0143047B1 (fr) | Dispositif photosensible pour l'infra-rouge | |
| EP2355156A1 (fr) | Photodiode de capteur d'image | |
| EP0234968B1 (fr) | Procédé de lecture d'élément photosensible constitué d'une photodiode et d'une capacité | |
| EP0148086B1 (fr) | Procédé de suppression de charge de fond d'un dispositif photosensible à l'état solide | |
| EP0230809B1 (fr) | Caméra thermique à balayage parallèle | |
| FR2599529A1 (fr) | Procede d'integration dans un circuit integre monolithique des courants de sortie de diodes de detection et integrateur pour la mise en oeuvre du procede | |
| CA2526793C (fr) | Capteur d'image matriciel en technologie cmos | |
| EP3629573B1 (fr) | Capteur d'images rapide a regroupement de pixels | |
| EP0323924B1 (fr) | Procédé et circuit de lecture à faible bruit pour matrice photosensible à transfert de ligne | |
| EP0207826B1 (fr) | Dispositif de détection avec retard et intégration en phase | |
| EP0366540B1 (fr) | Plaquette de prétraitement des courants de sortie de diodes de détection soumises à un rayonnement thermique | |
| EP0129470B1 (fr) | Dispositif photosensible à l'état solide | |
| EP0323925B1 (fr) | Duplicateur de charges pour dispositif à transfert de charges | |
| CA2449939C (fr) | Procede de commande d'un dispositif photosensible | |
| FR2759509A1 (fr) | Circuit integrateur a linearite amelioree | |
| EP0157668A1 (fr) | Intégrateur analogique non récursif | |
| FR2466838A1 (fr) | Circuit d'echantillonnage et de gel a elimination de tension offset | |
| FR2561025A1 (fr) | Accumulateur analogique | |
| EP0737002A1 (fr) | Registre de lecture à transfert de charges à sorties multiples |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TP | Transmission of property | ||
| ST | Notification of lapse |