FR2594580A1 - Method of manufacturing a dot matrix liquid crystal display and display thus manufactured - Google Patents

Method of manufacturing a dot matrix liquid crystal display and display thus manufactured Download PDF

Info

Publication number
FR2594580A1
FR2594580A1 FR8703737A FR8703737A FR2594580A1 FR 2594580 A1 FR2594580 A1 FR 2594580A1 FR 8703737 A FR8703737 A FR 8703737A FR 8703737 A FR8703737 A FR 8703737A FR 2594580 A1 FR2594580 A1 FR 2594580A1
Authority
FR
France
Prior art keywords
electrodes
substrate
liquid crystal
electrode
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8703737A
Other languages
French (fr)
Other versions
FR2594580B1 (en
Inventor
Shigeo Aoki
Junichi Tamamura
Yasuhiro Ukai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hosiden Electronics Co Ltd
Original Assignee
Hosiden Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP57120808A external-priority patent/JPS5910988A/en
Application filed by Hosiden Electronics Co Ltd filed Critical Hosiden Electronics Co Ltd
Priority to FR8703737A priority Critical patent/FR2594580B1/en
Publication of FR2594580A1 publication Critical patent/FR2594580A1/en
Application granted granted Critical
Publication of FR2594580B1 publication Critical patent/FR2594580B1/en
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133514Colour filters
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13454Drivers integrated on the active matrix substrate

Abstract

A liquid crystal cell comprises a liquid crystal 14 confined between two transparent substrates 12, 13 which face each other. A multiplicity of semiconductor driving elements 15 are distributed approximately uniformly over the inner surface of the substrate 12. These elements comprise output electrodes linked to respective matrix element electrodes formed on the inner surface of the substrate 12. A drive circuit is produced in the form of a semiconductor integrated circuit on an extension of the inner surface of the substrate 12 in order selectively to drive the semiconductor drive elements.

Description

La présente invention concerne un afficheur à cristaux liquides en matrice de points comportant une cellule à cristaux liquides qui contient une multiplicité d'éléments de matrice pouvant être pilotés sélectivement pour afficher divers motifs tel que caractères, images graphiques ou analogues. The present invention relates to a dot matrix liquid crystal display comprising a liquid crystal cell which contains a multiplicity of matrix elements which can be selectively driven to display various patterns such as characters, graphic images or the like.

On a déjà proposé des afficheurs à cristaux liquides en matrice de points comportant des transistors à pellicule mince incorporés en tant qu'éléments de pilotage à une cellule à cristaux liquides de faibles grandeur pour piloter sélectivement des éléments de matrice. Pour exciter ces transistors, on fait ressortir de la cellule à cristaux liquides une multiplicité de bornes. La connexion de ces bornes à un circuit pilote est très fastidieuse et prend du temps. Plus précisément, un afficheur en couleur à cristaux liquides en matrice de points comporte des éléments de matrice composés chacun de trois points de rouge, bleu et vert qui doivent être pilotés sélectivement. Le nombre de bornes reliées à un tel afficheur à cristaux liquides en couleur est beaucoup plus grand que pour un afficheur à cristaux liquides monochrome ou en noir et blanc.Au cas où le nombre d'éléments matriciels est, par exemple, de 100 x -100 = 10 000, le nombre de bornes ressortant d'une cellule à cristaux liquides monochrome est de 100 + 100 = 200, tandis que celui de bornes ressortant d'une cellule à cristaux liquides en couleur est de 100 + (3 x 100)= 400 attendu que le nombre de points nécessaire est de 100 x 100 x 3 = 30 000. Le processus de connexion de ces bornes au circuit pilote devient alors très complexe. Dot matrix liquid crystal displays have already been proposed comprising thin film transistors incorporated as driving elements in a small liquid crystal cell for selectively driving matrix elements. To excite these transistors, a multiplicity of terminals is brought out of the liquid crystal cell. Connecting these terminals to a pilot circuit is very tedious and time consuming. More specifically, a dot matrix liquid crystal color display comprises matrix elements each composed of three points of red, blue and green which must be controlled selectively. The number of terminals connected to such a color liquid crystal display is much greater than for a monochrome or black and white liquid crystal display. In case the number of matrix elements is, for example, 100 x - 100 = 10,000, the number of terminals emerging from a monochrome liquid crystal cell is 100 + 100 = 200, while the number of terminals emerging from a color liquid crystal cell is 100 + (3 x 100) = 400 since the number of points required is 100 x 100 x 3 = 30,000. The process of connecting these terminals to the pilot circuit then becomes very complex.

Le mode d'assemblage de transistors à pellicule mince dans des cellules à cristaux liquides courantes est le suivant ; on façonne directement des électrodes de grille et d' élément matriciel sur la surface intérieure du substrat de la cellule à cristaux liquides, et l'on dépose une pellicule d' isolement de grilles sur toute la surface interieure du substrat comportant ces électrodes. On forme une couche semiconductrice sur la pellicule d'isolement de grilles, en regard des grilles. On dépose des électrodes de drain et de source sur la couche semi-conductrice en des emplacements chevauchant partiellement des côtés opposés des électrodes de grille, avec interposition de la couche semi-conductrice et de la pellicule d'isolement de grilles.Pour la connexion électrique des électrodes de drain aux électrodes d'élément matriciel, il est nécessaire de ménager des trous à travers la pellicule d'isolement de grilles pour permettre un contact entre les électrodes. I1 est aussi nécessaire de déposer une pellicule protectrice sur les transistors à pellicule mince pour éviter qu' ils ne soient exposés à l'atmosphère, ce qui dégraderait la couche semi-conductrice superficielle avant que les transistors à pellicule mince ne soient étanchés dans la cellule à cristaux liquides. Par conséquent, le processus de fabrication des transistors à pellicule mince des cellules à cristaux liquides antérieures exigeait un nombre d'opérations accru par la nécessité de ménager des trous de contact et de déposer une pellicule protectrice.Pour les cellules à cristaux liquides à grande aire d'affichage, il faut fabriquer de nombreux transistors dans la cellule à cristaux liquides. The method of assembling thin film transistors in common liquid crystal cells is as follows; grid and matrix element electrodes are directly shaped on the interior surface of the substrate of the liquid crystal cell, and a grid isolation film is deposited over the entire interior surface of the substrate comprising these electrodes. A semiconductor layer is formed on the gate insulation film, facing the gates. Drain and source electrodes are deposited on the semiconductor layer at locations partially overlapping opposite sides of the gate electrodes, with interposition of the semiconductor layer and the gate insulating film. from the drain electrodes to the matrix element electrodes, it is necessary to make holes through the grid insulation film to allow contact between the electrodes. It is also necessary to deposit a protective film on the thin film transistors to avoid that they are exposed to the atmosphere, which would degrade the surface semiconductor layer before the thin film transistors are sealed in the cell. liquid crystal. Consequently, the process of manufacturing the thin film transistors of the previous liquid crystal cells required an increased number of operations by the need to make contact holes and to deposit a protective film.For large area liquid crystal cells display, many transistors must be made in the liquid crystal cell.

Plus est grand le nombre d'opérations de fabrication, plus il est difficile de fabriquer des transistors à pellicule mince de caractéristiques uniformes ainsi que de rendre tous les transistors fabriqués exempts de défauts.The greater the number of manufacturing operations, the more difficult it is to manufacture thin film transistors with uniform characteristics as well as to make all the manufactured transistors free from defects.

La présente invention a pour buts da proposer un afficheur à cristaux liquides en matrice de points
- qui comporte un nombre moindre de bornes de connexion extérieure ;
- que l'on puisse fabriquer en un nombre réduit d'opérations et avec un rendement accru, et qui puisse avoir une grande aire d'affichage
- qui comporte un nombre faible de bornes de connexion extérieure, puisse être fabriqué en un nombre réduit d'opérations et puisse avoir une grande aire d'affichage.
The object of the present invention is to provide a dot matrix liquid crystal display
- which has a smaller number of external connection terminals;
- which can be produced in a reduced number of operations and with increased yield, and which can have a large display area
- which has a small number of external connection terminals, can be manufactured in a reduced number of operations and can have a large display area.

Suivant la présente invention, une multiplicité de transistors à pellicule mince sont étroitement répartis sur une surface d'un substrat de cellule à cristaux liquides, les transistors faisant partie d'éléments d'affichage en matrice de points et ayant des electrodes de sortie ou drains reliés à ces éléments matriciels. Dans un afficheur à cristaux liquides en couleur, des filtres colorés sont formés sur les éléments matriciels ou sur un autre substrat situé en regard de ces élements. Ces filtres colorés ont au moins deux cou leurs et un jeu de filtres colorés voisins constitue un seul élément matriciel. Un circuit pilote pour le pilotage sélectif des transistors à pellicule mince présente au moins une partie réalisée sous forme de circuit intégré à semiconducteurs sur le substrat sur lequel sont montés les transistors à pellicule mince.L'afficheur à cristaux liquides en matrice de points est relié à des bornes externes à travers des bornes du circuit pilote, ce qui se traduit par la possibilite de réduire le nombre de bornes de connexion extérieure pour faciliter cette connexion extérieure. Les filtres colorés sont. de préférence formés d'encre colorée et peuvent être réalisés par technique d'impression. De plus, suivant la présente invention, les transistors à pellicule mince de la cellule à cristaux liquides ont des électrodes de drain et de source formées sur la surface intérieure du substrat. According to the present invention, a multiplicity of thin film transistors are closely distributed over a surface of a liquid crystal cell substrate, the transistors being part of dot matrix display elements and having output electrodes or drains related to these matrix elements. In a color liquid crystal display, colored filters are formed on the matrix elements or on another substrate located opposite these elements. These color filters have at least two colors and a set of neighboring color filters constitutes a single matrix element. A pilot circuit for the selective control of thin film transistors has at least one part made as a semiconductor integrated circuit on the substrate on which the thin film transistors are mounted. The dot matrix liquid crystal display is connected to external terminals through terminals of the pilot circuit, which results in the possibility of reducing the number of external connection terminals to facilitate this external connection. The colored filters are. preferably formed of colored ink and can be produced by printing technique. In addition, according to the present invention, the thin film transistors of the liquid crystal cell have drain and source electrodes formed on the interior surface of the substrate.

Une couche semi-conductrice est formée entre les électrodes de drain et de source, et recouverte par une pellicule d'isolement de grille. Des électrodes de grille sont formées sur la pellicule d'isolement de grille. Du fait quelles électrodes de drain sont formées sur la surface intérieure du substrat, ces électrodes et les électrodes d'élément matriciel peuvent être réalisées simultanément à l'état pré-connecté. Il n'est pas nécessaire de prévoir une opération de fabrication pour ménager des trous de contact pour la connexion de ces électrodes. Attendu oue la couche semi-conductrice est complètement recouverte par la pellicule d'isolement de grille, il n'est pas nécessaire de former une pellicule protectrice sur la couche semi-conductrice.A semiconductor layer is formed between the drain and source electrodes, and covered by a gate insulating film. Grid electrodes are formed on the grid insulation film. Because of which drain electrodes are formed on the inner surface of the substrate, these electrodes and the matrix element electrodes can be made simultaneously in the pre-connected state. It is not necessary to provide a manufacturing operation to provide contact holes for the connection of these electrodes. As the semiconductor layer is completely covered by the gate insulation film, it is not necessary to form a protective film on the semiconductor layer.

La présente invention vise notamment un procédé de fabrication d'afficheur à cristaux liquides en matrice de points comportant un premier substrat transparent en un matériau isolant, un second substrat transparent en un matériau isolant disposé auprès du premier substrat et en parallèle avec lui et présentant un bord périphérique étanche en contact contre lui, un cristal liquide disposé de façon étanche entre lesdits premier et second substrats, une électrode commune déposée sur sensiblement la totalité d'une surface intérieure du second substrat pour définir ainsi une zone d'affichage dudit afficheur à cristaux liquides, des électrodes d'élément matriciel transparentes formées en rangées et en colonnes directement sur le premier substrat pour définir des éléments d'affichages dans la zone d'affichage, des conducteurs d'électrodes de rangée formés sur le premier substrat de manière à longer les rangées respectives desdites électrodes d'élément matriciél, et des transistors à pellicule mince de pilotage d'élément disposés en rangées et en colonnes et comportant chacun une électrode de source métallique reliée à l'un correspondant des conducteurs d'électrodes de rangée, une électrode de drain métallique reliée à l'une correspondante des électrodes d'-élément matriciel et une électrode de grille reliée à des conducteurs d'électrodes de colonne s'étendant perpendiculairement auxdits conducteurs d'électrodes de rangée, ce procédé comportant les étapes consistant à former lesdites électrodes métalliques de source et de drain directement sur le premier substrat, à former des couches semi-conductrices sur le premier substrat de façon qu elles s'étendent à cheval entre des électrodes métalliques de source et de drain correspondantes, voisines l'une de l'autre, à former des pellicules d'isolement de grille de façon qu'elles recouvrent les couches semi-conductrices respectives, et à former lesdites électrodes de grille sur des pellicules d'isolement de grille correspondantes en regard de susdites couches semi-conductrices respectives, caractérisé en ce que
on réalise lesdites pellicules d'isolement de grille sous forme de pellicule continue s'étendant sensiblement entièrement sur la zone d'affichage pour recouvrir lesdites couches semi-conductrices et lesdites électrodes d'élément matriciel1 et en ce qu'il comprend encore les étapes consistant à ::
- former des zones d'électrode de grille transparente sur ladite pellicule d'isolement de grilles de façon qu'elles recouvrent lesdites couches semi-conductrices;
- former sur lesdites zones d'électrode de grille transparente une couche de résine photosensible continue susceptible de durcir par exposition à la lumière;
- exposer ladite couche de résine photosensible à la lumière- à travers le premier substrat, lesdites électrodes métalliques de source et de drain faisant office de masques;
- développer lesdites couches de résine photosensible pour en éliminer les parties qui n'ont pas été exposées à la lumière; et
- graver lesdites zones d'électrode de grille transparente avec les autres parties de la couche de résine photosensible faisant office de masques, pour former ainsi lesdites électrodes de grille.
The present invention relates in particular to a method of manufacturing a dot matrix liquid crystal display comprising a first transparent substrate made of an insulating material, a second transparent substrate made of an insulating material placed next to and in parallel with the first substrate and having a watertight peripheral edge in contact against it, a liquid crystal sealingly disposed between said first and second substrates, a common electrode deposited on substantially all of an interior surface of the second substrate to thereby define a display area of said crystal display liquids, transparent matrix element electrodes formed in rows and columns directly on the first substrate to define display elements in the display area, row electrode conductors formed on the first substrate so as to follow the respective rows of said matrix element electrodes, and film transistors thin element control arranged in rows and columns and each comprising a metal source electrode connected to a corresponding one of the row electrode conductors, a metal drain electrode connected to a corresponding one of the electrodes of- matrix element and a grid electrode connected to column electrode conductors extending perpendicular to said row electrode conductors, this method comprising the steps consisting in forming said metal source and drain electrodes directly on the first substrate, forming semiconductor layers on the first substrate so that they extend astride corresponding metal electrodes of source and drain, adjacent to each other, to form insulating films of gate grid so that they cover the respective semiconductor layers, and to form said grid electrodes on corresponding grid insulation films e n look at the above respective semiconductor layers, characterized in that
said grid isolation films are produced in the form of a continuous film extending substantially entirely over the display area to cover said semiconductor layers and said matrix element electrodes1 and in that it further comprises the steps consisting at ::
- forming transparent grid electrode zones on said grid insulation film so that they cover said semiconductor layers;
forming on said transparent grid electrode zones a layer of continuous photosensitive resin capable of hardening by exposure to light;
exposing said layer of photosensitive resin to light through the first substrate, said metal source and drain electrodes acting as masks;
- Developing said layers of photosensitive resin to eliminate the parts which have not been exposed to light; and
- Etching said transparent grid electrode areas with the other parts of the photosensitive resin layer acting as masks, to thereby form said grid electrodes.

La présente invention concerne également un afficheur à cristaux liquides en matrice de points réalisé selon le procédé ci-dessus mentionné. The present invention also relates to a dot matrix liquid crystal display produced according to the method mentioned above.

Pour mieux faire comprendre l'invention, on va maintenant en décrire en détail, à simple titre d'exemples, deux réalisations préférées en se référant aux dessins annexés, sur lesquels
- la figure 1 est une vue en coupe d'un. afficheur à cristaux liquides en matrice de points courant
- la figure 2 est un schéma de montage d'un circuit électrique de transistors pour le pilotage des éléments matriciels d'un afficheur a cristaux liquides en matrice de points
- la figure 3 est une vue de détail en plan d'un transistor à pellicule mince d'afficheur à cristaux liquides an térieur
- la figure 4 est une vue en coupe suivant la ligne 100- 100 de la figure 3
- la figure 5 est une vue en perspective d'un afficheur à cristaux liquides en matrice de points suivant la présente invention
- la figure 6 est un schéma montrant un agencement des éléments d'affichage en couleur de l'afficheur à cristaux liquides en matrice de points représenté à titre d'exemple sur la figure 5 ;
- la figure 7 est, en plan, une vue de détail grossie d'une partie de l'agencement de la figure 6
- la figure 8 est une vue en coupe suivant la ligne 101101 de la figure 7 ;
- la figure 9 est une vue de détail en perspective, avec arrachement, de l'afficheur à cristaux liquides en matrice de points selon la présente invention ;
- la figure 10 est un schéma symbolique d'un circuit pilote associé à l'afficheur à cristaux liquides ;
- les figures lîA à llG constituent un diagramme de synchronisation illustrant le fonctionnement du circuit pilote de la figure 10 ;;
- la figure 12 est une vue de détail en plan d'un transistor à pellicule mince de l'afficheur à cristaux liquides suivant la présente invention
- la figure 13 est une vue en coupe suivant la ligne 102102 de la figure 12
- les figures 14 à 19 sont des vues en coupe illustrant un processus de fabrication de transistor à pellicule mince suivant la présente invention ; et
- la figure 20 est une vue de détail en coupe d'un afficheur à cristaux liquides suivant un autre mode de realisation de la présente invention.
To better understand the invention, we will now describe in detail, simply by way of examples, two preferred embodiments with reference to the accompanying drawings, in which
- Figure 1 is a sectional view of one. current dot matrix liquid crystal display
- Figure 2 is a circuit diagram of an electrical circuit of transistors for controlling the matrix elements of a liquid crystal display in dot matrix
- Figure 3 is a detailed plan view of a thin film transistor of an earlier liquid crystal display
- Figure 4 is a sectional view along line 100-100 of Figure 3
- Figure 5 is a perspective view of a dot matrix liquid crystal display according to the present invention
- Figure 6 is a diagram showing an arrangement of the color display elements of the dot matrix liquid crystal display shown by way of example in Figure 5;
- Figure 7 is, in plan, an enlarged detail view of part of the arrangement of Figure 6
- Figure 8 is a sectional view along line 101101 of Figure 7;
- Figure 9 is a detailed perspective view, with parts broken away, of the dot matrix liquid crystal display according to the present invention;
- Figure 10 is a symbolic diagram of a pilot circuit associated with the liquid crystal display;
- Figures 11A to 11G constitute a synchronization diagram illustrating the operation of the pilot circuit of Figure 10 ;;
- Figure 12 is a detailed plan view of a thin film transistor of the liquid crystal display according to the present invention
- Figure 13 is a sectional view along line 102102 of Figure 12
- Figures 14 to 19 are sectional views illustrating a process for manufacturing a thin film transistor according to the present invention; and
- Figure 20 is a detailed sectional view of a liquid crystal display according to another embodiment of the present invention.

Avant de décrire des réalisations de la présente invention, on va décrire, en se référant aux figures 1 et 2, un afficheur à cristaux liquides en matrice de points courant. Before describing embodiments of the present invention, a description will be given, with reference to FIGS. 1 and 2, of a liquid crystal display in a current dot matrix.

Comme représenté sur la figure 1, une cellule à cristaux liquide 11 comporte deux substrats transparents 12, 13 placés face à face avec un espacement faible, et un cristal liquide 14 interposé et étanché entre les substrats transparents 12, 13. Une matrice 15 de transistors à pellicule mince est formée sur la surface intérieure de l'un des substrats transparents, 12,et une électrode commune transparente 16 est déposée sur la quasi-totalité de la surface intérieure de l'autre substrat transparent,13.Une couche de traitement d'orientation 17 est déposée sur la matrice 15 de transistors à pellicule 20,et une autre couche de traitement d'orientation 21 est déposée sur 1' électrode commune 16 avec interposition d'une pellicule d'isolement 19. As shown in FIG. 1, a liquid crystal cell 11 comprises two transparent substrates 12, 13 placed face to face with a small spacing, and a liquid crystal 14 interposed and sealed between the transparent substrates 12, 13. A matrix 15 of transistors with a thin film is formed on the interior surface of one of the transparent substrates, 12, and a common transparent electrode 16 is deposited on almost the entire interior surface of the other transparent substrate, 13.A processing layer d orientation 17 is deposited on the matrix 15 of film transistors 20, and another orientation treatment layer 21 is deposited on the common electrode 16 with the interposition of an insulation film 19.

Comme représenté sur la figure 2, la matrice 15 de transistors à pellicule mince est composée de conducteurs de colon ne 81,82,831...sensiblement parallèles entre eux et transversalement équidistants,et de conducteurs de rangée 91t92t93t--- sensiblement parallèles entre eux, transversalement équidistants et perpendiculaires aux conducteurs de colonne.Des transistors à pellicule mince 6 sont prévus en des points d'intersection respectifs des conducteurs de colonne et de rangée. Chacun des transistors 6 comporte une grille reliée au conducteur de rangée 9 et une source reliée au conducteur de colonne 8.Chacun des cadres ou espaces rectangulaires définis par les conducteurs de rangée et de colonne est sensiblement rempli par une électrode d'élément matriciel (de drain) 2 à laquelle est relié le drain d'un transistor 6 correspondant. As shown in FIG. 2, the matrix 15 of thin film transistors is composed of colon conductors 81,82,831 ... substantially parallel to one another and transversely equidistant, and row conductors 91t92t93t --- substantially parallel to each other, transversely equidistant and perpendicular to the column conductors. Thin film transistors 6 are provided at respective points of intersection of the column and row conductors. Each of the transistors 6 comprises a grid connected to the row conductor 9 and a source connected to the column conductor 8. Each of the rectangular frames or spaces defined by the row and column conductors is substantially filled by an electrode of matrix element (of drain) 2 to which the drain of a corresponding transistor 6 is connected.

Une tension est appliquée entre un conducteur de colonne 81,82,83,".Sélecté et un conducteur de rangée 91,92,93,...selecté pour exciter le transistor 6 situé à l'intersection des conducteurs de colonne et de rangée sélectés.La tension est alors appliquée entre l'électrode d'élément matriciel 9 du transistor 6 excité et l'électrode commune 16 pour conférer de ce fait à l'électrode d'élément matriciel 2 un aspect différent de celui du reste de la cellule à cristaux liquides ll.L'affichage peut être sélectivement provoqué de cette manière dans tous les éléments matriciels de la cellule à cristaux liquides 11. A voltage is applied between a column conductor 81,82,83, ". Selected and a row conductor 91,92,93, ... selected to energize transistor 6 located at the intersection of the column and row conductors Voltage is then applied between the matrix element electrode 9 of the energized transistor 6 and the common electrode 16 to thereby give the matrix element electrode 2 a different appearance from that of the rest of the cell. The display can be selectively caused in this way in all the matrix elements of the liquid crystal cell 11.

Dans l'agencement selon la technique antérieure, un circuit 26 de pilotage des conducteurs de colonne 81, 82, 83,...  In the arrangement according to the prior art, a circuit 26 for controlling the column conductors 81, 82, 83, ...

et un circuit (non représenté) de pilotage des conducteurs de rangée 91 92' 93... sont montés sur une embase de câblage 18 sur laquelle est supportée la cellule à cristaux liquides 11. Les conducteurs de colonne 81, 82, 83,... et les conducteurs de rangée 91' 92' 93/ présentent des bornes respectives reliées à des bornes correspondantes des circuits de pilotage de colonnes 26 et de pilotage de rangées. Quand le nombre d'éléments matriciels est de 100 x 100 = 10 000, le nombre de bornes à relier aux circuits de pilotage atteint 100 + 100 = 200, et c'est une tâche fastidieuse que de relier les bornes de la cellule à cristaux liquides aux circuits pilotes.En particulier pour une cellule à cristaux liquides d'affichage en couleur, chaque élément matriciel est généralement composé de trois points de rouge, vert et bleu pouvant être pilotés indépendamment. Dans le cas d'éléments matriciels prévus en nombre atteignant 100 x 100 = 10 000, le nombre total de points est de 100 x 100 x 3 = 30 000 et le nombre de bornes nécessaire atteint 100 + (3 x 100) = 400. Ce nombre de bornes accru rend plus complexe et plus long le couplage de la cellule à cristaux liquides d'affichage en couleur avec les circuits de pilotage.and a circuit (not shown) for driving the row conductors 91 92 ′ 93 ... are mounted on a wiring base 18 on which the liquid crystal cell 11 is supported. The column conductors 81, 82, 83 ,. .. and the row conductors 91 ′ 92 ′ 93 / have respective terminals connected to corresponding terminals of the column control circuits 26 and of row control circuits. When the number of matrix elements is 100 x 100 = 10,000, the number of terminals to be connected to the control circuits reaches 100 + 100 = 200, and it is a tedious task to connect the terminals of the crystal cell liquid to the pilot circuits. In particular for a color display liquid crystal cell, each matrix element is generally composed of three points of red, green and blue which can be controlled independently. In the case of matrix elements planned in number reaching 100 x 100 = 10 000, the total number of points is 100 x 100 x 3 = 30 000 and the number of necessary terminals reaches 100 + (3 x 100) = 400. This increased number of terminals makes it more complex and longer to couple the color display liquid crystal cell with the control circuits.

Le transistor à pellicule mince antérieur 6 a une structure telle que représentée sur les figures 3 et 4. On façonne des électrodes de grille 5 (avec conducteurs de rangée 9) sur un substrat 12 en déposant d'abord une couche de métal tel que chrome sur la totalité du substrat 12, puis en gravant la couche métallique suivant un motif prescrit. Ensuite, on façonne pareillement des électrodes d'élément matriciel (de drain) 2 sous forme de pellicules métalliques transparentes sur le substrat 12 par dépôt sur ce dernier d'une couche métallique, puis gravure sélective de la couche métallique. Ensuite, on dépose une pellicule d'isolement de grilles 22, en nitrure de silicium, sur toute la surface du substrat 12, et l'on ménage des trous 23 dans la pellicule d'isolement de grilles 22 pour permettre le contact avec les électrodes d' élément matriciel 2. On dépose une couche semi-conductrice 24, en silicium amorphe, sur chaque électrode de grille 5, avec interposition de la pellicule d'isolement de grilles 22. The anterior thin film transistor 6 has a structure as shown in FIGS. 3 and 4. Grid electrodes 5 (with row conductors 9) are shaped on a substrate 12 by first depositing a layer of metal such as chromium over the entire substrate 12, then by etching the metal layer according to a prescribed pattern. Then, the matrix element (drain) electrodes 2 are likewise shaped in the form of transparent metallic films on the substrate 12 by deposition on the latter of a metallic layer, then selective etching of the metallic layer. Next, a grid insulation film 22, made of silicon nitride, is deposited over the entire surface of the substrate 12, and holes 23 are formed in the grid insulation film 22 to allow contact with the electrodes. of matrix element 2. A semiconductor layer 24, made of amorphous silicon, is deposited on each gate electrode 5, with the interposition of the gate isolation film 22.

Ultérieurement, on façonne des électrodes de drain 25 et de source 3 (auxquelles est couple un conducteur de colonne 8), en aluminium sur chaque couche semi-conductrice 24, en des emplacements chevauchant partiellement des cotés opposés de l'électrode de grille 5, avec interposition de la couche semiconductrice 24 et de la pellicule d'isolement de grilles 22.Subsequently, drain electrodes 25 and source electrodes 3 (to which a column conductor 8 is coupled) are shaped, made of aluminum on each semiconductor layer 24, at locations partially overlapping opposite sides of the gate electrode 5, with the interposition of the semiconductor layer 24 and the gate insulating film 22.

On relie l'électrode de drain 25 à l'électrode d'élément matriciel 2 à travers le trou de contact 23.The drain electrode 25 is connected to the matrix element electrode 2 through the contact hole 23.

La fabrication du transistor à pellicule mince courant 6 exigeait un nombre relativement important d'opérations. I1 était donc difficile de fabriquer une multiplicité de transi s tors a pellicule mince 6 à caractéristiques uniformes et exempts de défaut couvrant une grande aire d'affichage. Attendu que la couche semi-conductrice 24 présente une partie exposée entre les électrodes de drain 25 et de source 3, la partie exposée peut entrer en contact avec l'humidité de 1' air, ce qui dégrade les caractéristiques du transistor 6 après fabrication de la matrice de transistors 15 sur le substrat 12 et avant mise de l'assemblage sous forme de cellule à cristaux liquides 11.Pour éviter ce risque, il est nécessaire de recouvrir la couche semi-conductrice 24 d'une pellicule protectrice après dépôt des électrodes 25 et 3, ce qui augmente le nombre d'opérations de fabrication. The manufacture of the current thin film transistor 6 required a relatively large number of operations. It was therefore difficult to manufacture a multiplicity of thin film twisted transistors 6 with uniform characteristics and free from defects covering a large display area. Whereas the semiconductor layer 24 has an exposed part between the drain 25 and source 3 electrodes, the exposed part can come into contact with air humidity, which degrades the characteristics of transistor 6 after manufacture of the matrix of transistors 15 on the substrate 12 and before putting the assembly in the form of a liquid crystal cell 11.To avoid this risk, it is necessary to cover the semiconductor layer 24 with a protective film after depositing the electrodes 25 and 3, which increases the number of manufacturing operations.

On va maintenant décrire un afficheur en couleur à cristaux liquides en matrice de points suivant la présente invention. La figure 5 indique l'aspect d'un tel afficheur à cristaux liquides en couleur. L'afficheur à cristaux liquides en couleur comprend une cellule à cristaux liquides 11 composée de deux substrats transparents 12, 13 disposés en regard et d'un cristal liquide 14 étanché entre les substrats 12, 13. We will now describe a dot matrix liquid crystal color display according to the present invention. Figure 5 shows the appearance of such a color liquid crystal display. The color liquid crystal display comprises a liquid crystal cell 11 composed of two transparent substrates 12, 13 arranged facing each other and a liquid crystal 14 sealed between the substrates 12, 13.

Une multiplicité d'éléments d'affichage en couleur sont formés sur une surface d'un des substrats dans la cellule à cristaux liquides 11.A multiplicity of color display elements are formed on a surface of one of the substrates in the liquid crystal cell 11.

Comme représenté sur la figure 6, ces éléments d'affichage en couleur sont réunis par groupes d'éléments de trois types : d'affichage en rouge 1R, d'affichage en vert 1G et d'affichage en bleu 1B répartis quasi uniformément sur le substrat. As shown in FIG. 6, these color display elements are brought together by groups of elements of three types: display in red 1R, display in green 1G and display in blue 1B distributed almost uniformly over the substrate.

Dans la réalisation choisie à titre d'exemple, les éléments d'affichage en couleur sont oblongs et parallèles entre eux et chaque groupe de trois éléments matriciels d'affichage en des couleurs différentes constitue une région sensiblement carrée 10 qui sert d'élément matriciel. Les éléments matriciels 10 sont disposés en colonnes et en rangées. Pour simplifier le processus de pilotage de ces éléments matriciels 10, on dispose les éléments d'affichage en rouge1 en vert et en bleu lR, 1G, 1V en ligne droite suivant des directions longitudinales parallèles entre elles.In the embodiment chosen by way of example, the color display elements are oblong and parallel to each other and each group of three matrix display elements in different colors constitutes a substantially square region 10 which serves as matrix element. The matrix elements 10 are arranged in columns and in rows. To simplify the process of controlling these matrix elements 10, the display elements are arranged in red1 in green and in blue lR, 1G, 1V in a straight line in longitudinal directions parallel to each other.

Suivant la présente invention, chacun des éléments d'affichage en couleur 1R, 1G, 1B est composé d'un pilote semiconducteur ou transistor a pellicule mince et d'un filtre coloré situé sur une électrode de sortie de ce dernier. Plus prcisément, comme représenté sur les figures 7 et 8, l'un des substrats 12 de la cellule à cristaux liquides ll est formé d'une plaque de verre transparente. Des électrodes de drain (d'élément matriciel) rectangulaires 2R, 2G, 2B à peu près aussi large que les éléments d'affichage en couleur sont formées sur le substrat 12, et des électrodes de source plus étroites 3R, 3G, 3B sont déposées sur le substrat 12 près des électrodes de drain 2R, 2G, 2B respectivement, parallèlement à elles.Des pellicules 4R, 4G, 4B en silicium amorphe forment des couches semi-conductrices entre les électrodes de drain 2R et de source 3R, entre les électrodes de drain 2G et de source 3G et entre les électrodes de drain 2B et de source 3B, respectivement. Une pellicule d'isolement de grilles 22, en nitrure de silicium, est formée par-dessus les électrodes et le substrat. Des electrodes de grille 5R, 5G, 5B sont dépo- sées sur la pellicule d'isolement de grilles 22 en regard des pellicules de silicium amorphe 4R, 4G, 4B respectivement. I1 est préférable que les électrodes de drain 2R, 2G et 2B de source 3R, 3G et 3B soient sous forme d'électrodes transparentes en oxyde d'indium ou oxyde d'étain. Les électrodes de grille 5R, 5G, 5B peuvent être en aluminium. According to the present invention, each of the color display elements 1R, 1G, 1B is composed of a semiconductor driver or thin film transistor and of a color filter located on an output electrode of the latter. More precisely, as shown in FIGS. 7 and 8, one of the substrates 12 of the liquid crystal cell 11 is formed from a transparent glass plate. Rectangular (matrix element) drain electrodes 2R, 2G, 2B about as wide as the color display elements are formed on the substrate 12, and narrower source electrodes 3R, 3G, 3B are deposited on the substrate 12 near the drain electrodes 2R, 2G, 2B respectively, parallel to them. Films 4R, 4G, 4B made of amorphous silicon form semiconductor layers between the drain 2R and source 3R electrodes, between the electrodes drain 2G and source 3G and between the drain 2B and source 3B electrodes, respectively. A gate isolation film 22, made of silicon nitride, is formed over the electrodes and the substrate. Grid electrodes 5R, 5G, 5B are deposited on the grid isolation film 22 opposite the amorphous silicon films 4R, 4G, 4B respectively. It is preferable that the drain electrodes 2R, 2G and 2B from source 3R, 3G and 3B be in the form of transparent electrodes of indium oxide or tin oxide. The grid electrodes 5R, 5G, 5B can be made of aluminum.

Les électrodes de source 3R, 3G, 3B, les électrodes de drain (d'élément matriciel) 2R, 2G,2B, les pellicules de silicium amorphe 4R, 4G,4B, la pellicule d'isolement de grilles 22 et les électrodes de grille 5R, 5G,5B constituent conjointement des transistors à pellicule mince 6R, 6G, 6B respectivement. Sur les transistors à pellicule mince GR, 6G, 6B sont respectivement formés des filtres colorés rouges, verts et bleus 7R,7G, 7B recouvrant les électrodes de drain (de sortie) 2R, 2G, 2B, respectivement, avec interposition de la pellicule d'isolement de grilles 22. Les filtres colorés 7R, 7G, 7B sont formés par un procédé d'impression sérgraphique ou offset. Source electrodes 3R, 3G, 3B, drain (matrix element) electrodes 2R, 2G, 2B, amorphous silicon films 4R, 4G, 4B, gate isolation film 22 and gate electrodes 5R, 5G, 5B together constitute thin film transistors 6R, 6G, 6B respectively. On the GR, 6G, 6B thin film transistors are formed respectively red, green and blue colored filters 7R, 7G, 7B covering the drain (output) electrodes 2R, 2G, 2B, respectively, with interposition of the film d grid isolation 22. The colored filters 7R, 7G, 7B are formed by a screen printing or offset printing process.

Comme illustré par la figure 9, une couche de traitement d'orientation 17, telle que couche d'alcool polyvinylique, est déposée sur les éléments d'affichage en couleur ainsi formés sur le substrat 12. Le substrat 13 disposé en regard du substrat 12 est, par exemple, en verre transparent. Une électrode transparente commune 16 est formée sur toute la surface intérieure du substrat 13. Une pellicule d'isolement 19, telle que pellicule de nitrure de silicium, est formée sur l'électrode transparente commune 16, et une autre couche de traitement d'orientation 21 est déposée sur la pellicule d'isolement 19. Un cristal liquide 14 est étanché entre les couches de traitement d'orientation 17, 21. La cellule à cristaux liquides 11 ayant la structure sus-indiquée constitue une cellule à cristaux liquides du type dit convive-hôte en noir ou un cristal liquide nématique tordu en noir et blanc.Un poloriseur 27 est fixé à la surface extérieure du substrat 13. As illustrated in FIG. 9, an orientation treatment layer 17, such as a layer of polyvinyl alcohol, is deposited on the color display elements thus formed on the substrate 12. The substrate 13 disposed opposite the substrate 12 is, for example, made of transparent glass. A common transparent electrode 16 is formed on the entire interior surface of the substrate 13. An insulation film 19, such as silicon nitride film, is formed on the common transparent electrode 16, and another orientation processing layer 21 is deposited on the insulation film 19. A liquid crystal 14 is sealed between the orientation processing layers 17, 21. The liquid crystal cell 11 having the above-mentioned structure constitutes a liquid crystal cell of the so-called type guest-host in black or a nematic liquid crystal twisted in black and white. A poloriser 27 is fixed to the outer surface of the substrate 13.

Comme représenté sur la figure 6, des conducteurs de colonne 81, 82, 83,... sont formés sur le substrat 12 le long des colonnes d'éléments d'affichage en couleur, et l'électrode de source 3R, 3G ou 3B d'un élément d'affichage en couleur adjacent est à chaque conducteur de colonne. Des conducteurs de rangée 91t 92 93t sont formés sur le substrat le long des rangées d'éléments d'affichage en couleur, et l'électrode de grille 5R, 5G ou 5B d'un élément d'affichage en couleur adjacent est reliée à chaque conducteur de rangée. As shown in Figure 6, column conductors 81, 82, 83, ... are formed on the substrate 12 along the columns of color display elements, and the source electrode 3R, 3G or 3B of an adjacent color display element is to each column conductor. Row conductors 91t 92 93t are formed on the substrate along the rows of color display elements, and the gate electrode 5R, 5G or 5B of an adjacent color display element is connected to each row conductor.

Les éléments d'affichage en couleur peuvent être sélectivement pilotés par un circuit de pilotage tel que représenté sur la figure 10. Les conducteurs de source 81, 82, 83,... et les conducteurs de grille 91' 92' 93 présentent des bornes amenées hors du plan d'affichage 28. Les bornes des conducteurs de source 81, 82, 83,... sont respectivement reliées à des sorties correspondantes d'emplacements de bit d'un circuitverrou 26 servant de pilote de colonne, les emplacements de bit du circuit-verrou 26 étant reliés à des sorties d'empla cenent de bit d'un registre à décalage 29. En fonctionnement, des données d'affichage arrivent d'une borne de données 31 sous fore dc signaux binaires de "1" ou de "0" indiquant s'il Coitou non y avoir affichage sur les éléments d'affichage en couleur d'une rangée. Ces données d'affichage sont successivement introduites en série dans le registre à décalage 29 en synchronisme avec un signal de rythme arrivant d'une borne de rythme 33. Une fois les données d'affichage d'une rangée ainsi introduites, les données emmagasinées dans le registre à décalage 29 sont introduites en parallèle et verrouillées dans le circuit-verrou 26 en réponse à un ordre de verrouillage arrivant d'une borne 34. The color display elements can be selectively controlled by a control circuit as shown in FIG. 10. The source conductors 81, 82, 83, ... and the gate conductors 91 '92' 93 have terminals brought out of the display plane 28. The terminals of the source conductors 81, 82, 83, ... are respectively connected to corresponding outputs of bit locations of a lock circuit 26 serving as column driver, the locations of bit of latch 26 being connected to bit location outputs of a shift register 29. In operation, display data comes from a data terminal 31 under binary signals of "1" or "0" indicating whether or not there should be display on the color display elements of a row. These display data are successively introduced in series into the shift register 29 in synchronism with a rhythm signal arriving from a rhythm terminal 33. Once the display data of a row thus introduced, the data stored in the shift register 29 are introduced in parallel and locked in the latch circuit 26 in response to a locking order coming from a terminal 34.

L'ordre de verrouillage arrivant dela borne 34 est aussi appliqué à un circuit de selection et de pilotage de conducteur de grille 32, qui choisit ensuite sélectivement les conducteurs de grille 91 92' 93 à raison d'un à la fois. The locking order arriving from terminal 34 is also applied to a gate conductor selection and control circuit 32, which then selectively selects gate conductors 91 92 '93 at the rate of one at a time.

Lors de la sélection du conducteur de grille 91 par exemple, il y a affichage ou maintien de non affichage des éléments d'affichage en couleur placés aux jonctions entre le conducteur de grille 91 et ceux des conducteurs de source 81, 82, 83,... auxquels sont appliqués des bits de sortie verrouillés dans le circuit-verrou 26. Pendant que le conducteur de grille 91 fait l'objet de la sélection pour l'affichage, des données destinées à un conducteur derangée suivant sont introduites dans le registre à décalage 29, et les données emmagasinées sont ensuite verrouillées dans le circuit-verrou 26 lors d'un nouvel ordre de verrouillage arrivant de la borne 34.En réponse à cet ordre de verrouillage, le circuit de sélection et de pilotage de conducteur de grille 32 choisit le conduc teur de grille 92 pour l'a fichage sélectif sur les éléments c'affichage en couleur reliés au conducteur de grille 92 Une structure détaillée de circuit de pilotage comportant des composants tels que le registre à décalage 29, le circuitverrou 26, et le sélecteur de conducteur de grille 32 est décrite, par exemple, dans une brève communication intitulée "Progress Toward Flat-Panel TV" de A.G. Fischer dans "onemissive Electrooptics Displays" A.R. metz et F.K. von Willisen, 1976, Plenum Press, New York.When selecting the grid conductor 91 for example, there is display or non-display of the color display elements placed at the junctions between the grid conductor 91 and those of the source conductors 81, 82, 83 ,. .. to which locked output bits are applied in the latch circuit 26. While the gate conductor 91 is the subject of the selection for display, data intended for a next disturbed conductor are introduced into the register at offset 29, and the stored data are then locked in the lock circuit 26 during a new lock order coming from the terminal 34. In response to this lock order, the gate conductor selection and control circuit 32 chooses the gate conductor 92 for selective display on the color display elements connected to the gate conductor 92 A detailed structure of the control circuit comprising components such as the damper shift 29, circuit lock 26, and gate conductor selector 32 is described, for example, in a brief communication entitled "Progress Toward Flat-Panel TV" by A.G. Fischer in "onemissive Electrooptics Displays" A.R. metz and F.K. von Willisen, 1976, Plenum Press, New York.

Comme illustré par la figure llA, des impulsions dc pilotage à déphasages successifs sont appliquées de manière répétées aux. conducteurs de grille 91 à 9120 Lorsqu'un transistor à pellicule mince 61l situe, par exemple, à l'intersection du conducteur de source 81 et du conducteur de zorille 91 est sélecté, une tension V s'applique au conducteur de source 81, comme indiqué sur la figure llB, au moment où le conducteur de grille 91 est sélecté dans un premier cycle et, en conséquence, l'électrode de drain du transistor à pellicule mince 61l se charge jusqu'à la tension V, comme indiqué en 6 11D sur la figure llC, et demeure à cette tension. A ce moment, une tension constante V/2 s'applique au conducteur de source de tout élément non alors sélecté, par exemple au transistor à pellicule mince 621 situé à l'intersection des conducteurs de source 81 et de grille 9 . Par conséquent, la tension présente sur le drain du transistor à pellicule mince 621 est maintenue à V/2 comme indiqué en 621D sur la figure llD. Une tension V/2 est appliquée en permanence à l'électrode commune 16 comme représenté sur la figure llE.  As illustrated in FIG. 11A, control pulses with successive phase shifts are applied repeatedly to the. gate conductors 91 to 9120 When a thin film transistor 61l located, for example, at the intersection of the source conductor 81 and the zorilla conductor 91 is selected, a voltage V applies to the source conductor 81, as indicated in FIG. 11B, when the gate conductor 91 is selected in a first cycle and, consequently, the drain electrode of the thin film transistor 61l charges up to the voltage V, as indicated in 6 11D in FIG. 11C, and remains at this voltage. At this time, a constant voltage V / 2 applies to the source conductor of any element not then selected, for example to the thin film transistor 621 located at the intersection of the source 81 and gate 9 conductors. Consequently, the voltage present on the drain of the thin film transistor 621 is maintained at V / 2 as indicated at 621D in FIG. 11D. A voltage V / 2 is permanently applied to the common electrode 16 as shown in FIG. 11E.

Par conséquent, la tension V/2 s'applique en tant que tension 611DC entre le drain du transistor sélecté 61l et 1' électrode commune 16, comme indiqué sur la figure 11F, et la tension 621DC appliquée entre le drain du transistor non sélecté et l'électrode commune est nulle, comme indiqué sur la figure llG. Quand le conducteur de grille 91 est sélecté lors dlun cycle suivant, le conducteur de source sélecté 81 est maintenu sous tension nulle, et la tension de drain 611D du transistor 611 sélecté est aussi nulle. La tension de drain 621D du transistor non sélecté demeure V/2.Donc, au cours de ce cycle, la tension 611DC appliquée entre le drain du transistor sélecté et l'électrode commune devient -v/2. La tension entre le drain du transistor sélecté et l'électrode commune se modifie alternativement entre V/2 et -V/2, ce qui fait que la partie de la cellule à cristaux liquides faisant face à 1' électrode de drain transparente du transistor sélecté apparait à travers la couleur du filtre coloré fixe au transistor intéressé. Consequently, the voltage V / 2 applies as voltage 611DC between the drain of the selected transistor 61l and the common electrode 16, as shown in FIG. 11F, and the voltage 621DC applied between the drain of the unselected transistor and the common electrode is zero, as shown in Figure llG. When the gate conductor 91 is selected during a next cycle, the selected source conductor 81 is kept at zero voltage, and the drain voltage 611D of the selected transistor 611 is also zero. The drain voltage 621D of the non-selected transistor remains V / 2. So, during this cycle, the voltage 611DC applied between the drain of the selected transistor and the common electrode becomes -v / 2. The voltage between the drain of the selected transistor and the common electrode changes alternately between V / 2 and -V / 2, so that the part of the liquid crystal cell facing the transparent drain electrode of the selected transistor appears through the color of the color filter fixed to the transistor concerned.

Au cas où il existe un nombre total de conducteurs de grille de 120, comportant les conducteurs de grille 91 à 9 le nombre total dc conducteurs de source nécessaire est le triple du nombre de conducteurs de grille, soit de 360. I1 serait fastidieux et long de faire sortir tous ces conducteurs de 11 afficheur à cristaux liquides et de les relier à des pilotes extérieurs.  If there is a total number of grid conductors of 120, comprising the grid conductors 91 to 9 the total number of source conductors required is three times the number of grid conductors, ie 360. It would be tedious and long remove all these conductors from the liquid crystal display and connect them to external pilots.

Suivant la présente invention, les circuits périphériques de pilotage des éléments pilotes semi-conducteurs sont formés sur la surface du substrat sur laquelle sont réalisés les transistors à pellicule mince 6R, 6G, 6B de pilotage des cristaux liquides. Plus précisément, le circuit-verrou 26 servant de pilote de colonne et le registre à décalage 29 sont réalisés sous forme de circuits intégrés sur le substrat 12, et le circuit de sélection et de pilotage de conducteur de grille 32 est réalisé sous forme de circuit intégré sur le substrat, comme illustré par la figure 5. Les condücteurs de grille et de source partant de la cellule à cristaux liquides 11 sont reliés à ces circuits 26,-29, 32 sur le substrat 12, et d'autres conducteurs nécessaires sont câblés sur le substrat 12.Quand le circuit-verrou 26, le registre à décalage 27 et le circuit de sélection et de pilotage de conducteur de grille 32 sont à poser sous forme de circuits intégrés sur le substrat 12, on les réalise de préférence sous forme de transistors à pellicule mince comme les transistors à pellicule mince constituant les éléments d'affichage en couleur. De cette manière, on peut former les circuits périphériques 26, 29, 32 en même temps que les transistors à pellicule mince 6R, 6G, 6B sur le substrat 12 sans avoir à augmenter le nombre d' opérations de fabrication nécessaires. According to the present invention, the peripheral circuits for driving the semiconductor pilot elements are formed on the surface of the substrate on which the thin film transistors 6R, 6G, 6B for driving the liquid crystals are produced. More specifically, the latch circuit 26 serving as a column driver and the shift register 29 are produced in the form of integrated circuits on the substrate 12, and the gate conductor selection and control circuit 32 is produced in the form of a circuit. integrated on the substrate, as illustrated in FIG. 5. The gate and source conductors starting from the liquid crystal cell 11 are connected to these circuits 26, -29, 32 on the substrate 12, and other necessary conductors are wired to the substrate 12. When the latch circuit 26, the shift register 27 and the gate conductor selection and control circuit 32 are to be placed in the form of integrated circuits on the substrate 12, they are preferably produced under form of thin film transistors like the thin film transistors constituting the color display elements. In this way, the peripheral circuits 26, 29, 32 can be formed at the same time as the thin film transistors 6R, 6G, 6B on the substrate 12 without having to increase the number of manufacturing operations required.

Attendu que la vitesse de fonctionnement des transistors à pellicule mince est relativement lente, il faut soumettre les pellicules de silicium amorphe 4R, 4G, 4B à un traitement de recuisson au faisceau électronique ou au laser assurant une grande mobilité pour augmenter la vitesse de fonctionnement des circuits 26, 29, 32. Ce traitement conférant une grande mobilité peut être opéré en un temps relativement bref attendu que les transistors à pellicule mince constituant les éléments d'affichage en couleur n'exigent pas un tel traitement d'augmentation de la mobilité. I1 n'est pas nécessaire de monter tous les circuits 26, 29, 32 sur le substrat 12 : on peut ne poser sur le substrat 12 que certains d'entre eux, par exemple les circuits 26, 29 ou le seul circuit 32. Les circuits 26, 29 32 montés sur le substrat 12 peuvent entre formés de circuit intégrés bipolaires ou mono-claires ordinaires. Les transistors à pellicule mince de silicium amorphe peuvent être rem placés par des transistors à pellicule mince polycristalline. Whereas the operating speed of the thin film transistors is relatively slow, it is necessary to subject the amorphous silicon films 4R, 4G, 4B to an annealing treatment with the electron beam or with the laser ensuring great mobility to increase the operating speed of the circuits 26, 29, 32. This treatment conferring great mobility can be carried out in a relatively short time since the thin film transistors constituting the color display elements do not require such treatment to increase mobility. It is not necessary to mount all the circuits 26, 29, 32 on the substrate 12: one can only place on the substrate 12 some of them, for example the circuits 26, 29 or the only circuit 32. The circuits 26, 29 32 mounted on the substrate 12 can be formed between ordinary bipolar or mono-clear integrated circuits. Amorphous silicon thin film transistors can be replaced by polycrystalline thin film transistors.

Avec l'agencement sus-indiqué, les circuits périphériques tels que circuits de sélection et de pilotage des éléments semi-conducteurs destinés à piloter les éléments d'affichage ou élément matriciel de la cellule à cristaux liquides sont montés sur le substrat 12 de celle-ci, de sorte que les bornes de connexion extérieure peuvent être de moitié moins nombreuses que celles des structures antérieures, ceci pour simplifier la connexion aux bornes extérieures. With the above-mentioned arrangement, the peripheral circuits such as selection and control circuits of the semiconductor elements intended to control the display elements or matrix element of the liquid crystal cell are mounted on the substrate 12 of the latter. ci, so that the external connection terminals can be half as numerous as those of the previous structures, this to simplify the connection to the external terminals.

Quand les filtres colorés portés par les éléments pilotés semi-conducteurs sont fabriqués par impression, on peut les réaliser à laide d'un appareillage simple sans avoir recours à un appareil onéreux de dépôt de vapeur ou de dopage ionique, et on peut aussi les réaliser dans l'atmosphère de façon qu'ils couvrent une aire relativement grande. Les filtres colorés permettent une bonne reproduction des couleurs, peuvent'être réalisés à bon compte, sont suffisamment minces par rapport au cristal liquide 14 et ont une densité de couleur suffisante. I1 est facile de fixer en un motif alterné des filtres de couleurs telles que le rouge, le vert et le bleu.De l'encre ne peut pas s'infiltrer des filtres colorés dans le cristal liquide 14 parce que la couche de traitement d'orientation 17 en alcool polyvinylique est stable par'rap- port au cristal liquide 14. Par conséquent, le fonctionnement de l'afficheur à cristaux liquides est rendu stable. Même en présence des filtres colorés, la couche de traitement d' orientation est capable de déterminer aisément l'orientation des molécules du cristal liquide 14. Au lieu d'être réalisés par sérigraphie, les filtres colorés peuvent l'être par impression offset pour répondre à des exigences de précision plus rigoureuses. Quand on peut donner aux substrats une épaisseur réduite, des éléments matriciels sélectés quelconques peuvent être bien visibles lorsqu'on les regarde obliquement.De ce fait, il est possible de ne pas fixer de filtre coloré aux transistors à pellicule mince, mais de monter des filtres colorés sur le substrat 13 (comme représenté sur la figure 5) en regard des électrodes de drain. Les substrats 12, 13 peuvent être formés de hauts polymères tels que polyamide ou plastiques fluorés. Bien que, tels que représentés, les éléments d'affichage en couleur soient disposés en colonnes et rangées affectées aux différentes couleurs, on peut les disposer en cercles de façon qu'un groupe de trois éléments d'affichage adjacents comporte des éléments d'affichage en rouge, en vert et en bleu. Au lieu de couleurs primaires additives, on peut utiliser pour l'affichage en couleur des couleurs primaires soustractives. When the colored filters carried by the controlled semiconductor elements are produced by printing, they can be produced using simple equipment without the use of an expensive vapor deposition or ion doping apparatus, and they can also be produced in the atmosphere so that they cover a relatively large area. The color filters allow good color reproduction, can be made inexpensively, are sufficiently thin compared to the liquid crystal 14 and have a sufficient color density. It is easy to attach in an alternating pattern color filters such as red, green and blue. Ink cannot infiltrate colored filters into the liquid crystal 14 because the treatment layer orientation 17 in polyvinyl alcohol is stable with respect to the liquid crystal 14. Consequently, the operation of the liquid crystal display is made stable. Even in the presence of the colored filters, the orientation processing layer is capable of easily determining the orientation of the molecules of the liquid crystal 14. Instead of being produced by screen printing, the colored filters can be done by offset printing to meet more stringent precision requirements. When the substrates can be given a reduced thickness, any selected matrix elements can be clearly visible when viewed obliquely, so it is possible not to attach a color filter to the thin film transistors, but to mount colored filters on the substrate 13 (as shown in FIG. 5) opposite the drain electrodes. The substrates 12, 13 can be formed from high polymers such as polyamide or fluorinated plastics. Although, as shown, the color display elements are arranged in columns and rows assigned to the different colors, they can be arranged in circles so that a group of three adjacent display elements has display elements in red, green and blue. Instead of additive primary colors, subtractive primary colors can be used for the color display.

Les transistors à pellicule mince 6R, 6G, 6B des figures 5 et 6 peuvent avoir la structure représentée sur les figures 3 et t. La présente invention est applicable aux afficheurs à cristaux liquides non seulement en couleur, mais aussi en noir et blanc. The thin film transistors 6R, 6G, 6B of Figures 5 and 6 may have the structure shown in Figures 3 and t. The present invention is applicable to liquid crystal displays not only in color, but also in black and white.

On va décrire un tel afficheur à cristaux liquides en noir et blanc en se référant aux figures 12 et 13. Les éléments matriciels 2, électrodes de drain 25 et électrodes de source (conducteurs de source 8) 3 sont formés sur un substrat 12. Chacun des éléments matriciels de forme carrée 2 présente un côté oartiellement dédoublé pour former l'une des électrodes de drain 25. On peut façonner simultanément ces éléments matriciels 2, Les électrodes de drain 25, les électrodes de source 3 et les conducteurs de source 8 en gravant sélectivement une feuille métallique transparente déposée sur toute la surface du substrat 12. Les électrodes de source 3 peuvent être en un métal opaque. We will describe such a liquid crystal display in black and white with reference to Figures 12 and 13. The matrix elements 2, drain electrodes 25 and source electrodes (source conductors 8) 3 are formed on a substrate 12. Each square-shaped matrix elements 2 have a side that is split in part to form one of the drain electrodes 25. These matrix elements 2, the drain electrodes 25, the source electrodes 3 and the source conductors 8 can be shaped simultaneously. selectively etching a transparent metal sheet deposited on the entire surface of the substrate 12. The source electrodes 3 can be made of an opaque metal.

Une couche 24 de semi-conducteur tel que silicium amorphe est formée sur le substrat 12 entre l'électrode de drain 25 et l'électrode de source 3. La couche semi-conductrice 24 peut être en silicium polycristallin, silicium monocristallin, tellurium, sulfure de cadmium ou séléniure de cadmium. A semiconductor layer 24 such as amorphous silicon is formed on the substrate 12 between the drain electrode 25 and the source electrode 3. The semiconductor layer 24 can be made of polycrystalline silicon, monocrystalline silicon, tellurium, sulfide of cadmium or cadmium selenide.

Une pellicule d'isolement de grilles 22 est formée sur toute la surface comportant les couches semi-conductrices 24. La pellicule d'isolement de grilles 22 peut être en nitrure de silicium ou en dioxyde de silicium. Elle peut être formée seulement sur les couches semi-conductrices 24. Des électrodes de grille (conducteurs de grille 9) 5 sont formées sur la pellicule d'isolement de grilles 22. Les électrodes de grille sont disposées en regard des électrodes de drain 25 et de source 3, avec interposition de la couche semi-conductrice 24 et de la pellicule d'isolement de grille 22. A gate isolation film 22 is formed over the entire surface comprising the semiconductor layers 24. The gate isolation film 22 may be made of silicon nitride or silicon dioxide. It can be formed only on the semiconductor layers 24. Grid electrodes (grid conductors 9) 5 are formed on the grid insulation film 22. The grid electrodes are arranged opposite the drain electrodes 25 and from source 3, with the interposition of the semiconductor layer 24 and the gate insulation film 22.

Les électrodes de grille 5 et conducteurs de grille 9 peuvent être en aluminium ou en silicium polycristallin et peuvent être sous la forme d'une pellicule conductrice de l'électri- cite transparente.The grid electrodes 5 and grid conductors 9 can be made of aluminum or polycrystalline silicon and can be in the form of a transparent electrically conductive film.

On va décrire à simple titre d'exemple un procédé de fabrication de transistor à pellicule mince en se référant aux figurés 14 à 19. Comme représenté sur la figure 14, une couche opaque d'un métal tel que Nichrome, chrome ou molybdène est exposée en coUche d'une épaisseur de l'ordre de 1 000 à 2 000 A sur un substrat isolé transparent 12, qui peut être en verrue, par dépôt de vapeur ou pulvérisation cathodique, et les éléments matriciels, électrodes de drain 25 (2) et électrodes de source 3 sont façonnés par photogravure. A method of manufacturing a thin film transistor will be described by way of example with reference to FIGS. 14 to 19. As shown in FIG. 14, an opaque layer of a metal such as Nichrome, chromium or molybdenum is exposed in a layer of the order of 1000 to 2000 A on a transparent insulated substrate 12, which may be a wart, by vapor deposition or sputtering, and the matrix elements, drain electrodes 25 (2) and source electrodes 3 are shaped by photoengraving.

Une couche semi-conductrice, en silicium amorphe ou polycristallin, est formée sur une épaisseur de 3 000 A, par exemple, sur le substrat transparent 12 par-dessus les électrodes de drain 25 et de source 3 par procédé DVC (de dépôt de vapeur chimique) au plasma. On traite ensuite la couche semiconductrice par photogravure pour former une couche de silicium semi-conductrice 24, ou région de canal, qui s'étend entre les électrodes de drain 25 et de source 3 et est déposée sur leurs bords, comme illustré par la figure 15.  A semiconductor layer, made of amorphous or polycrystalline silicon, is formed over a thickness of 3000 A, for example, on the transparent substrate 12 over the drain 25 and source 3 electrodes by DVC (vapor deposition) process. chemical) to plasma. The semiconductor layer is then treated by photoetching to form a semiconductor silicon layer 24, or channel region, which extends between the drain and source 3 electrodes 3 and is deposited on their edges, as illustrated in the figure. 15.

Ensuite, une pellicule d'isolement de grilles 22 est déposée sur le substrat transparent 12 par-dessus toute la couche de silicium semi-conductrice 24, comme représenté sur la figure 16. La pellicule d'isolement de grilles 22 peut être en nitrure de silicium ou dioxyde de silicium et avoir une épaisseur comprise entre 2 000 et 3 000 A. La pellicule d'isolement de grilles 22 peut être formée par procédé DVC au plasma. Next, a gate insulation film 22 is deposited on the transparent substrate 12 over the entire semiconductor silicon layer 24, as shown in FIG. 16. The gate insulation film 22 can be made of nitride of silicon or silicon dioxide and have a thickness of between 2,000 and 3,000 A. The gate isolation film 22 can be formed by DVC plasma process.

Comme représenté sur la figure 17, une électrode transparente 5' en ITO (mélange d'In203 et de SnO2) ou en oxyde d' étain est formée sur la pellicule d'isolement Ae grilles 22 par dépôt de vapeur ou pulvérisation cathodique, l'électrode transparente 5' ayant une épaisseur de 1 000 A ou moins, par exemple comprise entre 400 et 500 A. Ensuite, une couche de résine photosensible pour négatifs 37 est formée sur l'élec- trocs trans'arente 5'. la couds de résine photoscrsirlc 37 est eizosée à un faisceau ultraviolet 39 rayonnant à travers le substrat transparent 12. As shown in FIG. 17, a transparent electrode 5 ′ made of ITO (mixture of In 2 O 3 and SnO 2) or of tin oxide is formed on the isolation film Ae grids 22 by vapor deposition or sputtering, the transparent electrode 5 'having a thickness of 1000 A or less, for example between 400 and 500 A. Next, a layer of photosensitive resin for negatives 37 is formed on the trans-arent electrodes 5'. the photoscrsirlc resin bends 37 are exposed to an ultraviolet beam 39 radiating through the transparent substrate 12.

Les parties de la couche de résine photosensible 37 qui sont exposées au faisceau ultraviolet durcissent. Par développement, on obtient dans la couche de résine photosensible un motif 37p de forme définie par les électrodes de drain 25 et de source 3 agissant en caches. The parts of the photosensitive resin layer 37 which are exposed to the ultraviolet beam harden. By development, there is obtained in the photosensitive resin layer a pattern 37p of shape defined by the drain and source electrodes 25 acting as caches.

En utilisant comme cache le motif de couche photosensible 37p, on transforme par gravure l'électrode transparente 5' en une électrode de grille transparente 5 et l'on élimine le motif de cache 37p comme représenté sur la figure 19. By using the photosensitive layer pattern 37p as a mask, the transparent electrode 5 ′ is etched into a transparent grid electrode 5 and the mask pattern 37p is eliminated as shown in FIG. 19.

Par conséquent, les électrodes d'élément de matrice 2 et de drain 25 sont façonnées simultanément et ne sont pas cou plées l'une à l'autre par aucun trou de contact. Attendu que ni ce trou de contact, ni d'autres ne sont ménagés, aucune opération n'est à prévoir pour ménager des trous de contact tels que les trous 23 de l'agencement antérieur représenté sur la figure 4. Quand l'électrode de source 3 est à réaliser sous forme d'électrode transparente, on peut la façonner en même temps que l'électrode d'élément matriciel 2, ce qui permet de rendre le nombre d'opérations de fabrication inférieur à celui nécessaire pour la fabrication de la structure courante représentée sur les figures 3 et 4.Par conséquent, avec l'afficheur à cristaux liquides de la présente invention, on peut réaliser la matrice de transistors à pellicule mince par un nombre d'opérations plus faible que selon la technique antérieure; de sorte qu'il est relativement facile de façonner une matrice d'éléments dotés de caractéristiques uniformes et exempts de défauts pour une grande aire d'affichage. Consequently, the matrix element 2 and drain 25 electrodes are shaped simultaneously and are not coupled to each other by any contact hole. Whereas neither this contact hole, nor others are provided, no operation is to be expected to provide contact holes such as the holes 23 of the prior arrangement shown in FIG. 4. When the electrode of source 3 is to be produced in the form of a transparent electrode, it can be shaped at the same time as the matrix element electrode 2, which makes it possible to make the number of manufacturing operations less than that necessary for the manufacture of the common structure shown in FIGS. 3 and 4. Consequently, with the liquid crystal display of the present invention, the matrix of thin film transistors can be produced by a lower number of operations than according to the prior art; so that it is relatively easy to shape an array of elements with uniform characteristics and free from defects for a large display area.

Attendu que la couche semi-conductrice 24 est prise en sandwich entre le substrat 12 et la pellicule d'isolement de grilles 22, elle ne risque pas d'être exposée après façonnage de la matrice de transistors à pellicule mince et avant assemblage de celle-ci dans la cellule à cristaux liquides 11. La couche semi-conductrice 24 ne tend donc pas à prendre des caractéristiues instables et il est inutile de la recou rir d'une couche protectrice. I1 en découle la possibilité ce fabriquer des cellules à cristaux liquides avec un renderent très supCrieur.  Whereas the semiconductor layer 24 is sandwiched between the substrate 12 and the gate insulation film 22, it is not likely to be exposed after shaping of the matrix of thin film transistors and before assembly thereof. ci in the liquid crystal cell 11. The semiconductor layer 24 therefore does not tend to take unstable characteristics and it is useless to cover it with a protective layer. This results in the possibility of manufacturing liquid crystal cells with a very superior rendering.

Lorsqu'on utilise l'afficheur à cristaux liquides selon l'invention en tant qu'afficheur à cristaux liquides du type pour transmission, on forme une pellicule opaque, par exemple d'aluminium ou d'encre noire, sur la surface extérieure du substrat 12 en regard de la couche semi-conductrice 24, entre les électrodes de drain 25 et de source 3, aux fins de protection contre tous effets indésirables provoqués par la lumière, tels que modifications de la résistance de la couche semi-conductrice 24 lorsque celle-ci est en silicium amorphe. When the liquid crystal display according to the invention is used as a transmission type liquid crystal display, an opaque film, for example of aluminum or black ink, is formed on the outer surface of the substrate. 12 opposite the semiconductor layer 24, between the drain 25 and source 3 electrodes, for the purpose of protection against any undesirable effects caused by light, such as modifications of the resistance of the semiconductor layer 24 when that -this is amorphous silicon.

I1 est possible d'assurer le positionnement automatique de l'électrode de grille 5 du fait qu'on la réalise par exposition et développement en utilisant comme caches les électrodes de drain 25 et de source 3. Les électrodes de drain 25 et de source 3 et l'électrode de grille 5 peuvent être maintenues en permanence en une disposition relative constante. Ceci permet de réduire la distance, dite longueur de canal
L, qui sépare les électrodes de drain 25 et de source 3. On peut par conséquent fabriquer aisément un transistor à pellicule mince ayant un temps de coupure bref et un courant de drain important. On peut réaliser de tels transistors à pellicule mince sous forme de matrice couvrant une grande aire, avec un haut degré d'intégration, tout en réduisant les variations des caractéristiques de ces transistors.
It is possible to ensure the automatic positioning of the gate electrode 5 due to the fact that it is produced by exposure and development using as cover the drain 25 and source 3 electrodes. The drain 25 and source 3 electrodes and the gate electrode 5 can be permanently maintained in a constant relative arrangement. This reduces the distance, called channel length
L, which separates the drain and source electrodes 25. It is therefore easy to manufacture a thin film transistor having a short cut-off time and a large drain current. Such thin film transistors can be produced in the form of a matrix covering a large area, with a high degree of integration, while reducing the variations in the characteristics of these transistors.

Sur la figure 8, les filtres colorés 7R, 7G, 7B sont formes sur la pellicule d'isolement de grilles 22 en regard des électrodes d'élément matriciel 2R, 2G, 2B avec interposition de la pellicule d'isolement de grille 22. Toutefois, les filtres colorés 7R, 7G, 7B peuvent être formés sur l'électrode commune 19 portée par le substrat 13 comme représenté sur la figure 20. (Les pièces semblables ou correspondantes sont désignées sur la figure 20 par les mêmes références numériques que sur la figure 8). Les filtres colorés 7R,7G,7B sont dispo sés de manière à chevaucher les electrodes d'élément matriciel 2R,2G,2B respectivement suivant une direction normale aux substratsl2, 13. Les filtres 7R, 7G, 7B peuvent être facilement formés, par exemple par impression, sur le substrat 13 sur lequel ne sont pas fabriques de transistors à pellicule mince 6R, 6G, 6B. In FIG. 8, the colored filters 7R, 7G, 7B are formed on the grid isolation film 22 opposite the matrix element electrodes 2R, 2G, 2B with interposition of the grid isolation film 22. However , the colored filters 7R, 7G, 7B can be formed on the common electrode 19 carried by the substrate 13 as shown in FIG. 20. (Similar or corresponding parts are designated in FIG. 20 by the same numerical references as on the figure 8). The colored filters 7R, 7G, 7B are arranged so as to overlap the matrix element electrodes 2R, 2G, 2B respectively in a direction normal to the substrates 12, 13. The filters 7R, 7G, 7B can be easily formed, for example by printing, on the substrate 13 on which thin film transistors 6R, 6G, 6B are not made.

I1 va de soi qu'on pourra apporter de nombreuses modifications et variantes aux réalisations préférées décrites, sans sortir pour autant du cadre de l'invention.  It goes without saying that numerous modifications and variants can be made to the preferred embodiments described, without however departing from the scope of the invention.

Claims (10)

REVENDICATIONS 1. Procédé de fabrication d'afficheur à cristaux liquides en matrice de points comportant un premier substrat transparent (12) en un matériau isolant, un second substrat transparent (13) en un matériau isolant disposé auprès du premier substrat et en parallèle avec lui et présentant un bord périphérique étanche en contact contre lui, un cristal liquide (14) disposé de façon étanche entre lesdits premier et second substrats, une électrode commune (16) déposée sur sensiblement la totalité d'une surface intérieure du second substrat pour définir ainsi une zone d'affichage dudit afficheur à cristaux liquides, des électrodes d'élément matriciel transparentes (2) formées en rangées et en colonnes directement sur le premier substrat pour définir des éléments d'affichages dans la zone d'affichage, des conducteurs d'électrodes de rangée C8) formés sur le premier substrat de manière à longer les rangées respectives desdites électrodes d'élément matriciel, et des transistors à pellicule mince de pilotage d'élément (6) disposés en rangées et en colonnes et comportant chacun une électrode de source métallique (3) reliée à l'un correspondant des conducteurs d'électrodes de rangée, une électrode de drain métallique (25) reliée à l'une correspondante des électrodes d'élément matriciel et une électrode de grille (5) reliée à des conducteurs d'électrodes de colonne (9) s'étendant perpendiculairement auxdits conducteurs d'électrodes de rangée, ce procédé comportant les étapes consistant à former lesdites électrodes métalliques de source et de drain directement sur le premier substrat, à former des couches semi-conductrices (24) sur le premier substrat de façon qu'elles s'étendent à cheval entre des électrodes métalliques de source et de drain correspondantes, voisines l'une de l'autre, à former des pellicules d'isolement de grille (22) de façon qu'elles recouvrent les couches semi-conductrices respectives, et à former lesdites électrodes de grille sur des pellicules d'isolement de grille correspondantes en regard de susdites couches semi-conductrices respectives, caractérisé en ce que 1. Method for manufacturing a dot matrix liquid crystal display comprising a first transparent substrate (12) made of an insulating material, a second transparent substrate (13) made of an insulating material placed next to and in parallel with the first substrate and having a sealed peripheral edge in contact against it, a liquid crystal (14) sealingly disposed between said first and second substrates, a common electrode (16) deposited on substantially all of an interior surface of the second substrate to thereby define a display area of said liquid crystal display, transparent matrix element electrodes (2) formed in rows and columns directly on the first substrate to define display elements in the display area, electrode conductors of row C8) formed on the first substrate so as to follow the respective rows of said matrix element electrodes, and of thin film transistors of element control (6) arranged in rows and columns and each comprising a metal source electrode (3) connected to one corresponding to the row electrode conductors, a metal drain electrode (25) connected to the a corresponding of the matrix element electrodes and a grid electrode (5) connected to column electrode conductors (9) extending perpendicular to said row electrode conductors, this method comprising the steps of forming said electrodes metal from source and drain directly on the first substrate, to form semiconductor layers (24) on the first substrate so that they extend astride metal electrodes of source and drain corresponding, neighboring the one from the other, forming gate insulating films (22) so that they cover the respective semiconductor layers, and forming said gate electrodes on grating isolation films the corresponding opposite said respective semiconductor layers, characterized in that on réalise lesdites pellicules d'isolement de grille sous forme de pellicule continue s 'étendant sensiblement entièrement sur la zone d'affichage pour recouvrir lesdites couches semi-conductrices et lesdites électrodes d'élément matriciel, et en ce qu'il comprend encore les étapes consistant à said grid isolation films are produced in the form of a continuous film extending substantially entirely over the display area to cover said semiconductor layers and said electrodes of matrix element, and in that it further comprises the steps consists in - former des zones d'électrode de grille transparente (5') sur ladite pellicule d'isolement de grilles de façon qu'elles recouvrent lesdites couches semi-conductrices; - forming zones of transparent grid electrode (5 ′) on said grid insulation film so that they cover said semiconductor layers; - former sur lesdites zones d'électrode de grille transparente une couche de résine photosensible continue (37) susceptible de durcir par exposition à la lumière; - forming on said transparent grid electrode areas a layer of continuous photosensitive resin (37) capable of hardening by exposure to light; - exposer ladite couche de résine photosensible à la lumière à travers le premier substrat, lesdites électrodes métalliques de source et de drain faisant office de masques; - Exposing said layer of photosensitive resin to light through the first substrate, said metal source and drain electrodes acting as masks; - développer lesdites couches de résine photosensible pour en éliminer les parties qui n'ont pas été exposées à la lumière; et - Developing said layers of photosensitive resin to eliminate the parts which have not been exposed to light; and - graver lesdites zones d'électrode de grille transparente avec les autres parties de la couche de résine photosensible faisant office de masques, pour former ainsi lesdites électrodes de grille. - Etching said transparent grid electrode areas with the other parts of the photosensitive resin layer acting as masks, thereby forming said grid electrodes. 2. Procédé selon la revendication 1, caractérisé en ce que les conducteurs d'électrodes de rangée sont métalliques et sont formés d'un seul tenant et simultanément avec les électrodes de source respectives. 2. Method according to claim 1, characterized in that the row electrode conductors are metallic and are formed in one piece and simultaneously with the respective source electrodes. 3. Procédé selon la revendication 1, caractérisé en ce qu'on forme des transistors à pellicule mince constituant des circuits de pilotage intégrés (26, 29, 32) pour le pilotage desdits transistors à pellicule mince de pilotage d'élément sur une partie marginale du premier substrat extérieure audit cristal liquide disposé de façon étanche simultanément à la formation desdits transistors à pellicule mince de pilotage d'élément. 3. Method according to claim 1, characterized in that thin film transistors forming integrated control circuits (26, 29, 32) are formed for driving said thin film element driving transistors on a marginal part. from the first substrate external to said liquid crystal arranged in a sealed manner simultaneously with the formation of said thin film element driving transistors. 4. Procédé selon la revendication 3, caractérisé en ce que les couches semi-conductrices de tous lesdits transistors à pellicule mince sont en silicium amorphe. 4. Method according to claim 3, characterized in that the semiconductor layers of all of said thin film transistors are made of amorphous silicon. 5. Procédé selon la revendication 4, caractérisé en ce qu'il comprend encore une étape lors de laquelle on recuit les couches de silicium amorphe au moins desdits circuits de pilotage afin de renforcer la mobilité de ces couches semi-conductrices. 5. Method according to claim 4, characterized in that it further comprises a step during which the layers of amorphous silicon are annealed at least of said control circuits in order to enhance the mobility of these semiconductor layers. 6. Afficheur à cristaux liquides en matrice de points fabriqué conformément au procédé selon la revendication 1, comportant un premier substrat transparent (12) en un matériau isolant, un second substrat transparent (13) en un matériau isolant disposé auprès du premier substrat et en parallèle avec lui et présentant un bord périphérique étanche en contact contre lui, une électrode commune (16) déposée sensiblement entièrement sur une surface intérieure du second substrat afin de définir une zone d'affichage de l'afficheur à cristaux liquides, des électrodes d'élément matriciel transparentes (2) formées en rangées et en colonnes directement sur le premier substrat pour définir des éléments d'affichage à l'intérieur de la zone d'affichage, des conducteurs d'électrodes de rangée (8) formés sur le premier substrat de façon à longer les rangées respectives desdites électrodes d'élément matriciel1 et des transistors à pellicule mince de pilotage d'élément (6) disposés en rangées et en colonnes et comportant chacun une électrode de source métallique (3) formée directement sur le premier substrat et reliée à l'un, correspondant, des conducteurs d'électrodes de rangée, une électrode de drain métallique (25) formée directement sur le premier substrat et reliée à l'une, correspondante, des électrodes d'élément matriciel, une couche semi-conductrice (24) formée sur le premier substrat pour s'étendre entre, et chevaucher des électrodes métalliques de source et de drain correspondantes voisines l'une de l'autre, une pellicule d'isolement de grille (22) formée de façon à recouvrir la couche semi-conductrice correspondante et une électrode de grille (5) formée sur la pellicule d'isolement de grille correspondante et reliée à des conducteurs d'électrodes de colonne (9) s'étendant perpendiculairement auxdits conducteurs d'électrodes de rangée, caractérisé en ce que lesdites pellicules d'isolement de grille sont réalisées sous forme de pellicule continue s'étendant sur sensiblement entièrement la zone d'affichage pour recouvrir les couches semi-conductrices et les électrodes d'élément matriciel, en ce que chacune des électrodes de grille est une électrode transparente de largeur sensiblement égale à l'intervalle séparant les bords opposés d'électrodes de sources et de drain correspondantes et en ce que l'électrode de grille s'étend au-dessus de cet intervalle dans l'axe de celui-ci. 6. dot matrix liquid crystal display produced according to the method according to claim 1, comprising a first transparent substrate (12) made of an insulating material, a second transparent substrate (13) made of an insulating material disposed near the first substrate and parallel to it and having a sealed peripheral edge in contact against it, a common electrode (16) deposited substantially entirely on an interior surface of the second substrate in order to define a display area of the liquid crystal display, electrodes of transparent matrix element (2) formed in rows and columns directly on the first substrate to define display elements within the display area, row electrode conductors (8) formed on the first substrate so as to go along the respective rows of said matrix element electrodes1 and of the thin film element driving transistors (6) arranged in rows and in column and each comprising a metal source electrode (3) formed directly on the first substrate and connected to one, corresponding, of the row electrode conductors, a metal drain electrode (25) formed directly on the first substrate and connected to one, corresponding, of the matrix element electrodes, a semiconductor layer (24) formed on the first substrate to extend between, and overlap corresponding metal electrodes of source and drain adjacent one of the other, a gate insulating film (22) formed so as to cover the corresponding semiconductor layer and a gate electrode (5) formed on the corresponding gate insulating film and connected to conductors column electrodes (9) extending perpendicular to said row electrode conductors, characterized in that said gate insulation films are in the form of continuous film extending over substantially e completely the display area for covering the semiconductor layers and the matrix element electrodes, in that each of the grid electrodes is a transparent electrode of width substantially equal to the interval separating the opposite edges of source electrodes and corresponding drain and in that the gate electrode extends above this interval in the axis thereof. 7. Afficheur à cristaux liquides en matrice de points selon la revendication 6, caractérisé en ce que chacune des électrodes d'élément matriciel est composé d'un jeu d'électrodes d'élément de couleur distinct, en ce que les transistors à pellicule mince de pilotage d'élément sont affectés et reliés chacun auxdites électrodes d'élément de couleur et en ce qu'il est prévu des filtres colorés de couleurs différentes formés sur ladite pellicule d'isolement de grilles en regard, respectivement, des électrodes d'élément de couleur de chaque jeu. 7. Dot matrix liquid crystal display according to claim 6, characterized in that each of the matrix element electrodes is composed of a set of separate color element electrodes, in that the thin film transistors element control are assigned and each connected to said color element electrodes and in that there are provided colored filters of different colors formed on said grid isolation film opposite, respectively, element electrodes of each game's color. 8. Afficheur à cristaux liquides en matrice de points selon la revendication 6, caractérisé en ce chacune des électrodes d'élément matriciel est composée d'un jeu d'électrodes d'élément de couleur distinct, en ce que les transistors à pellicule mince de pilotage d'élément sont affectés et reliés chacun auxdites électrodes d'élément de couleur et en ce qu'il est prévu des filtres colorés de couleurs différentes formés sur ladite électrode commune en regard, respectivement, desdites électrodes d'élément de couleur de chaque jeu. 8. dot matrix liquid crystal display according to claim 6, characterized in that each of the matrix element electrodes is composed of a set of separate color element electrodes, in that the thin film transistors of element control are assigned and each connected to said color element electrodes and in that there are provided colored filters of different colors formed on said common electrode opposite, respectively, said color element electrodes of each set . 9. Afficheur à cristaux liquides en matrice de points selon la revendication 6, 7 ou 8, caractérisé en ce qu'il est prévu un montage de circuit de pilotage intégré (26, 29, 32) formé sur une partie marginale du premier substrat à l'extérieur dudit cristal liquide disposé de façon étanche et comprenant des transistors à pellicule mince ayant la même structure que lesdits transistors à pellicule mince de pilotage d'élément et formés simultanément avec eux, pour exciter sélectivement lesdits transistors à pellicule mince de pilotage d'élément. 9. dot matrix liquid crystal display according to claim 6, 7 or 8, characterized in that an integrated pilot circuit assembly (26, 29, 32) is provided formed on a marginal part of the first substrate to the exterior of said liquid crystal arranged in a sealed manner and comprising thin film transistors having the same structure as said element driving thin film transistors and formed simultaneously with them, for selectively energizing said thin film driving transistors element. 10. Afficheur à cristaux liquides en matrice de points selon la revendication 6, 7 ou 8, caractérisé en ce que lesdits conducteurs d'électrodes de colonne reliés à des électrodes de grille respectives sont formés de façon à s'étendre sur ladite pellicule d'isolation de grilles.  10. Dot matrix liquid crystal display according to claim 6, 7 or 8, characterized in that said column electrode conductors connected to respective grid electrodes are formed so as to extend over said film of grid insulation.
FR8703737A 1982-07-12 1987-03-18 METHOD FOR MANUFACTURING LIQUID CRYSTAL DISPLAY OF DOT MATRIX AND DISPLAY THUS MANUFACTURED Expired FR2594580B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR8703737A FR2594580B1 (en) 1982-07-12 1987-03-18 METHOD FOR MANUFACTURING LIQUID CRYSTAL DISPLAY OF DOT MATRIX AND DISPLAY THUS MANUFACTURED

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP57120808A JPS5910988A (en) 1982-07-12 1982-07-12 Color liquid crystal display
FR8703737A FR2594580B1 (en) 1982-07-12 1987-03-18 METHOD FOR MANUFACTURING LIQUID CRYSTAL DISPLAY OF DOT MATRIX AND DISPLAY THUS MANUFACTURED

Publications (2)

Publication Number Publication Date
FR2594580A1 true FR2594580A1 (en) 1987-08-21
FR2594580B1 FR2594580B1 (en) 1988-11-04

Family

ID=26225850

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8703737A Expired FR2594580B1 (en) 1982-07-12 1987-03-18 METHOD FOR MANUFACTURING LIQUID CRYSTAL DISPLAY OF DOT MATRIX AND DISPLAY THUS MANUFACTURED

Country Status (1)

Country Link
FR (1) FR2594580B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0444621A2 (en) * 1990-02-27 1991-09-04 Casio Computer Company Limited Liquid crystal display device having a driving circuit
FR2670937A1 (en) * 1990-12-20 1992-06-26 Thomson Lcd MATRIX ELECTROOPTIC SCREEN WITH ACTIVE CONTROL WITH INTEGRATED TEST SYSTEM.
EP0617309A1 (en) * 1988-05-17 1994-09-28 Seiko Epson Corporation Active matrix panel

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3840695A (en) * 1972-10-10 1974-10-08 Westinghouse Electric Corp Liquid crystal image display panel with integrated addressing circuitry
US4110662A (en) * 1976-06-14 1978-08-29 Westinghouse Electric Corp. Thin-film analog video scan and driver circuit for solid state displays

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3840695A (en) * 1972-10-10 1974-10-08 Westinghouse Electric Corp Liquid crystal image display panel with integrated addressing circuitry
US4110662A (en) * 1976-06-14 1978-08-29 Westinghouse Electric Corp. Thin-film analog video scan and driver circuit for solid state displays

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1982 SID INTERNATIONAL SYMPOSIUM, DIGEST OF TECHNICAL PAPERS, mai 1982, pages 44-45, Coral Gables, US; M. LECONTELLEC et al.: "Amorphous and polycrystalline silicon TFT for addressing display devices" *
ELECTRONICS INTERNATIONAL, vol. 55, no. 10, 19 mai 1982, pages 94-95, New York, US; R.T. GALLAGHER: "Amorphous silicon enlarges LCDs" *

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5648685A (en) * 1988-05-17 1997-07-15 Seiko Epson Corporation Active matrix assembly with lines of equal resistance
EP0617309A1 (en) * 1988-05-17 1994-09-28 Seiko Epson Corporation Active matrix panel
US6486497B2 (en) 1988-05-17 2002-11-26 Seiko Epson Corporation Liquid crystal device, projection type display device and driving circuit
US5904511A (en) * 1988-05-17 1999-05-18 Seiko Epson Corporation Method of forming a liquid crystal device
US5656826A (en) * 1988-05-17 1997-08-12 Seiko Epson Corporation Liquid crystal device with thick passivation layer over driver region
US5583347A (en) * 1988-05-17 1996-12-10 Seiko Epson Corporation Liquid crystal device
US5591990A (en) * 1988-05-17 1997-01-07 Seiko Epson Corporation Active matrix assembly
US5677212A (en) * 1988-05-17 1997-10-14 Seiko Epson Corporation Method of forming a liquid crystal device
US5811837A (en) * 1988-05-17 1998-09-22 Seiko Epson Corporation Liquid crystal device with unit cell pitch twice the picture element pitch
US5780872A (en) * 1988-05-17 1998-07-14 Seiko Epson Corporation Liquid crystal device, projection type color display device and driving circuit
US5616936A (en) * 1988-05-17 1997-04-01 Seiko Epson Corporation Active matrix assembly with signal line crossing to equalize stray capacitance
US5714771A (en) * 1988-05-17 1998-02-03 Seiko Epson Corporation Projection type color display device, liquid crystal device, active matrix assembly and electric view finder
US5754158A (en) * 1988-05-17 1998-05-19 Seiko Epson Corporation Liquid crystal device
EP0444621A3 (en) * 1990-02-27 1992-05-06 Casio Computer Company Limited Liquid crystal display device having a driving circuit
EP0444621A2 (en) * 1990-02-27 1991-09-04 Casio Computer Company Limited Liquid crystal display device having a driving circuit
FR2670937A1 (en) * 1990-12-20 1992-06-26 Thomson Lcd MATRIX ELECTROOPTIC SCREEN WITH ACTIVE CONTROL WITH INTEGRATED TEST SYSTEM.
WO1992011560A1 (en) * 1990-12-20 1992-07-09 Thomson-Lcd Active control matrix electrooptical screen comprising a built-in test system

Also Published As

Publication number Publication date
FR2594580B1 (en) 1988-11-04

Similar Documents

Publication Publication Date Title
FR2530057A1 (en) Dot matrix liquid crystal display
EP0524067B1 (en) High definition active matrix liquid crystal screen
US4770498A (en) Dot-matrix liquid crystal display
FR2542893A1 (en) VISUALIZATION SCREEN IN SMOTIC LIQUID CRYSTAL COLORS
FR2768239A1 (en) LIQUID CRYSTAL DISPLAY AND METHOD OF MANUFACTURING SAME
EP0203005A1 (en) Tricolour electroluminescent matrix screen and method for its manufacture
WO1985004732A1 (en) Liquid crystal display element and a method of producing the same
EP0267824A1 (en) Transistor-driven electro-optical visualization screen, and method of manufacturing it
FR2585863A1 (en) METHOD AND STRUCTURE FOR THIN FILM ADDRESSED LIQUID CRYSTAL VISUALIZATION DEVICES AND THIN FILM TRANSISTORS.
FR2899982A1 (en) NETWORK SUBSTRATE, METHOD FOR MANUFACTURING SAME, AND LIQUID CRYSTAL DISPLAY DEVICE COMPRISING THE SAME
FR2895805A1 (en) Thin film transistor array substrate for LCDs of any modes, e.g. twisted nematic mode, comprises pixel electrodes on pixel regions adjacent the drain electrode, and transparent electrode patterns located adjacent one of data lines
EP0197991B1 (en) Method for producing electronic circuits based on thin layers transistors and capacitors
JP2005148756A (en) Thin film diode displaying plate and liquid crystal display device including the same
EP0564337B1 (en) Display screen with optical mask and procedure for realization of this screen
FR2594580A1 (en) Method of manufacturing a dot matrix liquid crystal display and display thus manufactured
JPH04317027A (en) Multicolor display device
EP1567911A1 (en) Active matrix structure for display screen and screen comprising one such matrix
EP0368733B1 (en) Manufacturing process for a display device incorporating a transistor matrix array provided with a light shielding mask
EP0842538B1 (en) Method for making a flat screen active matrix
FR2732781A1 (en) METHOD FOR MANUFACTURING TFT ACTIVE MATRIX FOR PROJECTION SYSTEM SCREEN
EP0755572B1 (en) Liquid crystal screen with an active matrix
FR2532116A1 (en) THIN FILM TRANSISTOR AND LIQUID CRYSTAL DISPLAY DEVICE USING THE TRANSISTOR
JPS6052057A (en) Insulated gate field-effect type thin film transistor
FR2733342A1 (en) Active matrix LCD screen panel prodn.
JPH0327022A (en) Production of thin-film diode

Legal Events

Date Code Title Description
CD Change of name or company name
TP Transmission of property
TP Transmission of property
CD Change of name or company name
ST Notification of lapse