FR2591830A1

FR2591830A1 - Circuit for the digital processing of multiphase pulse sequences from a pulse generator

Info

Publication number: FR2591830A1
Application number: FR8615221A
Authority: FR
Inventors: Johann Paul; Adolf Schendl
Original assignee: Simmering Graz Pauker AG
Current assignee: Simmering Graz Pauker AG
Priority date: 1985-11-07
Filing date: 1986-10-31
Publication date: 1987-06-19
Anticipated expiration: 2006-10-31
Also published as: IT8622250A0; FR2591830B1; ATA321585A; DE3636000A1; IT1197961B; DE3636000C2; AT383444B

Abstract

Circuit for the digital processing of multiphase pulse sequences from a pulse generator 1 in particular from incremental generators, from angular coding discs or the like, including a counter 8 for counting up and counting down multiphase pulse series, a pulse preparation circuit 6 possibly being connected upstream of the counter, characterised in that the output of a pulse convertor 7, whose input is connected to the output of the pulse generator 1 or of the possible pulse preparation circuit 6, is linked to the input of the counter 8, the pulse converter 7 allowing out certain pulses from those dispatched 1, 2 or advancing or retarding the edges of these pulses depending on the direction of counting, in such a way that the pulse converter 7 scales down the pulses dispatched in a scaledown ratio other than an integer.

Description

La présente invention a pour objet un circuit pour le traitement numérique de séries d'impulsions à phases multiples d'un générateur d'impulsions, notamment de générateurs incrémentiels, de disques de codage angulaires ou similaires, comportant un compteur pour le comptage positif appelé dans la technique comptage et comptage à rebours appelé décomptage des suites d'impulsions à phases multiples, un circuit de préparation d'impulsions étant éventuellement raccordé en amont du compteur. The present invention relates to a circuit for the digital processing of series of pulses with multiple phases of a pulse generator, in particular of incremental generators, of angular coding discs or the like, comprising a counter for positive counting called in the counting and counting down technique known as counting of multiple-phase pulse sequences, a pulse preparation circuit possibly being connected upstream of the counter.

Pour enregistrer l'angle de rotation d'axes tournants, on a recours à des générateurs d'impulsions tels que des générateurs incrémentiels, des disques de codage angulaires, etc. qui sont couplés le plus souvent directement à l'arbre d'un moteur d'entraînement. Le mouvement de rotation du moteur peut être converti en un mouvement linéaire, par exemple au moyen de la combinaison d'une broche filetée et d'un écrou, d'un barbotin et d'une chaîne, d'une roue et d'un câble ou d'une roue dentée et d'une crémaillère, ce qui permet de mesurer indirectement une longueur ou un parcours sous une forme numérique. Dans la plupart des cas, il est prévu un démultiplicateur à roues dentées entre les éléments cités et le moteur d'entraînement.Les suites d'impulsions à phases multiples fournies par le générateur d'impulsions doivent être converties en un nombre naturel en tenant compte de la .démultiplication mécanique qui dans la mesure du possible doit etre proportionnelle à la longueur ou au parcours à déterminer. En d'autres termes, le nombre d'impulsions par tour fournies par le générateur d'impulsions, soit par exemple 1024, devrait, dans un cas idéal, correspondre à une longueur par exemple de 1024 mm. Ce cas idéal ne peut toutefois pas être atteint dans la pratique puisque, si l'on utilise des roues dentées, le facteur 1r , déterminé par le module ou la division de la roue dentée, se retrouve dans le résultat de la conversion.Le comptage et l'exploitation des impulsions devant s'effectuer en temps réel, il est impossible de recourir à un calculateur pour éliminer le facteur Fr le temps de calcul étant trop long. On a également tenté de disposer un engrenage entre l'arbre du moteur d'entraînement et l'arbre du générateur d'impulsions afin d'éliminer le facteur sur . Cette solution n'est pas non plus satisfaisante car le jeu de l'engrenage réduit la précision, la masse supplémentaire accroit le couple d'inertie et finalement on ne peut obtenir qu'une approximation. To record the rotation angle of rotary axes, pulse generators such as incremental generators, angular coding discs, etc. are used. which are most often directly coupled to the shaft of a drive motor. The rotational movement of the motor can be converted into a linear movement, for example by means of the combination of a threaded spindle and a nut, a gypsy and a chain, a wheel and a cable or a gear and a rack, which allows to measure indirectly a length or a path in a digital form. In most cases, a gear reduction is provided between the cited elements and the drive motor. The multiphase pulse sequences supplied by the pulse generator must be converted into a natural number taking into account mechanical reduction, which as far as possible must be proportional to the length or the route to be determined. In other words, the number of pulses per revolution supplied by the pulse generator, for example 1024, should, in an ideal case, correspond to a length for example of 1024 mm. This ideal case cannot, however, be achieved in practice since, if one uses toothed wheels, the factor 1r, determined by the module or the division of the toothed wheel, is found in the result of the conversion. and the operation of the pulses must be carried out in real time, it is impossible to use a computer to eliminate the factor Fr since the calculation time is too long. An attempt has also been made to arrange a gear between the shaft of the drive motor and the shaft of the pulse generator in order to eliminate the factor on. This solution is not satisfactory either because the play of the gear reduces the precision, the additional mass increases the torque of inertia and finally one can only obtain an approximation.

L'emploi de diviseurs de fréquence à bascules est impossible car ceux-ci ne permettent d'obtenir qu'un rapport de démultiplication entier. The use of frequency dividers with rockers is impossible because these only allow to obtain a whole reduction ratio.

La présente invention a pour but de réaliser un circuit pour le traitement de suites d'impulsions à phases multiples fournies par le générateur d'impulsions de telle sorte que les suites d'impulsions envoyées au compteur soient démultipliées aveC la plus grande précision possible, afin de représenter un nombre naturel correspondant à la longueur à mesurer, conformément au rapport de démultiplication de l'engrenage ou au module de la roue dentée engrenant dans une crémaillère. The object of the present invention is to provide a circuit for processing multiple-phase pulse sequences supplied by the pulse generator so that the pulse sequences sent to the counter are multiplied with the greatest possible precision, in order to to represent a natural number corresponding to the length to be measured, in accordance with the gear reduction ratio or with the module of the toothed wheel meshing in a rack.

Ce but est atteint avec un circuit du type précité en ce qu'à l'entrée du compteur est raccordée la sortie d'un convertisseur d'impulsions dont l'entrée est reliée à la sortie du générateur d'impulsions ou du circuit de préparation d'impulsions éventuel, le convertisseur d'impulsions laissant sortir certaines impulsions parmi celles envoyées, ou avançant ou retardant les flancs de ces impulsions selon le sens de comptage, de manière que le convertisseur d'impulsions démultiplie les impulsions envoyées selon un rapport de démultiplication autre qu'un nombre entier. This object is achieved with a circuit of the aforementioned type in that the output of a pulse converter is connected to the input of the counter, the input of which is connected to the output of the pulse generator or of the preparation circuit. of pulses if necessary, the pulse converter letting out certain pulses from those sent, or advancing or delaying the sides of these pulses according to the counting direction, so that the pulse converter multiplies the pulses sent according to a reduction ratio other than a whole number.

Diverses autres caractéristicues de l'invention ressortent d'ailleurs de la description détaille c-~i suit. Deux modes de réalisation de l'invention sont représentés à titre d'exemple non limitatif aux des..s annexés. Various other characteristics of the invention will moreover emerge from the detailed description c- ~ i follows. Two embodiments of the invention are shown by way of non-limiting example in the appended drawings.

La figure 1 est un schéira fonctionnel du circuit suivant l'invention;
La figure 2 est un schéma fonctionnel d'un premier mode de réalisation d'un convertisseur d'impulsions selon l'invention;
La figure 3 est un schéma fonctionnel d'un deuxième mode de réalisation d'un convertisseur d'impulsions suivant l'invention;
La figure Ç est un circuit logique et différen- ciateur utilisé par exemple selon la figure 2;
La figure 5 est un circuit logique et différenciateur utilise par exemple selon la figure 3;
Les figures 6A à 6H sont des diagrammes de courbes illustrant les circuits des figures 2 et 4,
Les figures 7A à 71 sont des diagrammes de courbes illustrant les circuits des figures 3 et 5, et
La figure 8 est un diagramme d'erreur.Figure 1 is a functional diagram of the circuit according to the invention;
Figure 2 is a block diagram of a first embodiment of a pulse converter according to the invention;
Figure 3 is a block diagram of a second embodiment of a pulse converter according to the invention;
FIG. Ç is a logic and differentiator circuit used for example according to FIG. 2;
Figure 5 is a logic circuit and differentiator used for example according to Figure 3;
FIGS. 6A to 6H are diagrams of curves illustrating the circuits of FIGS. 2 and 4,
FIGS. 7A to 71 are diagrams of curves illustrating the circuits of FIGS. 3 and 5, and
Figure 8 is an error diagram.

A la figure 1, la référence 1 désigne un générateur d'impulsions, par exemple un générateur incrémentiel fournissant des suites d'impulsions déphasées de got, sous la forme de bits. Le générateur d'impulsions 1 est directerent relié à l'arbre primaire d'un moteur 2 oi2i par l'intermédiaire d'un engrenage 4 entraine une rcce dentée 5 oui engrène dans une cremaillere .Les impulsions du générateur d'impulsions 1 sont acheminées le cas échéant vers un circuit de préparation d'inpulsions 6 dans leouel l'amplitude, la forme des courbes, etc. des impulsions sont modifiées de la façon souhaitée. Les impulsions l' 2 fournies par le circuit de préparation d'impulsions sont envoyées vers un convertisseur d'impulsions 7 qui délivre certaines impulsions ou décale les flancs des impulsions des suites d'impulsions, comme expliqué plus bas. Les impulsions '1 '2 ainsi démultipliées vont de la sortie du convertisseur d'impulsions 7 à un compteur 8 dans lequel s'effectue un comptage et un décomptage suivant le sens de rotation du générateur incrémentiel 1.In FIG. 1, the reference 1 designates a pulse generator, for example an incremental generator providing sequences of out-of-phase pulses of got, in the form of bits. The pulse generator 1 is directly connected to the primary shaft of a motor 2 oi2i by means of a gear 4 causes a toothed rcce 5 yes engages in a rack. The pulses of the pulse generator 1 are routed if necessary, to an impulse preparation circuit 6 in which the amplitude, the shape of the curves, etc. pulses are changed as desired. The pulses 1 '2 supplied by the pulse preparation circuit are sent to a pulse converter 7 which delivers certain pulses or shifts the edges of the pulses from the pulse sequences, as explained below. The pulses '1' 2 thus multiplied go from the output of the pulse converter 7 to a counter 8 in which counting and counting down takes place according to the direction of rotation of the incremental generator 1.

La figure 2 montre un premier exemple de réalisation d'un convertisseur d'impulsions 7. Les impulsions 01,0 2 éventuellement préparées sont. envoyées à un circuit logique et différenciateur 9 qui, pour des flancs prédéterminés des impulsions 1 02, produit des impulsions différenciées, positives qui sont envoyées aux entrées positives/d rebours V,R d'un compteur/décompteur 10. La sortie du compteur 10 est reliée par une ligne multiple 11 aux entrées d'adresses d'une mémoire 12 à valeur fixe qui est une mémoire E-PRON. Les données mémorisées sous les différentes adresses sont utilisées d'une part pour commander un circuit de porte 13 par une ligne de commandes 14, et d'autre part pour certaines adresses, renvoyées au compteur/décompteur 10 par une ligne multiple 15, afin de remettre à "zéro" le compteur lorsqu'une valeur maximale définie est atteinte, ou de le placer sur la valeur de comptage maximale lorsque la valeur "zéro" est atteinte, l'entrée de chargement L du compteur 10 étant en même temps commandée par une ligne de commande 16. Le circuit de porte 13 reçoit les impulsions 01, 02, qui passent ou non sous la forme d'impulsions birr 0/2', suivant les données figurant à l'adresse considérée de la mémoire 12, comme expliqué plus bas, en référence aux figures 2, 4 et 6A à 6H. FIG. 2 shows a first exemplary embodiment of a pulse converter 7. The pulses 01.0 2 possibly prepared are. sent to a logic and differentiator circuit 9 which, for predetermined edges of the pulses 1 02, produces differentiated, positive pulses which are sent to the positive / d countdown inputs V, R of a counter / down counter 10. The output of the counter 10 is connected by a multiple line 11 to the address inputs of a memory 12 with a fixed value which is an E-PRON memory. The data stored under the different addresses is used on the one hand to control a door circuit 13 by a command line 14, and on the other hand for certain addresses, returned to the up / down counter 10 by a multiple line 15, in order to reset the counter to "zero" when a defined maximum value is reached, or set it to the maximum count value when the "zero" value is reached, the loading input L of counter 10 being simultaneously controlled by a control line 16. The gate circuit 13 receives the pulses 01, 02, which pass or not in the form of pulses birr 0/2 ', according to the data appearing at the considered address of the memory 12, as explained below, with reference to Figures 2, 4 and 6A to 6H.

Le circuit logique et différenciateur de la figure 4 a pour fonction de produire une impulsion par exemple positive, différenciée pour les flancs positifs et négatifs de l'impulsion Bi, et ce en fonction- de la succession des phases, c'est-à-dire du sens de rotation du générateur incrémentiel 1. Si les impulsions SS1 précèdent les impulsions )K2, ceci correspond au sens positif et une sortie ne délivre que des impulsions différenciées, positives ZV (figures 6A à 6C). De même, lorsque le sens de rotation du générateur incrémentiel 1 est inversé, l'autre sortie ne délivre que des impulsions
ZR différenciées, positives (figure 6D).A cet effet, le circuit logique et différenciateur 9 comporte deux opérateurs ET 17, 18 avec sortie V et R, l'impulsion ss2 étant dans chaque cas envoyée vers une entrée des opérateurs T 17, 18 par un inverseur 19, tandis qu'à l'autre entrée de l'opérateur ET 17 est envoyée une impulsion Jai, acheminée par un tampon 20 et un différenciateur 21t cette impulsion /1 est également envoyée par l'intermédiaire d'un inverseur 22 et d'un différenciateur 23 à l'autre entrée de l'opérateur ET 18.The logic and differentiator circuit of FIG. 4 has the function of producing a positive pulse, for example, differentiated for the positive and negative flanks of the pulse Bi, and this as a function of the succession of the phases, that is to say say the direction of rotation of the incremental generator 1. If the pulses SS1 precede the pulses) K2, this corresponds to the positive direction and an output delivers only differentiated, positive pulses ZV (FIGS. 6A to 6C). Likewise, when the direction of rotation of the incremental generator 1 is reversed, the other output delivers only pulses
Differentiated, positive ZR (FIG. 6D). To this end, the logic and differentiator circuit 9 comprises two AND operators 17, 18 with output V and R, the pulse ss2 being in each case sent to an input of operators T 17, 18 by an inverter 19, while to the other input of the operator AND 17 is sent a Jai pulse, conveyed by a buffer 20 and a differentiator 21t this pulse / 1 is also sent via an inverter 22 and of a differentiator 23 at the other input of the operator AND 18.

Par exemple, dans les diagrammes des figures 6A à 6H correspondant à la figure 2, X désigne l'emplacement du changement de sens de rotation, ou le passage du comptage au décomptage. Dans l'exemple représenté, ce passage s'effectue après la cinquième impulsion ZV. La position du compteur représentée à la figure 6E change de même.For example, in the diagrams of FIGS. 6A to 6H corresponding to FIG. 2, X denotes the location of the change of direction of rotation, or the passage from counting to counting down. In the example shown, this passage takes place after the fifth pulse ZV. The position of the counter shown in FIG. 6E also changes.

Lorsque le compteur indique "3" un "zéro" logique est enregistré sous l'adresse correspondante de la mémoire 12, ce "zéro" bloquant sous forme de signal de porte S, le circuit de porte 13 par la ligne de commande 14, de sorte que les impulsions 01, 02 ne sortent pas sous la forme d'impulsions 01', 2' pendant la durée de la position 3 du compteur (figures 6E à 6H). En d'autres termes, seulement quatre impulsions 01', i2' passent dans le résultat au lieu de cinq impulsions 01, 02.De même, pour les adresses- supérieures de la mémoire 12, des "zéros" logiques sont également mémorisés, ce qui fait que l'on obtient un rapport de démultiplication souhaitée. S'il est requis par exemple un rapport de démultiplication de 1250/1197 (c'est-à-dire que sur 1250 impulsions, 1197 seulement doivent passer), une mémorisation des "zéros" logiques se produit tout d'abord pour la position de compteurs "12" puis toutes les 24 impulsions. I1 en résulte le diagramme d'erreur représenté à la figure 8 selon la courbe a, en fonction de la position N du compteur avec passages de zéros pour les positions "12" et "36", etc., pour lesquelles la sortie des impulsions a lieu.When the counter indicates "3" a logic "zero" is recorded under the corresponding address of memory 12, this "zero" blocking, in the form of gate signal S, the gate circuit 13 by the control line 14, of so that the pulses 01, 02 do not come out in the form of pulses 01 ', 2' for the duration of position 3 of the counter (FIGS. 6E to 6H). In other words, only four pulses 01 ', i2' pass through the result instead of five pulses 01, 02. Similarly, for the higher addresses of memory 12, logical "zeros" are also memorized, this which results in a desired gear ratio. If, for example, a reduction ratio of 1250/1197 is required (that is to say that out of 1250 pulses, only 1197 must pass), a memorization of logical "zeros" occurs first for the position counters "12" then every 24 pulses. This results in the error diagram shown in FIG. 8 along curve a, as a function of the position N of the counter with zero passages for positions "12" and "36", etc., for which the pulse output takes place.

Dans le deuxième mode de réalisation d'un convertisseur d'impulsions 7H selon la figure 3, les impulsions y1 2 éventuellement préparées sont envoyées à un circuit logique et différenciateur 9' qui produit, pour des flancs déterminés des impulsions l' ss2 produit des impulsions différenciées positives, qui sont envoyées aux entrées V, R du compteur/décompteur 10, comme pour la figure 2. Le compteur 10 est à nouveau relié à la mémoire 12 par des lignes multiples 11, 15 et par une ligne de commande 16. In the second embodiment of a pulse converter 7H according to FIG. 3, the pulses y1 2 possibly prepared are sent to a logic and differentiator circuit 9 'which produces, for determined flanks of the pulses the ss2 produces pulses positive differentiated, which are sent to the inputs V, R of the up / down counter 10, as for FIG. 2. The counter 10 is again connected to the memory 12 by multiple lines 11, 15 and by a command line 16.

La coopération du compteur 10 et de la mémoire 12 s'effectue comme dans l'exemple de la figure 2. Les données enregistrées sous les différentes adresses contiennent toutefois des informations supplémentaires permettant la génération d'impulsions l" ss2 démultipliées qui peuvent être lues directement dans la mémoire 12. The cooperation of the counter 10 and of the memory 12 takes place as in the example of FIG. 2. The data recorded under the different addresses however contains additional information allowing the generation of multiplied pulses l "ss2 which can be read directly in memory 12.

Le circuit logique et différenciateur 9' selon la figure 5 a pour objet de produire une impulsion différenciée, positive, pour chaque flanc des impulsions et et 2 et ce, également en fonction de la succession des phases1 c'est-à-dire du sens de rotation du générateur incrémentiel 1. Dans le cas représenté d'un système à deux phases, il est donc produit quatre impulsions différenciées, positives à l'intérieur d'une période T (figures 7A, 7C). Si les impulsions 1 précèdent les impul-sions 2 ceci correspond au sens positif de comptage et seules sont délivrées des impulsions différenciées, positives ZV à l'une des sorties (figures 7A à 7C).De même, lorsque le sens de rotation du générateur incrémentiel 1 est inversé, seules des impulsions ZR différenciées positives sont délivrées à l'autre sortié (figure 7D). Pour produire les quatre impulsions ZV ZR positives, différencées par période T, le circuit logique et différentiel 9' comporte à la sortie deux opérateurs OU 24, 25, les quatre entrées des opérateurs OU 24, 25 étant reliées chacune à la sortie de chacun des quatre opérateurs ET 26 à 29 ou 30 à 33. Les impulsions 01, 02 sont acheminées par une mémoire 34, 35 et chacune par un inverseur 36, 37 jusqu'aux entrées correspondantes des opérateurs ET 26 à 29 ou 30 à 33. La sortie du tampon 34 est reliée à une entrée des opérateurs ET 27 et 33, ainsi que par des différenciateurs 38 et 39 à une entrée des opérateurs ET 26 et 30. La sortie de l'inverseur 36 est reliée par une entrée des opérateurs ET 29 et 31, ainsi que par des différenciateurs 40 et 41 à une entrée des opérateurs ET 28 et 32. La sortie de la mémoire 35 est reliée à l'autre entrée des opérateurs ET 28 et 30, ainsi que par des différenciateurs 42 et 43 à l'autre entrée des opérateurs
ET 27 et 31. La sortie de l'inverseur 37 est reliée à l'autre entrée des opérateurs ET 26 et 32, ainsi que par des différenciateurs 44 et 45 à l'autre entrée des opérateurs ET 29 et 33. Par exemple dans les diagrammes des figures 7A à 7J correspondant à la figure 3, X désigne l'emplacement du changement de sens de rotation, ou le passage du comptage au décomptage. Dans l'exemple représenté, ce passage se produit après la dix-septième impulsion ZV. De même,. la position du compteur représentée à la figure 7E change.Les impulsions 01' et 02' démultipliées représentées aux figures 7F et 7G, représentent une première possibilité de décalage de leurs flancs par rapport aux impulsions /1 et i2 des figures 7A et 7B. Le décalage des flancs peut se produire dans chaque cas au moment de l'apparition des impulsions différenciées ZV ou ZR, c'est-à-dire pour T/4, T/2, 3T/4.The purpose of the logic and differentiator circuit 9 ′ according to FIG. 5 is to produce a differentiated, positive pulse, for each flank of the pulses and and 2, also as a function of the succession of phases1, that is to say of the direction of rotation of the incremental generator 1. In the illustrated case of a two-phase system, four differentiated, positive pulses are therefore produced within a period T (FIGS. 7A, 7C). If pulses 1 precede pulses 2 this corresponds to the positive counting direction and only differentiated, positive pulses ZV are delivered to one of the outputs (FIGS. 7A to 7C). Similarly, when the direction of rotation of the generator incremental 1 is inverted, only positive differentiated ZR pulses are delivered to the other output (FIG. 7D). To produce the four positive ZV ZR pulses, differentiated by period T, the logic and differential circuit 9 'comprises at the output two OR operators 24, 25, the four inputs of the OR operators 24, 25 being each connected to the output of each of the four AND operators 26 to 29 or 30 to 33. The pulses 01, 02 are routed by a memory 34, 35 and each by an inverter 36, 37 to the corresponding inputs of the AND operators 26 to 29 or 30 to 33. The output buffer 34 is connected to an input of the AND operators 27 and 33, as well as by differentiators 38 and 39 to an input of the AND operators 26 and 30. The output of the inverter 36 is connected by an input of the AND operators 29 and 31, as well as by differentiators 40 and 41 to an input of AND operators 28 and 32. The output of memory 35 is connected to the other input of AND operators 28 and 30, as well as by differentiators 42 and 43 to l other operator input
AND 27 and 31. The output of the inverter 37 is connected to the other input of the operators AND 26 and 32, as well as by differentiators 44 and 45 to the other input of the operators AND 29 and 33. For example in the diagrams of FIGS. 7A to 7J corresponding to FIG. 3, X denotes the location of the change of direction of rotation, or the passage from counting to counting down. In the example shown, this passage occurs after the seventeenth pulse ZV. Likewise ,. the position of the counter shown in FIG. 7E changes. The multiplied pulses 01 ′ and 02 ′ shown in FIGS. 7F and 7G represent a first possibility of shifting their sides with respect to the pulses / 1 and i2 in FIGS. 7A and 7B. The sidewall offset can occur in each case at the time of the appearance of the differentiated pulses ZV or ZR, that is to say for T / 4, T / 2, 3T / 4.

Dans l'exemple représenté, un décalage de T/4 du flanc de l'impulsion < 1' se produit au moment du passage de la position "9" à la position "10" du compteur, ou du flanc de l'impulsion 02' au moment du passage de la position "10" à la position "11" du compteur, etc. I1 se produit ainsi un allongement de la pause entre deux impulsions 0,1' ou 02'1 successives. Cet allongement peut se répéter à des intervalles déterminés, de sorte que dans l'ensemble moins d'impulsions ', 2' se produisent que d'impulsions , 2. Cette première variante de la démultiplication d'impulsions convient à de petits rapports de démultiplication, par exemple de 1003/1000.In the example shown, an offset of T / 4 from the edge of the pulse <1 'occurs when passing from position "9" to position "10" of the counter, or from the edge of pulse 02 'when switching from position "10" to position "11" of the counter, etc. There is thus an extension of the pause between two successive 0.1 'or 02'1 pulses. This lengthening can be repeated at determined intervals, so that overall fewer pulses ', 2' occur than pulses, 2. This first variant of the pulse reduction is suitable for small reduction ratios , for example from 1003/1000.

Pour des rapports de démultiplication plus importants, par exemple de 1665/1000, il convient de décaler les flancs des impulsions 2' selon une deuxième variante correspondant aux figures 7H et 7J, qui permet d'élargir ou d'allonger les largeurs d'impulsions et les pauses entre deux impulsions 01', 02' indépendamment les unes des autres. Cet allongement peut à nouveau se répéter à des intervalles déterminés. For larger gear ratios, for example of 1665/1000, it is necessary to offset the sides of the pulses 2 ′ according to a second variant corresponding to FIGS. 7H and 7J, which makes it possible to widen or lengthen the widths of pulses and the pauses between two pulses 01 ', 02' independently of each other. This elongation can again be repeated at determined intervals.

L'erreur apparaissant pour les deux variantes selon les figures 7F, 7G et 7H, 7J est représentée en lignes pointillées à la figure 7 sous la forme de la courbe b, l'erreur maximale de la courbe b étant inférieure du facteur quatre à celle de la courbe a. La programmation de la mémoire 12, ou le choix des emplacements où l'on doit procéder à un allongement, est faite avantageusement de manière que les impulsions # Jd2' résultantes apparaissent aussi près que possible des emplacements qui résulteraient d'une démultiplication idéale. The error appearing for the two variants according to FIGS. 7F, 7G and 7H, 7J is represented in dotted lines in FIG. 7 in the form of curve b, the maximum error of curve b being four times less than that of curve a. The programming of the memory 12, or the choice of the locations where an extension must be carried out, is advantageously done so that the resulting pulses # Jd2 ′ appear as close as possible to the locations that would result from an ideal reduction.

Claims

1. Circuit for the digital processing of series of pulses with multiple phases of a pulse generator (1), in particular of incremental generators, of angular coding discs or the like, comprising a counter (8) for counting and counting down of multiple-phase pulse sequences, a pulse preparation circuit (6) possibly being connected upstream of the counter, characterized in that at the input of the counter (8) is connected the output of a converter pulse (7) whose input is connected to the output of the pulse generator (1) or the pulse preparation circuit (6) if necessary, the pulse converter (7) letting out certain pulses among those sent (lr 2) Or advancing or delaying the sides of these pulses according to the counting direction, so that the pulse converter (7) multiplies the pulses sent according to a reduction ratio other than an integer.

2. Circuit according to claim 1, characterized in that the output of the pulse generator (1) or of the possible pulse preparation circuit (6) is connected to the input of a logic and differentiator circuit ( 9) for the differentiation of the sides of the pulses sent 1), in that the output of the logic and differentiator circuit (9) is connected to the input of an up / down counter (10) whose counting output is connected by a multiple line (11) at the address input of a memory (12) whose data output is connected by a control line (14) to the control input of a door circuit (13 ) at the input of which the series of pulses with multiple phases are sent (8/1, 2) so that at the output of the gate circuit (13) appear the multiplied pulses (01, 02) (figure 2 ).

3. Circuit according to claim 1, characterized in that the output of the pulse generator (1) or of the possible pulse preparation circuit (6) is connected to the input of a logic and differentiator circuit ( 9 ') for the differentiation of the sides of the pulses sent (01, 02), in that the output of the logic and differentiator circuit (9) is connected to the input of an up / down counter (10) whose output counter is connected by a multiple line (11) to the address of a memory (12) at the data output from which appear the Multiplied pulses ('1' 2) whose pulse edges are offset by -report to pulses (01, 02) (Figure 3).

4. Circuit according to claims 1 or 2, characterized in that a data output from the memory (12) is connected by a multiple line (15) to the input for loading the up / down counter data (10) and in that a data output from the memory (12) is connected by a control line (16) to the loading input (L) of the up / down counter (10).