FR2588981A1 - Processeur de traitement de signal numerique - Google Patents
Processeur de traitement de signal numerique Download PDFInfo
- Publication number
- FR2588981A1 FR2588981A1 FR8614723A FR8614723A FR2588981A1 FR 2588981 A1 FR2588981 A1 FR 2588981A1 FR 8614723 A FR8614723 A FR 8614723A FR 8614723 A FR8614723 A FR 8614723A FR 2588981 A1 FR2588981 A1 FR 2588981A1
- Authority
- FR
- France
- Prior art keywords
- data
- memory
- intended
- digital signal
- signal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 title claims description 34
- 230000006870 function Effects 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 claims 1
- 230000003111 delayed effect Effects 0.000 description 7
- 238000007792 addition Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000001186 cumulative effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012549 training Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/5443—Sum of products
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Abstract
UN PROCESSEUR DE TRAITEMENT DE SIGNAL NUMERIQUE COMPREND UNE SECTION DE MEMOIRE 1, UNE SECTION DE COMMANDE 2, UNE SECTION ARITHMETIQUE 3 ET UN BUS DE DONNEES 4. LA SECTION DE MEMOIRE COMPORTE UN REGISTRE A DECALAGE 13 QUI DECALE DES DONNEES QUI LUI SONT APPLIQUEES, DE FACON A RETARDER CES DONNEES D'UNE PERIODE D'ECHANTILLON. IL EST AINSI POSSIBLE DE RETARDER LES DONNEES AU MOYEN D'UNE SEULE INSTRUCTION, COMMANDANT LE DECALAGE DES DONNEES DANS LE REGISTRE.
Description
PROCESSEUR DE TRAITEMENT DE SIGNAL NUMERIQUE
La présente invention concerne un processeur de
traitement de signal numérique, et en particulier un proces-
seur de traitement de signal numérique perfectionné de façon à pouvoir accomplir efficacement des opérations de traite-
ment de signaux numériques.
Un processeur de traitement de signal numérique est un microprocesseur spécialisé pour le traitement de signaux numériques, qui est conçu dans le but d'accomplir rapidement des opérations de multiplication et d'addition qui sont fréquemment nécessaires dans le traitement de
signaux numériques.
La figure 1 est un schéma synoptique montrant un exemple d'un processeur de traitement de signal numérique
classique, qui est décrit par exemple dans l'article inti-
tulé "A Single-Chip Digital Signal Processor for Voiceband
Applications" par Y. Kawakami et col., 1980 IEEE Interna-
tional Solid-State Circuits Conference, pages 40-41. En considérant la figure 1, on voit que ce processeur de traitement de signal numérique classique comprend, comme dans un micro-ordinateur ordinaire, une section de mémoire 1, une section de commande 2, une section arithmétique 3 et un bus de données 4. La section de mémoire i comprend une mémoire vive (qu'on appellera ci-après MEV) 11 et une
mémoire morte (qu'on appellera ci-après MEM) 12. Les don-
nées à traiter dans la section arithmétique 3 et les don-
nées nécessaires pour ce traitement sont enregistrées dans la MEV 11 et dans la MEM 12. Les données variables sont enregistrées dans la MEV 11 et les données fixes (telles que
des données relatives à des constantes pour des multiplica-
tions) sont enregistrées dans la MEM 12. La MEV 11 et la MEM
12 sont connectées au bus de données 4.
La section de commande 2 comprend une MEM d'ins- tructions 21, un compteur d'instruction 22, un registre
d'instruction 23 et un décodeur d'instruction 24. Les don-
nées de programme sont enregistrées dans la MEM d'instruc-
tions 21. Le compteur d'instruction 22 lit successivement des données de programme dans la MEM d'instructions 21 en synchronisme avec une horloge de base (non représentée) du processeur de traitement de signal numérique. Le registre d'instruction 23 enregistre temporairement les données de programme qui sont lues dans la MEM d'instructions 21. Une information de sortie du registre d'instruction 23 est
appliquée au décodeur d'instruction 24. Une partie de l'in-
formation de sortie binaire du registre d'instruction 23
est appliquée au bus de données 4. Le décodeur d'instruc-
tion 24 décode les données de programme provenant du regis-
tre d'instruction 23 et il produit divers signaux de com-
mande. Ces signaux de commande sont appliqués à la section de mémoire 1, à la section de commande 2, à la section arithmétique 3, etc, de façon à commander le fonctionnement
des circuits internes de ces éléments.
La section de calcul 3 comprend un multiplicateur 31, une unité arithmétique et logique (qu'on appellera
ci-après UAL) 32 et un accumulateur 33. Des entrées du mul-
tiplicateur 31 sont connectées au bus de données 4. L'une des entrées du multiplicateur 31 est directement connectée à la MEV 11 et son autre entrée est directement connectée à la MEM 12. Une entrée de l'UAL 32 est connectée au bus de
données 4 et est également connectée directement au multi-
plicateur 31. L'autre entrée de l'UAL 32 reçoit une informa-
tion de sortie de l'accumulateur 33. Une information de sor-
tie de l'UAL 32 est appliquée à l'accumulateur 33. L'accumu-
lateur 33 est connecté au bus de données 4.
Dans la structure décrite ci-dessus, le multipli-
cateur 31 multiplie une valeur lue dans la MEV 11 par une constante lue dans la MEM 12, et il applique le résultat à 'UAL 32. L'UAL 32 additionne le résultat de la multiplica- tion effectuée par le multiplicateur 31 à la valeur totale
cumulée des résultats de multiplications effectuées précé-
demment, qui est enregistrée dans l'accumulateur 33, et elle
enregistre le résultat de l'addition dans l'accumulateur 33.
La valeur totale cumulée qui est enregistrée dans l'accumu-
lateur 33 est présentée en sortie par le bus de données 4.
Du fait que le processeur de traitement de signal numérique comprend le multiplicateur 31 qui consiste en un
circuit câblé spécialisé pour l'opération de multiplica-
tion, comme décrit ci-dessus, il est possible d'effectuer l'opération de multiplication plus rapidement que dans le cas o elle est effectuée dans 'UAL 32, sous la forme d'une série d'additions, comme dans un microordinateur classique. De plus, du fait que le'multiplicateur 31 est directement connecté à la MEV 11 et à la MEM 12, il est possible de charger les données dans le multiplicateur 31
avec une seule instruction. En outre, du fait que le multi-
plicateur 31 est directement connecté à 1UAL 32, il est possible de charger un résultat de multiplication dans
l'UAL 32 avec une seule instruction. Les chemins de trans-
fert de données pour les opérations de multiplication et d'addition sont ainsi établis séparément du bus de données 4, et il est donc possible d'effectuer des opérations de multiplication et d'addition simultanément au transfert de données, ce qui permet d'accomplir à une vitesse élevée un traitement relatif à des opérations de multiplication et d'addition.
Dans un processeur de traitement de signal numéri-
que classique tel que celui décrit ci-dessus, des données à multiplier sont enregistrées dans la MEV 11, ce qui fait
apparaître un problème consistant en ce que plusieurs ins-
tructions sont nécessaires pour l'exécution d'un traitement
destiné à retarder les données (un tel traitement est sou-
vent nécessaire dans un filtre numérique ou un dispositif analogue). A titre d'exemple, les instructions suivantes sont nécessaires pour le traitement destiné à retarder des
données d'une durée correspondant à un échantillon.
(1) Déterminer une adresse n dans la mémoire MEV 11. (2) Enregistrer le contenu de l'adresse n dans la MEV 11 dans un premier registre temporaire (non représenté),
et incrémenter simultanément l'adresse dans la MEV 11.
(3) Enregistrer le contenu de l'adresse (n + 1) dans la MEV 11 dans un second registre temporaire (non
représenté).
(4) Ecrire le contenu du premier registre tempo-
raire à l'adresse (n + 1) dans la MEV 11.
Comme décrit ci-dessus, dans le processeur de traitement de signal numérique classique, il est nécessaire de sauvegarder temporairement dans le registre temporaire
les données qui sont enregistrées dans la MEV 11, et d'écri-
re à nouveau dans la MEV 11 les données sauvegardées dans le registre temporaire, après avoir incrémenté l'adresse de la-MEV 11. Par conséquent, plusieurs instructions sont nécessaires pour établir un retard d'un échantillon. En outre, il est nécessaire d'effectuer le traitement décrit
ci-dessus pour toutes les données qui doivent être retar-
dées d'un échantillon.
Un but de l'invention est de procurer un proces-
seur de traitement de signal numérique capable d'effectuer un traitement consistant à retarder des données à multiplier,
avec un nombre extrêmement faible d'instructions (par exem-
ple une seule instruction).
En résumé, l'invention est conçue de façon qu'au
moins un élément parmi des premier et second éléments d'en-
registrement faisant partie d'une section de mémoire, soit
constitué par un registre à décalage.
Conformément à l'invention, au moins un élément
parmi des premier et second éléments d'enregistrement incor-
porés dans une section de mémoire est formé par un registre à décalage, ce qui fait que des données à multiplier peuvent
être retardées simplement par une opération de décalage, gra-
ce à quoi le traitement consistant à établir un retard peut
être effectué avec un nombre extrêmement faible d'instruc-
tions.
Un aspect de l'invention porte sur un processeur
de traitement de signal numérique spécialisé dans le traite-
ment de signaux numériques, comprenant une section de mémoi-
re, une section de commande, une section arithmétique et un
bus de données remplissant la fonction d'une ligne de trans-
mission de données entre la section de mémoire, la section de commande et la section arithmétique, caractérisé en ce que la section de mémoire comprend: un premier élément
d'enregistrement destiné à enregistrer une partie des don-
nées à multiplier, et un second élément d'enregistrement destiné à enregistrer les autres données à multiplier, l'un au moins des premier et second éléments d'enregistrement étant constitué par un registre à décalage; la section de commande comprend: une mémoire de programme destinée à enregistrer des données de programme, des moyens de lecture destinés à lire successivement les données de programme enregistrées dans la mémoire de programme, et des moyens destinés à produire divers signaux de commande sur la base des données de programme lues dans la mémoire de programme;
et la section arithmétique comprend: un multiplicateur con-
necté directement aux premier et second éléments d'enregis-
trement, pour multiplier des données provenant du premier élément d'enregistrement par des données provenant du second élément d'enregistrement, une unité arithmétique et logique connectée directement au multiplicateur, et un accumulateur
destiné à enregistrer temporairement une information de sor-
tie de l'unité arithmétique et logique, de façon à appliquer
cette information de sortie au bus de données.
L'invention sera mieux comprise à la lecture de la
description qui va suivre de modes de réalisation, donnés à
titre d'exemples non limitatifs. La suite de la description
se réfère aux dessins annexés sur lesquels: La figure 1 est un schéma synoptique montrant un exemple d'un processeur de traitement de signal numérique
classique.
La figure 2 est un schéma synoptique montrant un
mode de réalisation de l'invention.
La figure 3 est un schéma synoptique montrant un
autre mode de réalisation de l'invention.
On voit sur la figure 2 un schéma synoptique d'un mode de réalisation de l'invention. En considérant la figure 2, on note que ce mode de réalisation comprend un registre à
décalage 13 à la place de la MEV 11 représentée sur la figu-
re 1. Ce registre à décalage 13 est conçu de façon à retar-
der des données d'entrée, par exemple d'une période d'échan-
tillon. Le reste de la structure de ce mode de réalisation est identique à l'exemple classique représenté sur la figure 1. Les parties identiques à celles de la figure i sont donc
désignées par les mêmes références numériques et leur des-
cription n'est pas reprise.
On va maintenant décrire le fonctionnement du mode de réalisation considéré ci-dessus. Des données à retarder sont appliquées à l'entrée du registre à décalage 13. Le registre à décalage 13 retarde les données d'entrée d'une période d'échantillon, en décalant ces données. Par
conséquent, pour retarder des données devant être multi-
pliées dans le processeur de traitement de signal numérique de ce mode de réalisation, on peut effectuer le traitement
destiné à retarder les données en employant une seule ins-
truction, pour décaler les données se trouvant dans le registre à décalage 13. En d'autres termes, le traitement
consistant à sauvegarder temporairement les données enregis-
trées dans la MEV 11, afin d'écrire à nouveau les données, comme dans l'exemple classique représenté sur la figure 1, n'est pas nécessaire, ce qui permet de réduire le nombre d'instructions. On peut ainsi effectuer efficacement le traitement consistant à retarder les données, et on peut accomplir le traitement des signaux numériques à une vitesse élevée. Bien que le mode de réalisation décrit ci-dessus concerne le cas dans lequel toutes les données à multiplier
(à l'exclusion des données de constantes qui sont enregis-
trées dans la MEM 12) doivent être retardées d'une période d'échantillon (par exemple dans le cas du calcul effectué par un filtre numérique), s'il y a de nombreuses données qui ne doivent pas être retardées, on peut employer une MEV 11 ainsi que le registre à décalage 13 dans la section de mémoire 1, comme le montre la figure 3. Dans le mode de réalisation de la figure 3, les données qui doivent être retardées sont appliquées à l'entrée du registre à décalage 13 et les données qui ne doivent pas être retardées sont enregistrées dans la MEV 11. Le multiplicateur 31 est directement connecté à la fois au registre à décalage 13 et à la MEV 11, de façon qu'il puisse sélectionner et recevoir de façon appropriée un signal de sortie provenant de l'un
ou de l'autre de ces éléments.
Il va de soi que de nombreuses modifications peu-
vent être apportées au dispositif décrit et représenté, sans
sortir du cadre de l'invention.
Claims (4)
1. Processeur de traitement de signal numérique
spécialisé dans le traitement de signaux numériques, compre-
nant une section de mémoire (1), une section de commande (2), une section arithmétique (3) et un bus de données (4) rem- plissant la fonction d'une ligne de transmission de données entre la section de mémoire, la section de commande et la section arithmétique, caractérisé en ce que la section de
mémoire comprend: un premier élément d'enregistrement des-
tiné à enregistrer une partie des données à multiplier, et un second élément d'enregistrement destiné à enregistrer les autres données à multiplier, l'un au moins des premier et second éléments d'enregistrement étant constitué par un registre à décalage (13); la section de commande comprend: une mémoire de programme (21) destinée à enregistrer des données de programme, des moyens de lecture (22) destinés à lire successivement les données de programme enregistrées dans la mémoire de programme, et des moyens (24) destinés à produire divers signaux de commande sur la base des données
de programme lues dans la mémoire de programme; et la sec-
tion arithmétique comprend: un multiplicateur (31) connecté directement aux premier et second éléments d'enregistrement, pour multiplier des données provenant du premier élément d'enregistrement par des données provenant du second élément d'enregistrement, une unité arithmétique et logique (32) connectée directement au multiplicateur, et un accumulateur (33) destiné à enregistrer temporairement une information de sortie de l'unité arithmétique et logique, de façon à
appliquer cette information de sortie au bus de données.
2. Processeur de traitement de signal numérique selon la revendication 1, caractérisé en ce que le registre à décalage (13) accomplit, avec une seule instruction, un
traitement consistant à retarder les données à multiplier.
3. Processeur de traitement de signal numérique
selon la revendication 1, caractérisé en ce que l'un quel-
conque des premier et second éléments d'enregistrement est formé par un registre à décalage (13) et l'autre est formé
par une mémoire morte (12) destinée à enregistrer des don-
nées fixes.
4. Processeur de traitement de signal numérique
selon la revendication 1, caractérisé en ce que l'un quelcon-
que des premier et second éléments d'enregistrement est formé par un registre à décalage (13) et une mémoire vive (11), et l'autre est formé par une mémoire morte (12) destinée à
enregistrer des données fixes.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60238831A JPS6297062A (ja) | 1985-10-23 | 1985-10-23 | デイジタルシグナルプロセツサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2588981A1 true FR2588981A1 (fr) | 1987-04-24 |
Family
ID=17035920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8614723A Pending FR2588981A1 (fr) | 1985-10-23 | 1986-10-23 | Processeur de traitement de signal numerique |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4811267A (fr) |
| JP (1) | JPS6297062A (fr) |
| DE (1) | DE3636105A1 (fr) |
| FR (1) | FR2588981A1 (fr) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4577282A (en) | 1982-02-22 | 1986-03-18 | Texas Instruments Incorporated | Microcomputer system for digital signal processing |
| EP0369396A3 (fr) * | 1988-11-14 | 1992-10-07 | Nec Corporation | Unité arithmétique de traitement de données pouvant effectuer le traitement de vecteurs/ matrices |
| US5109497A (en) * | 1989-01-27 | 1992-04-28 | Hughes Aircraft Company | Arithmetic element controller for controlling data, control and micro store memories |
| US5218564A (en) * | 1991-06-07 | 1993-06-08 | National Semiconductor Corporation | Layout efficient 32-bit shifter/register with 16-bit interface |
| JPH07122973A (ja) * | 1993-10-20 | 1995-05-12 | Yamaha Corp | デジタル信号処理回路 |
| US5442576A (en) * | 1994-05-26 | 1995-08-15 | Motorola, Inc. | Multibit shifting apparatus, data processor using same, and method therefor |
| US5517436A (en) * | 1994-06-07 | 1996-05-14 | Andreas; David C. | Digital signal processor for audio applications |
| JP3693367B2 (ja) * | 1994-07-28 | 2005-09-07 | 富士通株式会社 | 積和演算器 |
| US5867726A (en) * | 1995-05-02 | 1999-02-02 | Hitachi, Ltd. | Microcomputer |
| US5740420A (en) * | 1995-10-26 | 1998-04-14 | Advanced Micro Devices, Inc. | System and method for compiling and executing sequences of macro and micro instructions |
| IL127134A (en) * | 1996-03-04 | 2002-11-10 | Oren Semiconductor Ltd | Install DSP |
| DE19630861A1 (de) * | 1996-07-31 | 1998-02-05 | Philips Patentverwaltung | Datenverarbeitungseinrichtung mit einem Mikroprozessor und einer zusätzlichen Recheneinheit |
| US6205459B1 (en) * | 1996-12-18 | 2001-03-20 | Yamaha Corporation | Digital signal processor and digital signal processing system incorporating same |
| US6317770B1 (en) | 1997-08-30 | 2001-11-13 | Lg Electronics Inc. | High speed digital signal processor |
| US6449630B1 (en) * | 1999-04-07 | 2002-09-10 | Mitsubishi Electric Research Laboratories, Inc. | Multiple function processing core for communication signals |
| US6944747B2 (en) * | 2002-12-09 | 2005-09-13 | Gemtech Systems, Llc | Apparatus and method for matrix data processing |
| US20100099954A1 (en) * | 2008-10-22 | 2010-04-22 | Zeo, Inc. | Data-driven sleep coaching system |
| US11373705B2 (en) * | 2020-11-23 | 2022-06-28 | Micron Technology, Inc. | Dynamically boosting read voltage for a memory device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3306306A1 (de) * | 1982-02-23 | 1983-09-08 | Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa | Arithmetische verarbeitungsvorrichtung |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4533992A (en) * | 1982-02-22 | 1985-08-06 | Texas Instruments Incorporated | Microcomputer having shifter in ALU input |
| US4491910A (en) * | 1982-02-22 | 1985-01-01 | Texas Instruments Incorporated | Microcomputer having data shift within memory |
| US4468786A (en) * | 1982-09-21 | 1984-08-28 | Harris Corporation | Nonlinear equalizer for correcting intersymbol interference in a digital data transmission system |
| US4612625A (en) * | 1983-10-12 | 1986-09-16 | Wavetek Rockland Scientific, Inc. | Decimator employing finite impulse response digital filters |
| US4617676A (en) * | 1984-09-04 | 1986-10-14 | At&T Bell Laboratories | Predictive communication system filtering arrangement |
-
1985
- 1985-10-23 JP JP60238831A patent/JPS6297062A/ja active Pending
-
1986
- 1986-10-23 DE DE19863636105 patent/DE3636105A1/de not_active Ceased
- 1986-10-23 FR FR8614723A patent/FR2588981A1/fr active Pending
-
1988
- 1988-02-29 US US07/162,306 patent/US4811267A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3306306A1 (de) * | 1982-02-23 | 1983-09-08 | Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa | Arithmetische verarbeitungsvorrichtung |
Non-Patent Citations (1)
| Title |
|---|
| ISSCC 80, 13 février 1980, pages 40-41, IEEE, New York, US; Y. KAWAKAMI et al.: "A single-chip digital signal processor for voiceband applications" * |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6297062A (ja) | 1987-05-06 |
| US4811267A (en) | 1989-03-07 |
| DE3636105A1 (de) | 1987-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2588981A1 (fr) | Processeur de traitement de signal numerique | |
| FR2588980A1 (fr) | Processeur de traitement de signal numerique comportant plusieurs multiplicateurs | |
| RU95119581A (ru) | Вокодерная интегральная схема прикладной ориентации | |
| EP0173383A1 (fr) | Processeur pour effectuer suivant différents modes le traitement de données et dispositif de multiplication convenant pour un tel processeur | |
| EP0155731B1 (fr) | Dispositif d'adressage pour fournir à une mémoire des codes d'adresse | |
| FR2697663A1 (fr) | Circuit de test de mémoire. | |
| EP0678808B1 (fr) | Dispositif de traitement numérique avec instructions de recherche du minimum et du maximum | |
| EP0006478A1 (fr) | Dispositif programmable de verrouillage de signaux de commande dans un système de traitement de données | |
| EP0171856B1 (fr) | Processeur pour le traitement de signal et structure de multitraitement hiérarchisée comportant au moins un tel processeur | |
| FR2569288A1 (fr) | Dispositif de calcul d'adresse pour un appareil de traitement numerique | |
| EP0863512B1 (fr) | Mémoire à double accès | |
| EP0520579A2 (fr) | Dispositif de traitement de l'information plus particulièrement adapté à un langage chaîné, du type FORTH notamment | |
| EP0689366B1 (fr) | Circuit de détection de tonalité téléphonique | |
| FR2586312A1 (fr) | Dispositif d'autocorrelation | |
| EP0732809B1 (fr) | Dispositif de filtrage digital | |
| EP0680015B1 (fr) | Dispositif d'alimentation en pixels d'une série d'opérateurs d'un circuit de compression d'images mobiles | |
| EP1544724B1 (fr) | Nouvelle architecture de mémoire FIFO et procédé de gestion d'une telle mémoire | |
| EP0644654A1 (fr) | Intégrateur et filtre du premier ordre numériques | |
| EP0169089B1 (fr) | Dispositif élémentaire de traitement de données | |
| US6314132B1 (en) | Microprocessor structure and method for implementing digital filter operations | |
| EP0842465B1 (fr) | Systeme d'organisation et procede de sequencement des circuits d'un microprocesseur | |
| EP1168242B1 (fr) | Dispositif de traitement de données | |
| FR2770661A1 (fr) | Microprocesseur comprenant des moyens de concatenation de bits | |
| FR2809835A1 (fr) | Systeme et procede d'arrondissement base sur une selection pour des operations a virgule flottante | |
| EP0733977A1 (fr) | Système informatique avec mémoires hiérarchisées |