FR2551618A1 - Procede de fabrication d'un circuit imprime a couches enterrees et circuit imprime obtenu par un tel procede - Google Patents

Procede de fabrication d'un circuit imprime a couches enterrees et circuit imprime obtenu par un tel procede Download PDF

Info

Publication number
FR2551618A1
FR2551618A1 FR8314089A FR8314089A FR2551618A1 FR 2551618 A1 FR2551618 A1 FR 2551618A1 FR 8314089 A FR8314089 A FR 8314089A FR 8314089 A FR8314089 A FR 8314089A FR 2551618 A1 FR2551618 A1 FR 2551618A1
Authority
FR
France
Prior art keywords
holes
insulating layer
insulating
printed circuit
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8314089A
Other languages
English (en)
Other versions
FR2551618B1 (fr
Inventor
Lucien Dezon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
INF MILIT SPATIALE AERONAUT
Original Assignee
INF MILIT SPATIALE AERONAUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by INF MILIT SPATIALE AERONAUT filed Critical INF MILIT SPATIALE AERONAUT
Priority to FR8314089A priority Critical patent/FR2551618B1/fr
Publication of FR2551618A1 publication Critical patent/FR2551618A1/fr
Application granted granted Critical
Publication of FR2551618B1 publication Critical patent/FR2551618B1/fr
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10553—Component over metal, i.e. metal plate in between bottom of component and surface of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0577—Double layer of resist having the same pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1394—Covering open PTHs, e.g. by dry film resist or by metal disc
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447—Lead-in-hole components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

L'invention a pour objet un procédé de fabrication d'un circuit imprimé dit à couches enterrées, c'est-à-dire dont les faces sont protégées par une épaisseur d'isolant. Il consiste principalement sur un circuit imprimé classique à pistes et pastilles apparentes, à déposer par pression à chaud sur la face élément 11 deux couches isolantes 51, 52, percées de sorte que les trous 55 de la couche isolante soient disposés en face de ceux des trous 23 du circuit qui sont destinés à recevoir des composants 3, et à déposer une autre couche isolante 6 du type SOLDER MASK sur la face soudure 12 du circuit imprimé, en épargnant les trous de connexion 23 de composant mais en protégeant les trous de connexion interne 21 du circuit imprimé.

Description

PROCEDE DE FABRICATION D'UN CIRCUIT IMPRIME A COUCHES
ENTERREES ET CIRCUIT IMPRIME OBTENU PAR UN TEL PROCEDE
La présente i#nvention a pour objet un procédé de fabrication
d'un circuit imprimé dit à couches enterrées, c'est-âdire dont les
faces sont protégées par une épaisseur d'isolant, enterrant ainsi les
parties conductrices. L'invention a également pour objet un circuit
imprimé obtenu par un tel procédé.
Un circuit imprimé est habituellement constitué par un
substrat isolant sur au moins une des faces duquel sont déposées des
pistes conductrices, qui réalise les interconnexions entre les com
posants portés par le circuit imprimé. Le substrat est en outre percé
de trous dont on a métallisé les parois afin de les rendre conduc
trices, chaque trou étant entouré d'une pastille annulaire, également
conductrice, ces trous étant destinés à permettre l'insertion des
composants. Un tel circuit peut être simple face, double face ou
multicouche, c'est-à-dire comporter plusieurs substrats comme
décrit ci-dessus, empilés les uns sur les autres. Dans ce dernier cas,
les interconnexions entre les différentes couches sont réalisées à
l'aide de trous métallisés.Les composants sont disposés sur une des
faces du circuit, dite face élément, leurs connexions, ou pattes,
passant dans les trous métallisés précédents et étant soudées sur
l'autre face, dite face soudure, aux trous et aux pastilles les
entourant.
Dans certaines applications, on a recours à une technologie
particulière dite à couches enterrées, dans laquelle les deux faces,
face élément et face soudure, sont protégées par une couche
isolante; cette technologie est notamment utilisée lorsque sont
prévus sur la carte des moyens d'évacuation thermique de l'énergie
dissipée par les composants, ou bus thermique, qui sont généra
lement constitués par une couche conductrice disposée sur la face
élément. Cette technologie présente toutefois des difficultés: d'une
part son prix de revient est élevé et d'autre part les modifications
du circuit et/ou de l'implantation des composants sont très difficiles à réaliser: en effet, les pistes enterrées ne sont plus visibles et la coupure d'une connexion ne peut se faire qu'au niveau d'un trou métallisé portant une patte de composant, par dessoudage du composant et reperçage du trou.
La présente invention a pour objet un procédé de fabrication d'un circuit imprimé à circuits enterrés qui permette de réduire les coûts de fabrication et de modification par l'utilisation d'un circuit imprimé classique, c'estadire à pistes et pastilles apparentes, ultérieurement protégé par des dépôts de couches isolantes sur les deux faces, suivis éventuellement par la mise en place d'un bus thermique.
Plus précisément, le procédé selon l'invention comporte les étapes suivantes: - dépôt sur un substrat isolant de pistes et pastilles conductrices; - perçage du substrat en vue de réaliser des trous de connexion de composants ; - métallisation des trous; - perçage d'au moins une première couche isolante; - pressage en vue de la fixation de la première couche isolante sur une première face du substrat, destinée à constituer sa face élément, de sorte que les trous de la couche isolante soient disposés en face de trous de composants du substrat; - dépôt d'une deuxième couche isolante sur la deuxième face du substrat, destinée à constituer sa face soudure, en épargnant les trous de composants.
L'invention a également pour objet un circuit imprimé obtenu par un tel procédé.
D'autres objets, caractéristiques et résultats de l'invention ressortiront de la description suivante, donnée à titre d'exemple non limitatif et illustrée par les dessins annexés, qui représentent:
- la figure 1, le schéma d'un mode de déroulement du procédé selon l'invention;
- la figure 2, une vue en coupe partielle d'un mode de réalisation du circuit imprimé selon l'invention.
Sur ces différentes figures, les mêmes références se rapportent aux mêmes éléments
On a donc représenté sur la figure île déroulement du procédé selon l'invention qui sera décrit en liaison avec la figure 2. Il consiste tout d'abord (étape 81 sur la figure 1) à déposer sur un substrat isolant, par photogravure par exemple, des pistes conductrices destinées à réaliser les connexions électriques et des pastilles annulaires, également conductrices, destinées à entourer les trous ultérieurement réalisés dans le substrat isolant. A titre d'exemple, la description qui suit est faite dans le cas d'un circuit imprimé multicouche, dont le détail n'est pas représenté et qui est globalement repéré 1 sur la figure 2. Le substrat multicouche 1 présente une face élément repérée 11 et une face soudure, repérée 12.
Dans une seconde étape (82 sur la figure 1), on perce deux séries de trous qui seront destinés respectivement à réaliser des interconnexions entre les différentes couches du circuit imprimé, et à recevoir des pattes des composants. Sur la figure 2, on a représenté à titre d'exemple un trou 21 d'interconnexion et un trou 23 recevant une patte 31 d'un composant 3. Chacun de ces trous est entouré par une pastille, respectivement les pastilles 41 et 42 pour le trou 21, et 43 et 44 pour le trou 23.
Les trous précédents sont ensuite métallisés: étape 83 sur la figure 1 et métallisations 22 et 24 sur les parois des trous 21 et 23 respectivement, sur la figure 2.
Parallèlement, dans une étape 84 (figure 13, on réalise le perçage de deux couches isolantes comme on a réalisé le perçage du substrat 1 pour ce qui est de la deuxième série de trous, à savoir les trous d'insertion des composants, tels que le trou 23. Les couches isolantes sont constituées chacune d'un film de matériau isolant, tel qu'une trame de fils de verre, tissée et imprégnée d'une résine époxy prépolymérisée, qui se polymérise sous pression et à haute température; de telles couches isolantes sont connues dans la technique sous le nom de matériaux pré-imprégnés de type "no flow".Sur la figure 2 on a représenté deux telles couches, respectivement il et 52 ; ces couches isolantes comportent un trou, repéré 55, dont il apparaît que le diamètre est sensiblement supérieur au diamètre extérieur des pastilles 43 et 44.
L'étape suivante (85 sur la figure 1) consiste à faire adhérer les couches isolantes précédentes sur la face élément 11 du circuit imprimé par pressage à chaud. En pratique, les couches 51 et 52 sont pressées l'une après l'autre en deux étapes distinctes. Dans un mode de réalisation préféré, on utilise donc deux couches successives de sorte que la première assure un certain nivellement de la surface élément, notamment au niveau des pastilles < 41 sur la figure 2) et des pistes conductrices, du fait de l'écrasement de la couche lors du pressage ; Je rôle de la seconde couche (52) est alors d'améliorer la planéité et d'assurer, par une épaisseur suffisante, l'isolement électrique entre pistes et pastilles d'une part et le bus thermique déposé ultérieurement, d'autre part.
L'étape suivante (86 figure 1) consiste à déposer une autre couche isolante, sur la face soudure 12 du substrat 1. Cette couche est déposée selon la technique dite "SOLDER MASK", en épargnant les pastilles telles que 44 destinées à recevoir un composant mais elles seules, et en recouvrant en particulier les pastilles et les trous de connexion interne. Ainsi qu'il est connu, la technique "SOLDER
MASK" consiste à réaliser un cliché laissant apparaître les parties à épargner, à savoir la pastille 44 sur le schéma, puis à réaliser à partir de ce cliché un écran de soie comportant des parties opaques correspondant aux parties à épargner; on étale ensuite sur la face 12, à travers l'écran de soie et à chaud, la couche isolante qui est en général une encre époxy liquide. De la sorte, les pastilles et trous de composant sont laissés libres et les trous d'interconnexion sont soit recouverts par la couche 6 sur leur paroi interne, soit bouchés par la couche 6 comme illustré figure 2, selon l'épaisseur de cette couche 6. Ce mode opératoire présente, outre l'avantage classique des "SOLDER MASK", à savoir éviter les ponts de soudure entre pattes voisines, également l'avantage d'empêcher la soudure de pénétrer dans les trous d'interconnexion 21 (non épargné) pour y établir des contacts électriques du fait que les parois du trou sont recouvertes d'isolant 6.Dans le cas où la couche 6 bouche le trou 21, il se forme une excroissance repérée 62 sur la figure 2 ; le résultat en est que le volume de gaz emprisonné dans le trou 21 entre les deux couches d'isolant recouvrant respectivement les deux faces 11 et 12 du substrat 1 est considérablement réduit ; or, ainsi qu'il est connu dans la technologie "couches enterrées", lors de la soudure ultérieure des composants, l'élévation de température qui en résulte tend parfois, par la dilatation du gaz ainsi enfermé, à crever l'une des couches isolantes, par exemple celle qui est du côté soudure, autorisant ainsi notamment l'entrée de soudure dans le trou 21. Un tel risque dans le procédé selon l'invention est considérablement minimisé du fait du faible volume gazeux restant dans le trou 21.
L'étape suivante (87 sur la figure 1) consiste à découper le circuit imprimé en plaquettes de dimensions prédéfinies et normalisées, dans le cas où ce découpage n'est pas fait préalablement, permettant ainsi la fabrication d'un certain nombre de circuits imprimés en même temps.
L'étape suivante (88 sur la figure I) consiste, le cas échéant, à fixer un bus thermique 7 sur la couche isolante 52, sur la face élément, le bus thermique présentant les mêmes trous que cette couche isolante 52. Le bus thermique est par exemple en cuivre ou en aluminium collé à froid, c'est-àdire aux environs de 80o, à l'aide d'une colle polymérisable du type "araldite" (marque déposée).
L'étape ultérieure (89 sur la figure 1), qui ne fait plus partie de la fabrication proprement dite du circuit imprimé, consiste à insérer les pattes 31 d'un composant tel que 3 dans le trou 23 (figure 2), puis à souder cette patte 31, par exemple à la vague, au trou métallisé (24) et à la pastille 44, y laissant un dépôt de soudure 32.
Le procédé comporte en outre des étapes classiques, non représentées, de contrôle du circuit imprimé en cours de fabrication, insérées par exemple notamment entre les étapes 87 et 88 et après l'étape 88.
Le procédé décrit ci-dessus présente un certain nombre d'avantages parmi lesquels le fait d'être économique : il est en effet entièrement réalisé à l'aide de matériaux et de techniques courants et relativement peu onéreux. Par ailleurs, la couche de protection de la face soudure ainsi déposée étant très fine (typiquement de l'ordre de 25 à 35 # m), elle est transparente et permet un contrôle visuel des pistes et pastilles conductrices. Elle permet également l'accès aux pistes, visuellement localisables, qu'il est ainsi possible de couper simplement, en même temps que la couche 6, lors d'une modification du circuit.

Claims (10)

REVENDICATION S
1. Procédé de fabrication d'un circuit imprimé à couches enterrées, caractérisé par le fait qu'il comporte les étapes suivantes: - dépôt (81) sur un substrat isolant (1) de pistes et pastilles (41-44) conductrices - perçage (82) du substrat en vue de réaliser des trous (23) de connexions de composants (3); - métallisation (83) des trous - perçage (84) d'au moins une première couche isolante (il); - pressage (85) en vue de la fixation de la première couche isolante sur une première face (11) du substrat, destinée à constituer sa face élément, de sorte que les trous (55) de la couche isolante soient disposés en face de trous de composants du substrat ;; - dépôt (86) d'une deuxième couche isolante (6) sur la deuxième face (12) du substrat, destinée à constituer sa face soudure, en épargnant les trous de composants.
2. Procédé selon la revendication 1, caractérisé par le fait qu'il comporte une pluralité d'étapes telles que la première étape et une étape supplémentaire d'empilement des substrats isolants munis de pistes et pastilles ; que lors de la deuxième étape de perçage soit réalisés en outre des trous d'interconnexion (21) des pistes portées par les différents substrats, et que les première (51) et deuxième (6) couches isolantes recouvrent les trous d'interconnexion (21).
3. Procédé selon la revendication 2, caractérisé par le fait que la première (51) et/ou la deuxième (21) couche isolante pénètre dans les trous d'interconnexion (21).
4. Procédé selon l'une des revendications précédentes, caractérisé par le fait qu'on dispose, sur la première couche isolante (51), destinée à niveler la face élément, une troisième couche isolante (52), d'épaisseur telle qu'elle assure un isolement électrique des pistes et pastilles de la face élément (11).
5. Procédé selon l'une des revendications précédentes, caractérisé par le fait que la première couche (51) est constituée par un film isolant et adhésif, adhérant à la face élément (11) par pression à chaud.
6. Procédé selon l'une des revendications 4 ou 5, caractérisé par le fait que la troisième couche est constituée par un film isolant et adhésif, adhérant à la première couche par pression à chaud.
7. Procédé selon l'une des revendications 5 ou 6, caractérisé par le fait que le film isolant comporte une trame de verre imprégnée de résine époxy.
8. Procédé selon l'une des revendications précédentes, caractérisé par le fait que la deuxième couche isolante (6) est une couche "SOLDER MASK".
9. Procédé selon l'une des revendications précédentes, caractérisé par le fait qu'il comporte en outre, après l'étape (86) de dépôt d'une deuxième couche isolante (6), une étape (88) de fixation d'un bus thermique (7) sur la ou les couches isolantes (51, 52) recouvrant la face élément (11).
10. Circuit imprimé à couches enterrés, caractérisé par le fait qu'il est obtenu par le procédé selon l'une des revendications précédentes.
FR8314089A 1983-09-02 1983-09-02 Procede de fabrication d'un circuit imprime a couches enterrees et circuit imprime obtenu par un tel procede Expired FR2551618B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR8314089A FR2551618B1 (fr) 1983-09-02 1983-09-02 Procede de fabrication d'un circuit imprime a couches enterrees et circuit imprime obtenu par un tel procede

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8314089A FR2551618B1 (fr) 1983-09-02 1983-09-02 Procede de fabrication d'un circuit imprime a couches enterrees et circuit imprime obtenu par un tel procede

Publications (2)

Publication Number Publication Date
FR2551618A1 true FR2551618A1 (fr) 1985-03-08
FR2551618B1 FR2551618B1 (fr) 1989-12-01

Family

ID=9291963

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8314089A Expired FR2551618B1 (fr) 1983-09-02 1983-09-02 Procede de fabrication d'un circuit imprime a couches enterrees et circuit imprime obtenu par un tel procede

Country Status (1)

Country Link
FR (1) FR2551618B1 (fr)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1986006243A1 (fr) * 1985-04-16 1986-10-23 Kaspar Eidenberg Procede de bouchage des trous de perçage prevus dans une carte de circuits imprimes
EP0239158A2 (fr) * 1986-03-25 1987-09-30 Koninklijke Philips Electronics N.V. Plaque de circuit pour circuits imprimés et procédé de fabrication d'une telle plaque
EP0303370A2 (fr) * 1987-08-14 1989-02-15 Sedco Systems, Inc. Pièce d'écartement pour composants sur plaques à circuits imprimés
FR2639505A1 (fr) * 1988-11-23 1990-05-25 Commissariat Energie Atomique Circuit imprime perfectionne
US5890284A (en) * 1996-08-01 1999-04-06 International Business Machines Corporation Method for modifying circuit having ball grid array interconnections
WO2002013586A1 (fr) * 2000-08-03 2002-02-14 Hamilton Sundstrand Corporation Fixation par collage de cartes de circuit imprime sur des dissipateurs thermiques

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3776771A (en) * 1972-02-09 1973-12-04 D Shepard Method for etch resist coating of plated holes in printed circuit boards
FR2500712A1 (fr) * 1981-02-20 1982-08-27 Thomson Csf Procede d'epargne-soudure de carte imprimee et carte imprimee obtenue selon ce procede
FR2550906A1 (fr) * 1983-08-20 1985-02-22 Int Computers Ltd Carte de circuit imprime a couches multiples et son procede de fabrication

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3776771A (en) * 1972-02-09 1973-12-04 D Shepard Method for etch resist coating of plated holes in printed circuit boards
FR2500712A1 (fr) * 1981-02-20 1982-08-27 Thomson Csf Procede d'epargne-soudure de carte imprimee et carte imprimee obtenue selon ce procede
FR2550906A1 (fr) * 1983-08-20 1985-02-22 Int Computers Ltd Carte de circuit imprime a couches multiples et son procede de fabrication

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1986006243A1 (fr) * 1985-04-16 1986-10-23 Kaspar Eidenberg Procede de bouchage des trous de perçage prevus dans une carte de circuits imprimes
EP0239158A2 (fr) * 1986-03-25 1987-09-30 Koninklijke Philips Electronics N.V. Plaque de circuit pour circuits imprimés et procédé de fabrication d'une telle plaque
EP0239158A3 (en) * 1986-03-25 1989-01-11 N.V. Philips' Gloeilampenfabrieken Circuit board for printed circuits, and method of making such a board
EP0303370A2 (fr) * 1987-08-14 1989-02-15 Sedco Systems, Inc. Pièce d'écartement pour composants sur plaques à circuits imprimés
EP0303370A3 (fr) * 1987-08-14 1990-05-16 Sedco Systems, Inc. Pièce d'écartement pour composants sur plaques à circuits imprimés
FR2639505A1 (fr) * 1988-11-23 1990-05-25 Commissariat Energie Atomique Circuit imprime perfectionne
EP0370898A2 (fr) * 1988-11-23 1990-05-30 Commissariat A L'energie Atomique Ligne triplaque perfectionnée
EP0370898A3 (fr) * 1988-11-23 1991-05-15 Commissariat A L'energie Atomique Ligne triplaque perfectionnée
US5890284A (en) * 1996-08-01 1999-04-06 International Business Machines Corporation Method for modifying circuit having ball grid array interconnections
WO2002013586A1 (fr) * 2000-08-03 2002-02-14 Hamilton Sundstrand Corporation Fixation par collage de cartes de circuit imprime sur des dissipateurs thermiques

Also Published As

Publication number Publication date
FR2551618B1 (fr) 1989-12-01

Similar Documents

Publication Publication Date Title
US5717247A (en) Microcircuit via interconnect
EP0565391B1 (fr) Procédé et dispositif d&#39;encapsulation en trois dimensions de pastilles semi-conductrices
US5702985A (en) Hermetically sealed ceramic integrated circuit heat dissipating package fabrication method
EP1005089B1 (fr) Dispositif électronique de puissance
EP1792526B1 (fr) Dispositif electronique avec repartiteur de chaleur integre
FR2629666A1 (fr) Carte a circuit integre comportant des modules de circuit destines au montage de composants electroniques
FR2518811A1 (fr) Dispositif a circuit integre en conteneur de ceramique
FR2829874A1 (fr) Systeme a semi-conducteur a boitier et enveloppe
FR2735648A1 (fr) Procede de refroidissement d&#39;un circuit integre monte dans un boitier
FR2560731A1 (fr) Carte imprimee multicouche thermoconductrice
FR2551618A1 (fr) Procede de fabrication d&#39;un circuit imprime a couches enterrees et circuit imprime obtenu par un tel procede
FR2786657A1 (fr) Composant electronique de puissance comportant des moyens de refroidissement et procede de fabrication d&#39;un tel composant
EP0117809A1 (fr) Dispositif de connexion électrique entre deux cartes de circuits imprimés, et procédé de connextion de deux cartes de circuits imprimés à l&#39;aide d&#39;un tel dispositif
EP0779775B1 (fr) Assemblage électronique à drain thermique, notamment pour transformateur haute tension de lampe à décharge de projecteur de véhicule automobile
EP0085622B1 (fr) Support de montage de boitier de circuit intégré, à connexions de sorties réparties sur le périmètre du boitier
EP0083265B1 (fr) Support d&#39;interconnexion d&#39;un boîtier de circuit intégré sur un circuit imprimé, et système d&#39;interconnexion utilisant un tel support
EP0128799A1 (fr) Procédé de réalisation d&#39;un circuit hybride, et circuit hybride obtenu par ce procédé
FR2529386A1 (fr) Boitier de circuit electronique comportant un condensateur
EP0054597A1 (fr) Dispositif pour le refroidissement des broches de modules
EP0163581B1 (fr) Procédé de réalisation d&#39;un dispositif de raccordement électrique entre deux cartes de circuits imprimés, dispositif ainsi obtenu, et procédé de raccordement électrique mettant en oeuvre ce dispositif
FR2694139A1 (fr) Substrat d&#39;interconnexion pour composants électroniques et son procédé de fabrication.
EP0090727A1 (fr) Carte imprimée électrique et thermique, procédé de fabrication d&#39;une telle carte, et système d&#39;interconnexion thermique et électrique utilisant une telle carte
EP0795908A2 (fr) Circuit hyperfréquence multicouches à éléments actifs intégrés
FR2523397A1 (fr) Procede de montage de composants electroniques sur un support et produit realisable par le procede
EP0680248B1 (fr) Procédé de fabrication d&#39;un circuit électronique de puissance et circuit électronique obtenu par ce procédé

Legal Events

Date Code Title Description
ST Notification of lapse