FR2549967A1 - Device for the identification of secondary radar codes - Google Patents

Device for the identification of secondary radar codes Download PDF

Info

Publication number
FR2549967A1
FR2549967A1 FR8312541A FR8312541A FR2549967A1 FR 2549967 A1 FR2549967 A1 FR 2549967A1 FR 8312541 A FR8312541 A FR 8312541A FR 8312541 A FR8312541 A FR 8312541A FR 2549967 A1 FR2549967 A1 FR 2549967A1
Authority
FR
France
Prior art keywords
codes
memory
during
read
predetermined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8312541A
Other languages
French (fr)
Other versions
FR2549967B1 (en
Inventor
Jean-Yves Loison
Bernard Lagache
Norbert Ansquer
Joel Le Gallo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Priority to FR8312541A priority Critical patent/FR2549967B1/en
Publication of FR2549967A1 publication Critical patent/FR2549967A1/en
Application granted granted Critical
Publication of FR2549967B1 publication Critical patent/FR2549967B1/en
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/02—Comparing digital values
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
    • G01S13/74—Systems using reradiation of radio waves, e.g. secondary radar systems; Analogous systems
    • G01S13/76—Systems using reradiation of radio waves, e.g. secondary radar systems; Analogous systems wherein pulse-type signals are transmitted
    • G01S13/78—Systems using reradiation of radio waves, e.g. secondary radar systems; Analogous systems wherein pulse-type signals are transmitted discriminating between different kinds of targets, e.g. IFF-radar, i.e. identification of friend or foe
    • G01S13/781—Secondary Surveillance Radar [SSR] in general
    • G01S13/784—Coders or decoders therefor; Degarbling systems; Defruiting systems

Abstract

The device identifies secondary radar codes by comparison with predetermined codes. It consists of a read-write memory 1 into which is entered, during an initialisation stage, a first or second numerical value according to whether the entered address does or does not coincide with one of the predetermined numerically coded codes. During an identification stage, the read-write memory is accessed with read addresses corresponding to the secondary numerically coded radar codes to be identified. The identity of the code to be identified with one of the predetermined codes is then indicated by the numerical value obtained at the output of the memory 1. Application to secondary radars.

Description

DISPOSITIF D'IDENTIFICATION DE CODES DE RADARS SECONDAIRES
La présente invention concerne un dispositif d'identification de codes de radars secondaires.DEVICE FOR IDENTIFYING SECONDARY RADAR CODES
The present invention relates to a device for identifying secondary speed camera codes.

Le but de ces dispositifs est d'identifier les avions dont les codes de réponse, conformes aux normes de télécommunications aéronautiques de l'Organisation de l'Aviation Civile Internationale (Annexe 10) sont identiques à des codes prédéterminés. -
Il est connu d'utiliser des dispositifs comportant des circuits intégrés logiques comparateurs. Cependant, ces dispositifs deviennent complexes et consomment une énergie non négligeable quand le nombre de codes prédéterminés devient important. Ces dispositifs, sont de plus, mal adaptés à un décodage dit "par tranche d'altitude" qui consiste à identifier tous les avions dont l'altitude est comprise entre deux valeurs prédéterminées.The purpose of these devices is to identify aircraft whose response codes, which comply with the aeronautical telecommunications standards of the International Civil Aviation Organization (Annex 10), are identical to predetermined codes. -
It is known to use devices comprising logic integrated comparator circuits. However, these devices become complex and consume significant energy when the number of predetermined codes becomes large. These devices are moreover ill-suited to a so-called "altitude segment decoding" which consists in identifying all the planes whose altitude is between two predetermined values.

La présente invention permet d'éviter ces inconvénients. The present invention makes it possible to avoid these drawbacks.

Le dispositif suivant l'invention comporte une mémoire à écriturelecture qui est écrite, pendant une phase d'initialisation, avec une première ou une seconde valeur numérique, suivant que l'adresse d'écriture coïncide, ou non, avec l'un des codes prédéterminés, codés numériquement, et qui, pendant une phase d'identification, est lue avec des adresses de lecture correspondant aux codes de radars secondaires à identifier, codés numériquement, l'identité du code à identifier avec l'un des codes prédéterminés étant alors indiquée par la valeur numérique obtenue en sortie de la mémoire. The device according to the invention comprises a read-write memory which is written, during an initialization phase, with a first or a second numerical value, depending on whether or not the write address coincides with one of the codes predetermined, digitally coded, and which, during an identification phase, is read with reading addresses corresponding to the secondary speed camera codes to be identified, digitally coded, the identity of the code to be identified with one of the predetermined codes then being indicated by the numerical value obtained at the memory output.

Les objets et caractéristiques de la présente invention apparaîtront plus clairement à la lecture de la description suivante d'un exemple de réalisation, faite en relation avec la figure ci-annexée représentant un schéma du dispositif d'identification selon l'invention. The objects and characteristics of the present invention will appear more clearly on reading the following description of an exemplary embodiment, made in relation to the appended figure showing a diagram of the identification device according to the invention.

Le dispositif d'identification conforme à l'invention comporte une mémoire I à écriture-lecture, dont les entrées d'adresse AD sont reliées aux sorties d'un multiplexeur 2 muni lui-même de premières entrées de données
A destinées à recevoir les codes prédéterminés, CP, codés numériquement, et de secondes entrées de données B destinées à recevoir les codes à identifier, CI, également sous forme numérique.The identification device according to the invention comprises a write-read memory I, the address inputs AD of which are connected to the outputs of a multiplexer 2 itself provided with first data inputs
A intended to receive the predetermined codes, CP, digitally coded, and second data inputs B intended to receive the codes to be identified, CI, also in digital form.

Les codes prédéterminés, codés numériquement, sont avantageusement fournis par un microprocesseur dont le programme prend en compte ces codes. Le multiplexeur 2 est également muni d'une entrée de commande qui reçoit un signal de commande COM apte à sélectionner l'entrée A ou l'entrée B suivant que le dispositif est en phase d'initialisation ou en phase d'identification. The predetermined codes, digitally coded, are advantageously provided by a microprocessor whose program takes these codes into account. The multiplexer 2 is also provided with a control input which receives a control signal COM capable of selecting the input A or the input B depending on whether the device is in the initialization phase or in the identification phase.

Le signal COM est aussi appliqué à l'entrée de sélection d'écriturelecture de la mémoire 1, la mémoire 1 étant alors écrite ou lue suivant que le dispositif est en phase d'initialisation ou en phase d'identification. Sur les entrées-sorties de données E/S de la mémoire 1 sont connectées les sorties d'un tampon 3 à sorties trois états muni lui-même d'entrées de données destinées à recevoir les valeurs numériques VAL à inscrire dans la mémoire 1 pendant la phase d'initialisation (avantageusement fournies par le microprocesseur qui fournit les codes prédéterminés) et d'une entrée de commande qui reçoit le signal COM, le tampon 3 étant passant uniquement lorsque le dispositif est en phase d'initialisation. Lorsque le dispositif est en phase d'identification, on obtient sur les entrées-sorties de données de la mémoire 1 les valeurs numériques VAL lues dans cette mémoire. The COM signal is also applied to the write selection input for reading from memory 1, memory 1 then being written or read depending on whether the device is in the initialization phase or in the identification phase. On the I / O data inputs / outputs of memory 1 are connected the outputs of a buffer 3 with three state outputs itself provided with data inputs intended to receive the digital values VAL to be written in memory 1 during the initialization phase (advantageously provided by the microprocessor which supplies the predetermined codes) and a control input which receives the COM signal, the buffer 3 being on only when the device is in the initialization phase. When the device is in the identification phase, the digital values VAL read from this memory are obtained from the data inputs-outputs of memory 1.

En pratique les valeurs numériques VAL sont codées sur plusieurs éléments binaires, ce qui permet de fournir plus qu'une simple indication de coïncidence du code reçu avec l'un des codes prédéterminés (ce qui serait le cas si les valeurs VAL étaient codées sur un seul élément binaire), mais permet également de différencier les codes reçus les uns des autres, d'après le code prédéterminé avec lequel ils coïncident. In practice, the numerical values VAL are coded on several binary elements, which makes it possible to provide more than a simple indication of coincidence of the code received with one of the predetermined codes (which would be the case if the VAL values were coded on a only binary element), but also makes it possible to differentiate the codes received from each other, according to the predetermined code with which they coincide.

Le dispositif fonctionne de la façon suivante. La mémoire 1 est d'abord entièrement écrite avec le même élément binaire, par exemple "0". Ensuite, pendant la phase d'initialisation, le tampon 3 étant à l'état haute impédance, des "1" sont écrits dans la mémoire 1 aux adresses correspondant aux codes prédéterminés codés numériquement, et à des positions d'éléments binaires différentes suivant ces adresses. The device operates as follows. Memory 1 is first entirely written with the same binary element, for example "0". Then, during the initialization phase, the buffer 3 being in the high impedance state, "1s" are written in the memory 1 at the addresses corresponding to the predetermined digitally coded codes, and at different binary element positions according to these addresses.

Pendant la phase d'identitifcation, le tampon 3 étant passant, la mémoire 1 est lue, avec les adresses correspondant aux codes reçus. Dans l'exemple décrit, si les données obtenues en sortie de la mémoire 1 ne comportent que des "0", cela veut dire que le code reçu ne coïncide avec aucun des codes prédéterminés. Si elles comportent un "1", cela veut dire que le code reçu coïncide avec l'un des codes prédéterminés, qui est alors défini par la position du "1" dans le mot lu.  During the identification phase, the buffer 3 being on, the memory 1 is read, with the addresses corresponding to the codes received. In the example described, if the data obtained at the output of memory 1 only include "0", this means that the code received does not coincide with any of the predetermined codes. If they include a "1", this means that the code received coincides with one of the predetermined codes, which is then defined by the position of "1" in the word read.

Claims (4)

REVENDICATIONS 1. Dispositif d'identification de codes de radars secondaires, par comparaison avec des codes prédéterminés, caractérisé en ce qu'il comporte une mémoire à écriture-lecture (1) qui est écrite, pendant une phase d'initialisation, avec une première ou une seconde valeur numérique suivant que l'adresse d'écriture coïncide, ou non, avec l'un des codes prédéterminés, codés numériquement, et qui, pendant une phase d'identification, est lue avec des adresses de lecture correspondant aux codes de radar secondaires à identifier, codés numériquement, l'identité du code à identifier avec l'un des codes prédéterminés étant alors indiquée par la valeur numérique obtenue en sortie de la mémoire (1). 1. Device for identifying secondary radar codes, by comparison with predetermined codes, characterized in that it comprises a write-read memory (1) which is written, during an initialization phase, with a first or a second numerical value depending on whether the write address coincides or not with one of the predetermined codes, digitally coded, and which, during an identification phase, is read with read addresses corresponding to the radar codes secondary to be identified, digitally coded, the identity of the code to be identified with one of the predetermined codes then being indicated by the digital value obtained at the output of the memory (1). 2. Dispositif suivant la revendication 1, caractérisé en ce que la mémoire (1) est une mémoire à mots de "n" éléments binaires, ce qui permet d'associer des secondes valeurs numériques différentes aux différents codes prédéterminés. 2. Device according to claim 1, characterized in that the memory (1) is a word memory of "n" binary elements, which makes it possible to associate second different digital values with the different predetermined codes. 3. Dispositif suivant l'une des revendications 1 et 2, caractérisé en ce que la mémoire à écriture-lecture (1) est adressée par un multiplexeur (2) qui sélectionne les codes prédéterminés pendant la phase d'initialisation, et les codes à identifier pendant la phase d'identification. 3. Device according to one of claims 1 and 2, characterized in that the write-read memory (1) is addressed by a multiplexer (2) which selects the predetermined codes during the initialization phase, and the codes to identify during the identification phase. 4. Dispositif suivant l'une des revendications 1 à 3, caractérisé en ce que les premières et les secondes valeurs numériques sont appliquées à la mémoire à écriture-lecture (1) par l'intermédiaire d'un tampon à sorties trois états (3) qui est passant pendant la phase d'initialisation et bloqué pendant la phase d'identification.  4. Device according to one of claims 1 to 3, characterized in that the first and second digital values are applied to the write-read memory (1) by means of a three-state output buffer (3 ) which is active during the initialization phase and blocked during the identification phase.
FR8312541A 1983-07-29 1983-07-29 DEVICE FOR IDENTIFYING SECONDARY RADAR CODES Expired FR2549967B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR8312541A FR2549967B1 (en) 1983-07-29 1983-07-29 DEVICE FOR IDENTIFYING SECONDARY RADAR CODES

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8312541A FR2549967B1 (en) 1983-07-29 1983-07-29 DEVICE FOR IDENTIFYING SECONDARY RADAR CODES

Publications (2)

Publication Number Publication Date
FR2549967A1 true FR2549967A1 (en) 1985-02-01
FR2549967B1 FR2549967B1 (en) 1986-02-21

Family

ID=9291232

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8312541A Expired FR2549967B1 (en) 1983-07-29 1983-07-29 DEVICE FOR IDENTIFYING SECONDARY RADAR CODES

Country Status (1)

Country Link
FR (1) FR2549967B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0385158A2 (en) * 1989-03-03 1990-09-05 Alcatel SEL Aktiengesellschaft Pulse spacing decoding

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3058104A (en) * 1959-11-02 1962-10-09 Sperry Rand Corp Decoder-indicator
DE3149926A1 (en) * 1980-12-16 1982-08-19 RCA Corp., 10020 New York, N.Y. Programmable comparison circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3058104A (en) * 1959-11-02 1962-10-09 Sperry Rand Corp Decoder-indicator
DE3149926A1 (en) * 1980-12-16 1982-08-19 RCA Corp., 10020 New York, N.Y. Programmable comparison circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0385158A2 (en) * 1989-03-03 1990-09-05 Alcatel SEL Aktiengesellschaft Pulse spacing decoding
EP0385158A3 (en) * 1989-03-03 1991-05-08 Alcatel SEL Aktiengesellschaft Pulse spacing decoding
US5093844A (en) * 1989-03-03 1992-03-03 Standard Elektrik Lorenz Aktiengesellschaft Pulse-spacing decoder

Also Published As

Publication number Publication date
FR2549967B1 (en) 1986-02-21

Similar Documents

Publication Publication Date Title
US4675646A (en) RAM based multiple breakpoint logic
EP0267114B1 (en) Integrated circuit for memorizing and confidentially processing information, comprising an anti-fraud device
EP1072024A1 (en) Method for switching applications on a multiple application chip card
FR2585859A1 (en) VECTOR MASK OPERATION CONTROL UNIT.
US3667054A (en) Pulse train decoder with pulse width rejection
FR2518332A1 (en) CIRCUIT FOR DETECTING THE SIGNAL GENERATION SEQUENCE
US5115503A (en) System for adapting its clock frequency to that of an associated bus only when it requires usage thereof
FR2549967A1 (en) Device for the identification of secondary radar codes
FR2602601A1 (en) MEMORY INITIALIZATION SYSTEM
FR2588088A1 (en) DEVICE FOR GENERATING TIME SIGNALS
EP0683455B1 (en) Microcomputer with integrated breakpoint circuit triggered by combined events
FR2600794A1 (en) SYSTEM FOR CONTROLLING ARITHMETIC OPERATIONS ON POLYNOMIAL VECTORS
CN117850895B (en) Method and device for starting equipment based on boot loader and electronic equipment
EP0138709B1 (en) Checking the loading of series-parallel-type integrated circuits having a load register distinct from output stages
US5245562A (en) Accumulating arithmetic memory integrated circuit
FR2638550A1 (en) REMOTE TERMINAL INTERFACE FOR ON-BOARD ELEMENTS
KR100322547B1 (en) Method for downloading dsp program and device thereof
EP0328436B1 (en) Method and device for the partial decoding of the header of a communication message sent by a first station towards at least a second station, especially in a motor vehicle
EP0957435A1 (en) Microprocessor interface with an external memory optimized by an anticipated decoding system
US5023822A (en) Pulse ratio system
EP0431688A1 (en) Data transfer apparatus
CN117850895A (en) Method and device for starting equipment based on boot loader and electronic equipment
FR2617997A1 (en) Microcomputer with programmable memory, for monitoring the number of write events in the memory
FR2558633A1 (en) DATA STORAGE APPARATUS
SU1262494A1 (en) Device for controlling memory access

Legal Events

Date Code Title Description
ST Notification of lapse