FR2537818A1

FR2537818A1 - CIRCUIT AND METHOD FOR DECODING ANALOGUE OR DIGITAL DELAY LINE CHROMINANCE IN A PAL OR SECAM TELEVISION SYSTEM

Info

Publication number: FR2537818A1
Application number: FR8220775A
Authority: FR
Inventors: Patrick Douziech; Michel Imbert
Original assignee: Thomson CSF SA
Current assignee: Thales SA
Priority date: 1982-12-10
Filing date: 1982-12-10
Publication date: 1984-06-15
Also published as: JPH0582115B2; DE3374641D1; EP0116794A1; US4553156A; ATE30997T1; EP0116794B1; JPS59171291A; FR2537818B1

Abstract

LA PRESENTE INVENTION CONCERNE UN CIRCUIT D'ADAPTATION PERMETTANT DE CONNECTER UN CIRCUIT INTEGRE DE DECODAGE DE CHROMINANCE 1 NORMALEMENT CONNECTE PAR DES BORNES 3 ET 4 A UNE LIGNE A RETARD ANALOGIQUE CLASSIQUE 2 POUR LE RENDRE COMPATIBLE AVEC UNE LIGNE A RETARD NUMERIQUE. CE CIRCUIT D'ADAPTATION COMPREND UN COMMUTATEUR 22 CONNECTANT ALTERNATIVEMENT CHACUNE DES SORTIES A ET B DU CIRCUIT INTEGRE 1 A UN CONVERTISSEUR ANALOGIQUE-NUMERIQUE 24 RELIE A UNE LIGNE A RETARD NUMERIQUE 26, A UN CONVERTISSEUR NUMERIQUE-ANALOGIQUE 27, PUIS A UN COMMUTATEUR AIGUILLANT LE SIGNAL ALTERNATIVEMENT VERS CHACUN DE DEUX SOMMATEURS 20 ET 21 DONT LES AUTRES ENTREES RECOIVENT DIRECTEMENT LES SORTIES A ET B DU CIRCUIT INTEGRE 1. LES SOMMATEURS FOURNISSENT DONC RESPECTIVEMENT LES SIGNAUX DE CHROMINANCE R-Y ET B-Y.THE PRESENT INVENTION CONCERNS AN ADAPTATION CIRCUIT FOR CONNECTING AN INTEGRATED CHROMINANCE DECODING CIRCUIT 1 NORMALLY CONNECTED BY TERMINALS 3 AND 4 TO A CLASSIC ANALOGUE DELAY LINE 2 TO MAKE IT COMPATIBLE WITH A NUMERICAL DELAY LINE. THIS ADAPTER CIRCUIT INCLUDES A SWITCH 22 ALTERNATIVELY CONNECTING EACH OF THE OUTPUTS A AND B OF THE INTEGRATED CIRCUIT 1 TO AN ANALOG-TO-DIGITAL CONVERTER 24 CONNECTED TO A DIGITAL-DELAYED LINE 26, TO A DIGITAL-TO-ANALOG CONVERTER 27, THEN TO A SWITCH THE SIGNAL ALTERNATIVELY TOWARDS EACH TWO SUMS 20 AND 21 OF WHICH THE OTHER INPUTS RECEIVE DIRECTLY THE OUTPUTS A AND B OF THE INTEGRATED CIRCUIT 1. THE SUMS THEREFORE PROVIDE THE SIGNALS OF CHROMINANCE RY AND BY RESPECTIVELY.

Description

CIRCUIT ET PROCEDE DE DECODAGE DE CHROMINANCE A LIGNE A RETARDDELAY LINE CHROMINANCE DECODING CIRCUIT AND METHOD

ANALOGIQUE OU NUMERIQUE DANS UN SYSTEME DE TELEVISION ANALOGUE OR DIGITAL IN A TELEVISION SYSTEM

DE TYPE PAL OU SECAM.PAL OR SECAM TYPE.

La présente invention concerne le domaine des circuits de télévision couleur et, plus particulièrement, des circuits de décodage de chrominance Elle s'applique notamment à la réception The present invention relates to the field of color television circuits and, more particularly, to chrominance decoding circuits. It applies in particular to reception

d'émissions télévisées transmises selon les normes SECAM ou PAL. of television broadcasts transmitted according to SECAM or PAL standards.

A titre de rappel, la figure 1 représente la structure de deux lignes successives transmises dans un système de télévision couleur du type SECAM dans le cas o l'émetteur fournit l'image d'une mire de barres verticales colorées, la barre de gauche étant blanche et celle de droite noire Pour chaque couleur, on observe la superposition d'un signal continu portant une information de luminance et d'un signal alternatif dont la As a reminder, FIG. 1 represents the structure of two successive lines transmitted in a color television system of the SECAM type in the case where the transmitter provides the image of a target of colored vertical bars, the left bar being white and the one on the right black For each color, we observe the superposition of a continuous signal carrying luminance information and an alternating signal whose

modulation porte une information de chrominance. modulation carries chrominance information.

Dans les systèmes PAL et SECAM, pour disposer de toutes les informations de chrominance relatives à une ligne affichée, il faut disposer simultanément d'informations partielles se trouvant In PAL and SECAM systems, to have all the chrominance information relating to a displayed line, partial information must be available simultaneously

sur deux lignes émisés successives. on two successive lines.

Ainsi, un circuit de décodage de chrominance se présente très schématiquement de la façon illustrée en figure 2 A partir de signaux d'entrée I correspondant au signal vidéo composite, un circuit intégré 1 fournit sur ses voies de sortie A et B les signaux de chrominance R-Y et B-Y Au circuit intégré est nécessairement associée une ligne à retard 2, la valeur du retard Thus, a chrominance decoding circuit is very schematically presented in the manner illustrated in FIG. 2 From input signals I corresponding to the composite video signal, an integrated circuit 1 supplies the chrominance signals on its output channels A and B RY and BY The integrated circuit is necessarily associated with a delay line 2, the value of the delay

correspondant à la durée d'une ligne, c'est-à-dire 64 microsecon- corresponding to the duration of a line, i.e. 64 microseconds-

des dans le cas d'une émission à 625 lignes par image Ainsi, il est possible de combiner à un certain niveau du circuit intégré 1 les signaux relatifs à une ligne émise avec ceux de la ligne émise in the case of a transmission with 625 lines per image Thus, it is possible to combine at a certain level of the integrated circuit 1 the signals relating to a transmitted line with those of the transmitted line

précédemment, le résultat de cette combinaison permettant de four- previously, the result of this combination allowing

nir les signaux de chrominance R-Y et B-Y relatifs à une ligne à afficher Bien qu'ils ne soient pas représentés dans la figure, certains éléments discrets sont généralement associés au circuit Define the chrominance signals R-Y and B-Y relative to a line to be displayed Although they are not represented in the figure, certain discrete elements are generally associated with the circuit

intégré 1, essentiellement des condensateurs de forte valeur uti- integrated 1, mainly high value capacitors

les pour les circuits de filtrage, par exemple au niveau du filtre them for filter circuits, for example at the filter

en cloche d'un décodeur SECAM.in the bell of a SECAM decoder.

A l'heure actuelle, le plus généralement, la ligne à At present, most generally, the line to

retard 2 est une ligne à retard ultrasonique. delay 2 is an ultrasonic delay line.

Un inconvénient d'une telle ligne à retard est que c'est un composant encombrant D'autre part, la prévision d'une ligne à retard ultrasonique dans un décodeur SECAM est susceptible d'intrduire une certaine diaphotie, c'est-à-dire un mélange des informations contenues dans deux lignes successives Dans le cas d'un décodeur PAL, il est nécessaire d'associer à une ligne à retard ultrasonique au moins deux moyens de réglage, ce qui A drawback of such a delay line is that it is a bulky component. On the other hand, the provision of an ultrasonic delay line in a SECAM decoder is likely to introduce a certain crosstalk, that is to say say a mixture of the information contained in two successive lines In the case of a PAL decoder, it is necessary to associate with an ultrasonic delay line at least two adjustment means, which

augmente le coût de fabrication -increases manufacturing cost -

Ainsi, on a suggéré de remplacer la -ligne à retard ultrasonique par une ligne à retard numérique, les inconvénients Thus, it has been suggested to replace the ultrasonic delay line with a digital delay line, the disadvantages

d'encombrement, de diaphotie et de réglage étant alors supprimés. size, crosstalk and adjustment then being eliminated.

Touteflis, étant donné la différence des phénomènes physiques mis en oeuvre dans une ligne à retard ultrasonique et dans une ligne à retard numérique, ces lignes ne doivent pas être placées au même étage du circuit intégré de décodage 1; et ce, notamment du fait qu'une ligne à retard ultrasonique agit sur des signaux à fr 9 queuce élevée, c'est-à- dire que l'on doit envoyer dans cette ligne à retard les signaux de chrominance avant leur démodulation, tandis qu'une ligne à retard numérique agit de préférence sur des signaux à plus faible fréquence et donc on lui envoie les signaux de chr -inance démodulés En conséquence, on a généralement pense, pour utiliser une ligne à retard numérique plut 8 t qu'une ligne à retard ultrasonique, à modifier complètement l'architecture du Touteflis, given the difference of the physical phenomena implemented in an ultrasonic delay line and in a digital delay line, these lines must not be placed on the same stage of the integrated decoding circuit 1; and this, in particular due to the fact that an ultrasonic delay line acts on signals with a high signal fr 9, that is to say that the chrominance signals must be sent in this delay line before their demodulation, while that a digital delay line acts preferably on lower frequency signals and therefore the demodulated chr -inance signals are sent to it Consequently, it has generally been thought, to use a digital delay line rather than 8 t that a ultrasonic delay line, to completely modify the architecture of the

circuit intégré 1 On augmente ainsi le coût du passage d'un cir- integrated circuit 1 This increases the cost of passing a circuit

cuit intégré à lignes ultrasoniques à un circuit intégré à lignes à retard numériques puisqu'il faut prévoir une reconception cooked integrated with ultrasonic lines to an integrated circuit with digital delay lines since it is necessary to redesign

d'ensemble du circuit intégré.of the integrated circuit.

A l'heure actuelle, les lignes à retard ultrasoniques sont encore généralement moins coûteuses que les lignes à retard numériques Mais, l'évolution des technologies laisse penser que ce rapport de prix va prochainement s'inverser Ainsi, la présente invention prévoit un moyen d'adaptation pour utiliser un circuit intégre 1 classique, normalement associé à une ligne à retard ultrasonique, et permettre l'utilisation de ce circuit avec une ligne à retard numérique sans aucune modification et, notamment, sans qu'il soit nécessaire de prévoir des bornes d'accès supplémentaires qui, comme cela est bien connu dans la technique, constituent un facteur important d'augmentation de coût d'un cir- At present, the ultrasonic delay lines are still generally less expensive than the digital delay lines. However, the evolution of technologies suggests that this price ratio will soon be reversed. Thus, the present invention provides a means of adaptation to use a conventional integrated circuit 1, normally associated with an ultrasonic delay line, and allow the use of this circuit with a digital delay line without any modification and, in particular, without the need to provide terminals additional access which, as is well known in the art, is an important factor in increasing the cost of a circuit.

cuit intégré Ainsi, un constructeur de téléviseur, utilisant nor- built-in baked So a TV builder, using nor-

malement des circuits intégrés classiques associés à des lignes à retard ultrasoniques, pourra, dès que le rapport des prix entre lignes à retard numériques et lignes à retard ultrasoniques s'inversera, employer selon l'invention le même circuit intégré classique avec une ligne à retard numérique Il pourra également, s'il souhaite faire des appareils de haut de gamme à ligne à retard numérique, même au-prix d'une augmentation de coût, adapter sans difficulté une ligne a retard numérique tout en gardant le même circuit intégré classique comme élément principal du décodeur. Pour atteindre ces objets, laprésente invention prévoit un circuit de décodage de chrominance à ligne à retard numérique pour systèmes de type PAL ou SECAM comprenant un circuit de décodage de chrominance classique comportant lui-même un circuit intégré muni de deux bornes normalement connectées à une ligne à retard analogique ultrasonique classique, par exemple à ondes de volume, et deux bornes de sortie fournissant normalement, quand la ligne à retard classique est connectée, les signaux de chrominance R-Y et B-Y Dans le circuit selon l'invention, la ligne à retard ultrasonique n'est pas utilisée et les bornes correspondantes ne sont pas connectéeso Par contre, ce circuit de décodage comprend un circuit d'adaptation connecté aux bornes de sortie du circuit classique, ce circuit d'adaptation comprenant lui-même: une première voie reliant la première borne de sortie à une première entrée d'un premier sommateur, une deuxième voie reliant la maliciously conventional integrated circuits associated with ultrasonic delay lines, may, as soon as the price ratio between digital delay lines and ultrasonic delay lines reverse, use according to the invention the same conventional integrated circuit with a delay line digital It can also, if it wishes to make high-end devices with a digital delay line, even at the cost of an increase in cost, easily adapt a digital delay line while keeping the same conventional integrated circuit as main element of the decoder. To achieve these objects, the present invention provides a digital delay line chrominance decoding circuit for PAL or SECAM type systems comprising a conventional chrominance decoding circuit itself comprising an integrated circuit provided with two terminals normally connected to a line. with conventional ultrasonic analog delay, for example with volume waves, and two output terminals normally supplying, when the conventional delay line is connected, the chrominance signals RY and BY In the circuit according to the invention, the ultrasonic delay line is not used and the corresponding terminals are not connected o On the other hand, this decoding circuit comprises an adaptation circuit connected to the output terminals of the conventional circuit, this adaptation circuit itself comprising: a first channel connecting the first output terminal to a first input of a first adder, a second channel connecting the

deuxième borne de sortie à une première entrée d'un deuxième som- second output terminal to a first input of a second sum

mateur; et une troisième voie comprenant successivement: un com- mateur; and a third channel successively comprising: a com-

mutateur à deux entrées et une sortie dont chaque entrée est alternativement connectée à chacune des bornes de sortie à une fréquence Hi, un convertisseur analogique-numérique actionné à une fréquence H 2, une ligne a retard numérique actionnée à une mutator with two inputs and one output, each input of which is alternately connected to each of the output terminals at a frequency Hi, an analog-digital converter actuated at a frequency H 2, a digital delay line actuated at one

fréquence H 2, un convertisseur numérique-analogique, et un com- frequency H 2, a digital-analog converter, and a com-

mutateur à une entrée et deux sorties, chaque sortie étant connectée à une deuxième entrée des premier et deuxième sommateurs à la fréquence Hi Ainsi, les sommateurs fournissent les signaux mutator with one input and two outputs, each output being connected to a second input of the first and second summers at the Hi frequency. Thus, the summers provide the signals

B-Y et R-Y recherchés.B-Y and R-Y searched.

La ligne à retard numérique peut être constituée d'un registre à décalage à N bits en parallèle et à p cellules, le nombre p étant tel que p/H 2 soit égal au retard souhaité Dans le cas du système PAL, on choisira de préférence pour H 2 la fréquence The digital delay line can be made up of a shift register with N bits in parallel and with p cells, the number p being such that p / H 2 is equal to the desired delay. In the case of the PAL system, it is preferable to choose for H 2 the frequency

de sous-porteuse et pour H 1 la demi-fréquence de sous-porteuse. of subcarrier and for H 1 the half-frequency of subcarrier.

Dans le cas du système SECAM, on choisira pour H 2 une fréquence égale à ou voisine de l'une des deux fréquences de sous-porteuse In the case of the SECAM system, a frequency equal to or close to one of the two subcarrier frequencies will be chosen for H 2

et pour H 1 la demi-fréquence de ligne. and for H 1 the line half frequency.

Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront exposés plus en détail These and other objects, features and advantages of the present invention will be discussed in more detail.

dans la description ci-après d'un mode de réalisation particulier in the description below of a particular embodiment

faite en relation avec les figures jointes parmi lesquelles: la figure 1, décrite précédemment, représente très schématiquement l'allure du signal vidéo composite pour deux lignes successives de télévision, la figure 2, décrite précédemment, représente très schématiquement la conception d'un décodeur de chrominance dans un système PAL ou SECAM, la figure 3 représente sous forme de blocs un circuit de décodage de chrominance classique selon le système SECAM, les figures 4 A à 4 D représentent symboliquement la succession de signaux reçus et fournis par un circuit de décodage de chrominance dans divers cas, la figure 5 représente sous forme de blocs un circuit d'adaptation selon la présente invention A titre de rappel, et pour mieux faire comprendre la présente invention, la figure 3 indique sous forme de blocs les constituants principaux d'un circuit de décodage de chrominance classique adapté au système SECA Mo On retrouve, désigné par le cadre en pointillés, le circuit intégré 1 de la figure 2 auquel est connectée une ligne à retard 2 par l'intermédiaire de bornes 3 et 4 Le circuit reçoit un signal vidéo composite I et en filtre les sous-porteuses de chrominance par un filtre en cloche 10 dont la sortie est appliquée à des limiteurs 11 et 12, d'une part directement, et d'autre part par l'intermédiaire de la ligne à retard 2 Chaque limiteur a sa sortie connectée à une entrée d'un circuit permutateur 13 qui connecte alternativement chacun des limiteurs à chacun de deux démodulateurs 14 et 15 sous la commande made in relation to the attached figures among which: FIG. 1, described previously, very schematically represents the shape of the composite video signal for two successive television lines, FIG. 2, described previously, very schematically represents the design of a decoder of chrominance in a PAL or SECAM system, FIG. 3 represents in the form of blocks a conventional chrominance decoding circuit according to the SECAM system, FIGS. 4 A to 4 D symbolically represent the succession of signals received and supplied by a decoding circuit of chrominance in various cases, FIG. 5 represents in the form of blocks an adaptation circuit according to the present invention. As a reminder, and to better understand the present invention, FIG. 3 indicates in the form of blocks the main constituents of a classic chrominance decoding circuit adapted to the SECA Mo system We find, designated by the dotted frame, the integrated circuit 1 of the a figure 2 to which is connected a delay line 2 via terminals 3 and 4 The circuit receives a composite video signal I and filters the chrominance subcarriers by a bell filter 10 whose output is applied to limiters 11 and 12, on the one hand directly, and on the other hand via the delay line 2 Each limiter has its output connected to an input of a permutation circuit 13 which alternately connects each of the limiters to each of two demodulators 14 and 15 under the control

d'un signal en créneaux à la demi-fréquence de ligne FL/2 La sor- of a signal in slots at the line half-frequency FL / 2 The output

tie de démodulateur 14 sur une voie A sera donc le signal de chro- tie of demodulator 14 on a channel A will therefore be the signal of chro-

minance R-Y (ou B-Y) et le signal à la sortie du démodulateur 15 sur une voie B sera le signal de chrominance B-Y (ou R-Y) En fait, dans le système SECAM, les sous-porteuses de chrominance minance R-Y (or B-Y) and the signal at the output of the demodulator 15 on a channel B will be the chrominance signal B-Y (or R-Y) In fact, in the SECAM system, the chrominance subcarriers

sont modulées en fréquence et les démodulateurs seront des discri- are frequency modulated and the receivers will be discri-

minateurs de fréquence Une description plus détaillée du circuit frequency timers A more detailed description of the circuit

de la figure 3 pourra se trouver dans tout ouvrage de référence in Figure 3 can be found in any reference work

classique sur les téléviseurs couleur. classic on color TVs.

Comme le montre la figure 4 A, si l'on considère les pha- As shown in Figure 4 A, if we consider the pha-

ses successives du signal I lors de chaque durée de ligne, on a, pendant une première durée de ligne, un signal Il correspondant à its successive of the signal I during each line duration, there is, for a first line duration, a signal Il corresponding to

des informations R-Y, puis un signal 12 correspondant à des infor- R-Y information, then a signal 12 corresponding to information

mations B-Y et ainsi de suite Les sorties normales du circuit de la figure 3 utilisant une ligne à retard sont les sorties AI et Bl représentées en figure 4 B composées d'une succession de signaux mations B-Y and so on The normal outputs of the circuit of figure 3 using a delay line are the outputs AI and Bl represented in figure 4 B composed of a succession of signals

R-Y et d'une succession de signaux B-Y, respectivement. R-Y and a succession of B-Y signals, respectively.

Si l'on débranche ou plut 8 t si l'on ne branche pas la ligne à retard 2 aux bornes 3 et 4, on obtiendra sur la voie A et sur la voie B respectivement les signaux A 2 et B 2 illustrés en figure 4 C, c'est-àdire pendant la durée d'une ligne un signal R-Y suivi d'un blanc, suivi d'un signal R-Y suivi d'un blanc et ainsi de suite sur la voie A 2, puis un blanc suivi d'un signal B-Y, suivi d'un blanc, suivi d'un signal B-Y et ainsi de suite sur la If one disconnects or rains 8 t if one does not connect the delay line 2 to terminals 3 and 4, one will obtain on channel A and on channel B respectively the signals A 2 and B 2 illustrated in figure 4 C, that is to say during the duration of a line an RY signal followed by a blank, followed by an RY signal followed by a blank and so on on channel A 2, then a blank followed by a BY signal, followed by a blank, followed by a BY signal and so on on the

voie B 2.track B 2.

Pour ne pas alourdir la présente description, on ne In order not to overburden this description, we do not

reprendra pas en détail la structure d'un circuit de décodage de chrominance adapté au système PAL, mais on peut montrer qu'avec un will not repeat in detail the structure of a chrominance decoding circuit adapted to the PAL system, but it can be shown that with a

tel circuit, si l'on supprime la ligne à retard, on trouve en sor- such circuit, if we remove the delay line, we find in

tie sur la voie A, un signal A 3 comprenant successivement une tied on channel A, a signal A 3 successively comprising a

information R-Y additionnée d'une constante a, puis une infor- R-Y information plus a constant a, then an information

mation R-Y à laquelle est soustraite cette constante a, c'est-à- mation R-Y from which this constant a is subtracted, i.e.

dire une succession R-Y+a, R-Y-a, R-Y+a, R-Y-a et ainsi de suite. De même, sur la voie B, on trouve un signal B 3 constitué d'une succession d'informations B-Y plus une constante b et B-Y moins une constante b c'est-à-dire successivement des informations B-Y+b, B-Y-b, B-Y+b, B-Y-b et ainsi de suite Les constantes a et b sont principalement dues à la diaphotie entre les démodulateurs say a succession R-Y + a, R-Y-a, R-Y + a, R-Y-a and so on. Similarly, on channel B, there is a signal B 3 consisting of a succession of information BY plus a constant b and BY minus a constant b, that is to say successively information B-Y + b, BYb , B-Y + b, BYb and so on The constants a and b are mainly due to the crosstalk between the demodulators

et aux erreurs de phase de la transmission. and transmission phase errors.

Le circuit d'adaptation selon la présente invention a pour but, en recevant des signaux tels que A 2 et B 2 ou A 3 et B 3, The purpose of the adaptation circuit according to the present invention is, by receiving signals such as A 2 and B 2 or A 3 and B 3,

de refournir en sortie des signaux tels que Al et Bl. to supply signals such as Al and Bl at the output.

La figure 5 représente un exemple de circuit Figure 5 shows an example of a circuit

d'adaptation selon la présente invention sous forme schématique. adaptation according to the present invention in schematic form.

On peut y voir le circuit intégré 1 recevant le signal vidéo com- You can see the integrated circuit 1 receiving the video signal

posite I et dont les bornes 3 et 4 ne sont pas connectées Les voies A et B sont respectivement connectées à une première entrée d'additionneurs 20 et 21 -Les voies A et B sont également reliées à chacune des entrées d'un commutateur 22 connectant alternativement chacune des entrées vers une sortie 23 reliée à un convertisseur analogique-numérique 24 alimentant par un bus 25 une ligne à retard numérique 26 constituée par exemple par un registre à décalage à plusieurs bits en parallèle, chacune des cellules d'entrée recevant l'un des bits de sortie du convertisseur analogique-numérique La sortie de la ligne à retard numérique 26 posite I and whose terminals 3 and 4 are not connected The channels A and B are respectively connected to a first input of adders 20 and 21 -The channels A and B are also connected to each of the inputs of a switch 22 connecting alternately each of the inputs to an output 23 connected to an analog-digital converter 24 supplying by a bus 25 a digital delay line 26 constituted for example by a shift register with several bits in parallel, each of the input cells receiving the one of the analog-digital converter output bits The output of the digital delay line 26

est envoyée par l'intermédiaire d'un convertisseur numérique- is sent via a digital converter-

analogique 27 à l'entrée d'un commutateur 28 à deux sorties, ce analog 27 at the input of a switch 28 with two outputs, this

commutateur dirigeant alternativement le signal d'entrée vers cha- switch alternately directing the input signal to each

cune des sorties Chacune des sorties du commutateur 28 est each of the outputs Each of the outputs of switch 28 is

dirigée vers la deuxième entrée des sommateurs 20 et 21. directed to the second entry of summers 20 and 21.

Le convertisseur analogique-numérique 24 et la ligne à retard 26 reçoivent une fréquence d'horloge H 2, par exemple la fréquence de la sous-porteuse couleur dans le système PAL, cette même fréquence dans un système bistandard PAL-SECAM, et une 25378 i 8 fréquence fixe choisie 2 par exemple voisine de l'une des fréquences des sous-porteuses dans un système SECAM Cette fréquence H 2 est liée au nombre de cellules du registre à décalage 26 pour que l'on obtienne le décalage voulu, c'est-à- dire par exemple 64 microsecondes dans un système de télévision à 625 lignes classique Rappelons que la fréquence de la sous-porteuse couleur dans le système PAL est de 4,43 M Hz et qu'il faudra alors prévoir un registre de 284 cellules du type "fifo" (premier entré, premier sorti), ce registre pouvant comprendre six rangées de cellules en parallèle dans le cas o l'on estime qu'une précision The analog-digital converter 24 and the delay line 26 receive a clock frequency H 2, for example the frequency of the color subcarrier in the PAL system, this same frequency in a bistandard PAL-SECAM system, and a 25378 i 8 fixed frequency chosen 2 for example close to one of the frequencies of the subcarriers in a SECAM system This frequency H 2 is linked to the number of cells of the shift register 26 so that the desired offset is obtained, c ' that is to say for example 64 microseconds in a conventional 625 line television system Recall that the frequency of the color subcarrier in the PAL system is 4.43 M Hz and that it will then be necessary to provide a register of 284 "fifo" type cells (first in, first out), this register being able to include six rows of cells in parallel in the case where it is estimated that a precision

de six bits est suffisante.of six bits is sufficient.

Les commutateurs 22 et 28 sont actionnés à une fréquence Hl Dans le cas du système PAL, ou, comme le montre la figure 4 D, il existe à tout instant un signal présent et devant Etre traité sur chacune des voies A et B, il convient de choisir une fréquence élevée comme fréquence d'aiguillage Cette fréquence peut être par The switches 22 and 28 are actuated at a frequency H1 In the case of the PAL system, or, as shown in FIG. 4D, there is at all times a signal present and having to be processed on each of the channels A and B, it is advisable choose a high frequency as the referral frequency This frequency can be

exemple la moitié de la fréquence de la sous-porteuse ( 2,215 M Hz). example half the frequency of the subcarrier (2.215 M Hz).

Dans le cas du système SECAM, une vitesse de commutation aussi rapide est inutile puisqu'il n'existe pas de signaux simultanément présents sur chacune des voies A et B Il suffira donc d'effectuer les commutations à la demi-fr 5 quence ligne (de l'ordre de 7,8 k Hz) bien qu'on puisse toutefois adopter si on le souhaite une In the case of the SECAM system, such a fast switching speed is useless since there are no signals present simultaneously on each of the channels A and B It will therefore suffice to carry out the switching at half-frequency 5 line frequency ( of the order of 7.8 k Hz) although one can however adopt if desired

fréquence de commutation plus élevée. higher switching frequency.

On voit donc qu'avec le dispositif selon la présente invention, on additionne au niveau de chacun des sommateurs 20 et 21 des informations présentes sur chacune des voies A et B et distantes de la durée d'une ligne On obtiendra donc dans le cas des systèmes PAL et SECAM, des signaux directement proportionnels à R-Y et à B-Y Ceci est clair dans le cas du système SECAM et on voit que dans le cas du système PAL, les constantes additives et It can therefore be seen that with the device according to the present invention, information is present at each of the summers 20 and 21 present on each of the channels A and B and distant from the duration of a line. PAL and SECAM systems, signals directly proportional to RY and BY This is clear in the case of the SECAM system and we see that in the case of the PAL system, the additive constants and

soustractives s'éliminent.subtractive are eliminated.

L'ensemble -des circuits représentés à la sortie des voies A et B peut simplement être intégrable sur un circuit intégré unique d'une complexité moyenne et l'on peut espérer que, dans un proche avenir, un tel circuit atteigne un coût inférieur à The set of circuits represented at the output of channels A and B can simply be integrated on a single integrated circuit of average complexity and it is hoped that, in the near future, such a circuit will reach a cost lower than

celui d'une ligne à retard ultrasonique. that of an ultrasonic delay line.

25378 i 825378 i 8

Claims

CLAIMS.

1 Method for manufacturing a chrominance decoding circuit, characterized in that it comprises the following steps:

use a standard chrominance decoding circuit

that consists in particular of an integrated circuit (1) including two terminals

(3,4) are intended to be connected to an analog delay line

than conventional (2) and two output terminals (A and B) of which are intended to supply the chrominance signals B-Y and R-Y, do not connect the analog delay line,

connect the circuit outputs to an adapter circuit

A digital delay line station comprising a first channel connecting the first output terminal to a first input of a first adder (20), a second channel connecting the second output terminal to a first input of a second adder (21 ), a third channel successively comprising: a switch (22) with two inputs and an output each input of which is alternately connected to each of the outputs (A and B) of the integrated circuit 6, at a frequency R 1, an analog-digital converter (24) actuated at a frequency H 2, a digital delay line (26) actuated at the frequency H 2, a digital-analog converter (27),

a switch (28) with one input and two outputs, each output

tie being connected to a second input of the first and

second summers at frequency Hl, 'the outputs of the som-

maters providing the B-Y and R-Y signals.

2 Digital delay line chrominance decoding circuit for PAL or SECAMI type system including a circuit

of conventional chrominance decoding itself comprising a circuit

integrated baked (1) provided with two terminals (3, 4) normally connected to a conventional analog delay line (2), for example with volume waves, and two output terminals normally supplying when the conventional delay line is connected, the chrominance signals RY and BY, characterized in that the delay line is not used and that the corresponding terminals are not connected and in that this decoding circuit further comprises an adaptation circuit connected to the output terminals of the conventional circuit, this adaptation circuit comprising: a first channel connecting the first output terminal (A) to a first input of a first adder (20), a second channel connecting the second output terminal (B ) at a first input of a second adder (21), a third channel successively comprising a switch (22) with two inputs and an output, each input of which is alternately connected to each of the outputs of the conventional circuit, at a frequency Hi, an analog-digital converter (24) operated at a frequency H 2, a digital delay line (26) operated at the frequency H 2, a digital-analog converter (27),

a switch (28) with one input and two outputs, each output

tie being connected to a second input of the first and

second summers, at the HI frequency, the outputs of the

maters providing the B-Y and R-Y signals.

3 Chroma decoding circuit according to the res

dication 2, characterized in that the digital delay line is

a shift register with N bits in parallel and number of cells

the p such that p / H 2 is equal to the desired delay.

4 Chrominance decoding circuit according to the res

dication 2, adapted to the PAL system, characterized in that the frequency 112 is the frequency of the color subcarrier and in that

that the frequency Hl is equal to half of this frequency.

Chroma decoding circuit according to claim 2, adapted to the SECAM system, characterized in that the

frequency H 2 is a frequency close to the sub-

color carrier and in that the frequency Hl is equal to half

line frequency.