FR2529412A1

FR2529412A1 - High-precision auto-calibrating D=A converter - periodically tests output against standard and performs correction on a continuous basis

Info

Publication number: FR2529412A1
Application number: FR8211212A
Authority: FR
Inventors: Andre Bourdoux; Francois De Massol
Original assignee: Thomson CSF SA
Current assignee: Thales SA
Priority date: 1982-06-25
Filing date: 1982-06-25
Publication date: 1983-12-30
Also published as: FR2529412B1

Abstract

D-A converters convert the 11 bits of least weight of a 16 bit digital number into the sum of currents (L1, I2) with a precision of 1/2x2(power 17) of the current due to 1 of the weightiest of the 16 bits. A 5 bit DAC converts the weightiest 5 bits into a current with a precision of only 1/2(power 12). Whenever these 5 bits are at the mid-values 10000 or 01111 the output of a 5 bit counter (32) replaces them as input to the 5 bit DAC. The current now corresponds to each of the 31 non-zero test inputs in turn; it is compared with a reference current to ascertain whether it is a multiple. If not a multiple, any discrepancy is stored digitally in a RAM. These correction numbers provide a correction current via a correction converter, to the current to bring it to the required precision. A substitution current replaces the current whilst it is disconnected for calibration of the 5 bit DAC.

Description

CONVERTISSEUR NUNERIQUE-ANALOGIQUE DE HAUTE RESOLUTION
A AUTO-ETALONNAGE
La présente invention concerne les convertisseurs numerique-analogique, capables de recevoir un code numérique d'entrée sous forme de N chiffres binaires de poids décroissants, et de fournir à la sortie un courant proportionnel au nombre représenté par ce code.HIGH RESOLUTION NUNERIC-ANALOG CONVERTER
SELF-CALIBRATION
The present invention relates to digital-analog converters, capable of receiving a digital input code in the form of N binary digits of decreasing weight, and of supplying at the output a current proportional to the number represented by this code.

Un tel convertisseur comprend essentiellement N sources de courant en parallèle, dont les amplitudes sont dans des rapports correspondants aux différents poids binaires ; chaque source peut être mise en service ou interrompue individuellement sous la commande d'un chiffre respectif du code d'entrée. Such a converter essentially comprises N sources of current in parallel, the amplitudes of which are in ratios corresponding to the different binary weights; each source can be activated or interrupted individually under the command of a respective digit of the entry code.

La figure 1 représente le schéma de principe d'un tel convertisseur. Les sources de courant ont des amplitudes Io, Io/2,
Io/4... Io/2N~l dans l'ordre des poids décroissants. On sait faire actuellement des convertisseurs dont la résolution est de douze bits ; la précision d'un tel convertisseur doit alors être d'au moins douze bits, c'est à dire que l'erreur maximale sur le courant engendré par le convertisseur ne doit pas excéder la valeur Po/212 c'est à dire la moitié de l'amplitude de la source de courant de poids le plus faible. Cette précision de douze bits peut être obtenue actuellement par des techniques d'ajustage au laser des résistances de ponts diviseurs servant à définir l'amplitude des sources de courant.Figure 1 shows the block diagram of such a converter. The current sources have amplitudes Io, Io / 2,
Io / 4 ... Io / 2N ~ l in decreasing weight order. We currently know how to make converters whose resolution is twelve bits; the accuracy of such a converter must then be at least twelve bits, that is to say that the maximum error on the current generated by the converter must not exceed the value Po / 212, that is to say half the amplitude of the least significant current source. This precision of twelve bits can currently be obtained by laser adjustment techniques of the dividing bridge resistances used to define the amplitude of the current sources.

Si on veut réaliser des convertisseurs ayant une résolution de seize bits, il faudrait obtenir une précision de seize bits sur la réalisation des sources de courant, c'est à dire que l'erreur sur le courant global engendre ne doit pas excéder In/216. La technologie ne le permet pas. If one wants to make converters having a resolution of sixteen bits, one would have to obtain a precision of sixteen bits on the realization of the current sources, ie that the error on the global current generates must not exceed In / 216 . Technology does not allow it.

Cependant, on peut contourner cette difficulté en réalisant un convertisseur à seize bits dans lequel les onze bits de poids le plus faible ont la précision maximale possible, soit douze bits, c'est à dire que l'erreur sur le courant engendré n'excède pas le quart de l'amplitude de la source de courant de poids le plus faible. Les cinq sources de courant de poids fort, sont aussi réalisées avec une précision de douze bits, ce que l'on sait faire, mais cette précision est tout à fait insuffisante puisqu'elle conduit à une erreur de conversion pouvant atteindre Io/212 soit huit fois la valeur de l'amplitude de la plus petite source de courant (il1215) du convertisseur. Après fabrication, on étalonne et on corrige le convertisseur pour aboutir à une précision effective de seize bits.L'étalonnage et la correction portent sur les cinq sources de poids fort, et ils sont faits avec une précision d'un quart de l'amplitude de la plus petite source de courant ; comme les onze sources de poids faible ont déjà cette précision au moment de la fabrication, la précision sera au total de la moitié de l'amplitude de la plus petite source de courant, ce qui donne bien une precision globale de seize bits. However, this difficulty can be overcome by making a sixteen-bit converter in which the least significant eleven bits have the maximum possible precision, ie twelve bits, that is to say that the error on the generated current does not exceed not a quarter of the amplitude of the least significant current source. The five most significant current sources are also produced with a precision of twelve bits, which we know how to do, but this precision is completely insufficient since it leads to a conversion error which can reach Io / 212 or eight times the value of the amplitude of the smallest current source (il1215) of the converter. After manufacture, the converter is calibrated and corrected to obtain an effective precision of sixteen bits. Calibration and correction relate to the five most significant sources, and they are made with a precision of a quarter of the amplitude. from the smallest current source; as the eleven least significant sources already have this precision at the time of manufacture, the precision will be a total of half the amplitude of the smallest current source, which gives an overall precision of sixteen bits.

On a proposé de stocker en mémoire morte des valeurs numériques de correction, la mémoire étant programmée au moment de l'etalonnage et fournissant ensuite, pour chaque combinaison possible des cinq bits de poids fort, la valeur numérique pré- enregistrée de la correction à apporter pour cette combinaison. It has been proposed to store in digital memory correction values, the memory being programmed at the time of calibration and then supplying, for each possible combination of the five most significant bits, the pre-recorded digital value of the correction to be made. for this combination.

Mais ce procédé de correction ne tient pas compte des dérives possibles dans le temps des paramètres électriques du circuit constituant le convertisseur. L'étalonnage est fait une fois pour toutes et ne peut être changé. However, this correction method does not take into account the possible drifts over time of the electrical parameters of the circuit constituting the converter. The calibration is done once and for all and cannot be changed.

On a proposé aussi de faire un réétalonnage périodique du convertisseur en effectuant l'enregistrement des corrections dans une mémoire vive. Le circuit comporte alors ses propres moyens d'étalonnage. Par exemple, le circuit engendre une rampe ultralinéaire (précision 18 bits), en même temps qu'on fait démarrer un compteur à 18 bits comptant à fréquence constante, les cinq premiers bits servant à commander les cinq sources de courant de poids fort. On effectue une comparaison entre le courant de la rampe et le courant de sortie fourni par les combinaisons successives des cinq sources ; le contenu du compteur est relevé et enregistré au moment de l'légalité (pour chaque combinaison). It has also been proposed to periodically recalibrate the converter by recording the corrections in a random access memory. The circuit then has its own calibration means. For example, the circuit generates an ultralinear ramp (18-bit precision), at the same time as an 18-bit counter counting at constant frequency is started, the first five bits being used to control the five most significant current sources. A comparison is made between the ramp current and the output current supplied by the successive combinations of the five sources; the content of the counter is read and recorded at the time of legality (for each combination).

Moyennant un appariement extrêmement précis et délicat de la fréquence de comptage et de la pente de la rampe, on peut faire en sorte que le contenu du compteur représente l'erreur de conversion pour chaque combinaison possible des cinq bits de poids fort.By means of an extremely precise and delicate matching of the counting frequency and the slope of the ramp, it is possible to ensure that the content of the counter represents the conversion error for each possible combination of the five most significant bits.

Cette méthode requiert une précision extrêmement difficile à obtenir sur la linéarité et la pente de la rampe. De plus elle nécessite une interruption du fonctionnement du convertisseur pendant les quelques centaines de millisecondes que dure la phase d'étalonnage.This method requires extremely difficult precision to obtain on the linearity and the slope of the ramp. In addition, it requires an interruption in the operation of the converter for the few hundred milliseconds that the calibration phase lasts.

La présente invention vise à réaliser un convertisseur numérique-analogique de grande résolution ne nécessitant pas l'etablissement d'une rampe ultralinéaire de pente extrêmement précise, mais permettant quand même un auto-étalonnage apériodique du convertisseur avec une mémoire vive de stockage des valeurs numériques de correction à apporter, la phase d'étalonnage pouvant être effectuée sans interrompre le travail de conversion du convertisseur. The present invention aims to achieve a high-resolution digital-analog converter not requiring the establishment of an ultra-linear ramp of extremely precise slope, but still allowing an aperiodic self-calibration of the converter with a random access memory for storing digital values correction to be made, the calibration phase can be carried out without interrupting the converter conversion work.

Cette dernière caractéristique peut être très interessante par exemple pour une application de restitution de son numérisé : l'auto-étalonnage peut se poursuivre périodiquement au cours de la reproduction de paroles ou musique sans entraîner d'interruptions de quelques centaines de millisecondes qui ne seraient pas tolérables pour l'auditeur. This last characteristic can be very interesting for example for a digital sound restitution application: the self-calibration can continue periodically during the reproduction of words or music without causing interruptions of a few hundred milliseconds which would not be tolerable for the listener.

Le convertisseur selon l'invention comprend à cet effet une source de courant supplémentaire, de substitution, qui est mise en service ou déconnectée en fonction de la valeur du code numérique à l'entrée du convertisseur : pour certaines valeurs de ce code, ou plus précisément lorsque ce code est compris dans une gamme de valeurs prédéterminées, la source supplémentaire peut être substituée aux n sources de poids les plus forts du convertisseur (par exemple n 5 5) pour fournir le courant de sortie du convertisseur ; pendant ce temps on procède à ltétalonnage-de ces n sources a à la fin de cet étalonnage, on peut étalonner la source de substitution ellemême en remettant momentanément en service les n sources de poids forts.Lorsque le code d'entrée sort de la gamme de valeurs prédéterminées, les n sources de poids fort sont maintenues en service pour établir le courant de sortie en fonction du code d'entrée. The converter according to the invention includes for this purpose an additional current source, of substitution, which is put into service or disconnected according to the value of the digital code at the input of the converter: for certain values of this code, or more precisely when this code is included in a range of predetermined values, the additional source can be substituted for the n most significant sources of the converter (for example n 5 5) to supply the output current of the converter; during this time we proceed to the calibration of these n sources.At the end of this calibration, we can calibrate the substitution source itself by temporarily putting the n most significant sources back into service. When the entry code leaves the range of predetermined values, the n most significant sources are kept in service to establish the output current as a function of the input code.

En choisissant bien la gamme de valeurs pour lesquelles on fait la substitution, on peut s'arranger pour que l'etalonnage complet puisse être fait très souvent sans empêcher le travail du convertisseur. Par exemple, le son numérise avec une résolution de seize bits correspond à une dynamique possible de 90 décibels environ, mais il est relativement exceptionnel que l'enregistrement aille au delà d'une dynamique de 60 décibels. By choosing well the range of values for which one makes the substitution, one can arrange so that the complete calibration can be done very often without preventing the work of the converter. For example, sound digitized with a resolution of sixteen bits corresponds to a possible dynamic range of around 90 decibels, but it is relatively exceptional for the recording to go beyond a dynamic range of 60 decibels.

I1 sera donc très fréquent que 1'entrez du convertisseur reste avec une ou deux configurations fixes des premiers bits de poids fort. Par exemple, avec une configuration 100000 dans l'o-rdre des poids décroissants, on couvre une gamme de 60 décibels ; avec une configuration 011111, on couvre 60 décibels aussi ; avec les deux configurations on obtient donc une dynamique de 60 décibels en courant positif (1000PO) ou en courant négatif (011111) ; les termes positif et négatif sont pris arbitrairement pour désigner les courants au dessus ou au dessous d'une valeur moyenne lo correspondant a la source de poids le plus fort.Pratiquement, on peut utiliser une ou deux sources de substitution à la place des cinq sources de courant de poids fort, tant qu'on reste dans cette dynamique de 60 décibels, et étalonner pendant ce temps ces sources de poids fort. It will therefore be very frequent for the input of the converter to remain with one or two fixed configurations of the first most significant bits. For example, with a configuration of 100,000 in the order of decreasing weights, we cover a range of 60 decibels; with a configuration 011111, 60 decibels are also covered; with the two configurations we therefore obtain a dynamic range of 60 decibels in positive current (1000PO) or in negative current (011111); the terms positive and negative are taken arbitrarily to designate the currents above or below an average value lo corresponding to the most significant source. In practice, one or two substitution sources can be used in place of the five sources of most significant current, as long as one remains in this dynamic of 60 decibels, and calibrate during this time these sources of most significant.

En pratique on verra que pour remplacer les deux combinaisons les plus fréquentes 10000 et 01111 on pourra utiliser une source de courant de substitution d'amplitude intermédiaire entre les courants théoriquement donnés par ces deux combinaisons de cinq sources. In practice, it will be seen that to replace the two most frequent combinations 10000 and 01111, it will be possible to use a substitution current source of intermediate amplitude between the currents theoretically given by these two combinations of five sources.

La source de substitution aurait alors une valeur correspondant à la combinaison 011111 des six bits de poids les plus forts. Plus généralement, si on veut étalonner n sources de poids fort, la source de substitution-aura une valeur correspondant à la combinaison 011...1 des n + 1 sources de poids les plus forts. The substitution source would then have a value corresponding to the combination 011111 of the six most significant bits. More generally, if we want to calibrate n most significant sources, the substitution source will have a value corresponding to the combination 011 ... 1 of the n + 1 most significant sources.

L'étalonnage se fait alors suivant un cycle consistant à établir successivement toutes les combinaisons possibles des n sources de poids forts, a charger une capacité avec le courant correspondant à une combinaison donnée- pendant un temps fixe correspondant à un cycle complet de comptage à fréquence fixe d'un compteur, à décharger alors linéairement la capacité avec un courant de référence fixe connu, sousmultiple du courant nominal correspondant à la combinaison, et d'examiner le contenu du compteur, pour l'enregistrer en temps que valeur de correction, à la fin de la décharge linéaire.De préférence, le courant de référence a la valeur correspondant au bit numéro n dans 11 ordre des poids décroissants et le compteur a une capacité de 2N-n+2 pour donner une indication de correction en unites correspondant à un quart de l'amplitude de la plus petite source de courant (un quart de Io/2N~l). The calibration is then done according to a cycle consisting in successively establishing all the possible combinations of the n most significant sources, in charging a capacity with the current corresponding to a given combination - during a fixed time corresponding to a complete cycle of counting at frequency of a counter, to then linearly discharge the capacity with a known fixed reference current, sub-multiple of the nominal current corresponding to the combination, and to examine the contents of the counter, to record it as a correction value, at the end of the linear discharge. Preferably, the reference current has the value corresponding to bit number n in 11 order of decreasing weights and the counter has a capacity of 2N-n + 2 to give an indication of correction in units corresponding to a quarter of the amplitude of the smallest current source (a quarter of Io / 2N ~ l).

La combinaison 00000 des cinq (n) premiers bits ne correspond pas à un étalonnage véritablement nécessaire car on peut estimer que les sources interrompues fournissent effectivement un courant nul. On met à profit le moment ou cette combinaison se présente à la fin du cycle d'étalonnage des diverses combinaisons possibles, pour étalonner la source de substitution elle-même, en remettant en service les sources de poids forts directement commandees par les chiffres binaires qui leur correspondent dans le code numérique d'entree. The combination 00000 of the first five (n) bits does not correspond to a truly necessary calibration because it can be estimated that the interrupted sources actually supply zero current. We take advantage of the moment when this combination occurs at the end of the calibration cycle of the various possible combinations, to calibrate the substitution source itself, by putting back into service the sources of high weight directly controlled by the binary digits which correspond to them in the numeric entry code.

D'autres caracteristiques et avantages de l'invention apparaitront à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels
- la figure 1 représente un schéma extremement simplifie expliquant le fonctionnement d'un convertisseur numérique-analogique ;
- la figure 2 représente un schéma détaillé du conver- tisseur selon l'invention.Other characteristics and advantages of the invention will appear on reading the detailed description which follows and which is made with reference to the accompanying drawings in which
- Figure 1 shows an extremely simplified diagram explaining the operation of a digital-analog converter;
FIG. 2 represents a detailed diagram of the converter according to the invention.

La figure 1 montre un registre tampon 10 susceptible de recevoir un code numérique binaire d'entrée, représentant un nombre binaire à N chiffres, dont les chiffres ont des poids décroissants de la gauche vers la droite. Ce registre peut être chargé périodiquement. FIG. 1 shows a buffer register 10 capable of receiving a binary digital input code, representing a binary number with N digits, the digits of which have decreasing weights from left to right. This register can be loaded periodically.

Chaque chiffre du registre commande le basculement d'un commutateur respectif susceptible de relier une source de courant respective soit à la sortie S du convertisseur soit à une masse électrique. Par exemple, un chiffre 0 connecte la * source correspondante à la masse et un chiffre 1 la connecte à la sortie
S. Les sources sont par ailleurs reliées à une alimentation électrique fournissant l'énergie necessaire.Each digit in the register controls the switching of a respective switch capable of connecting a respective current source either to the output S of the converter or to an electrical ground. For example, a digit 0 connects the corresponding * source to ground and a digit 1 connects it to the output
S. The sources are also connected to an electrical supply providing the necessary energy.

Les sources ont des poids binaires décroissants de la gauche vers la droite, la première ayant une amplitude nominale Io, la seconde Io/2, etc., la dernière Io/2F1. Le courant de sortie global Is du convertisseur a une amplitude qui est la somme des courants des sources effectivement connectées à la sortie S. The sources have decreasing binary weights from left to right, the first having a nominal amplitude Io, the second Io / 2, etc., the last Io / 2F1. The overall output current Is of the converter has an amplitude which is the sum of the currents of the sources actually connected to the output S.

Ce courant est donc proportionnel au nombre binaire à N chiffres présent dans le registre 10.This current is therefore proportional to the binary number with N digits present in the register 10.

L'ensemble de conversion proprement dit (N sources de courant de poids binaires décroissants et les commutateurs correspondants) est représenté dans un cadre pointille de signé par la référence 12. Des ensembles de conversion similaires seront repris dans le circuit de l'invention. The actual conversion assembly (N current sources of decreasing binary weights and the corresponding switches) is represented in a dotted frame signed by the reference 12. Similar conversion assemblies will be used in the circuit of the invention.

Avec un schema du type de la figure 1, le courant de sortie varie de O (pour un code nul 000...0 à l'entrée) à pratiquement 2Io (pour un code 111.. .1), en passant par une valeur médiane Io (pour dn code médian 100...0 a ltentrée3. With a diagram of the type of FIG. 1, the output current varies from O (for a zero code 000 ... 0 at the input) to practically 2Io (for a code 111 ... .1), passing through a median value Io (for dn median code 100 ... 0 at input 3.

La figure 2 montre le schéma synoptique du circuit selon 11 invention, pour un convertisseur à seize bits de résolution. FIG. 2 shows the block diagram of the circuit according to the invention, for a converter with sixteen bits of resolution.

Un registre tampon d'entrée 20 reçoit périodiquement un nombre binaire à N chiffres (ici N = 16). Ce registre est chargé parallèlement et délivre une impulsion ND chaque fois qu'il reçoit une nouvelle donnée à son entrée. Le contenu du registre à un instant donné est constitué par N chiffres binaires D1 à D16 dans l'ordre des poids binaires décroissants. Ces chiffres vont être traites de diverses manières en fonction de leur poids pour effectuer la conversion numérique-analogiquer
Les 10 chiffres de plus faible poids, D7 à D16, servent directement à commander un ensemble de conversion 22 à 10 interrupteurs et 10 sources de courant de poids décroissants, de
Io/26 à Io/215, analogue à celui de la figure 1.An input buffer register 20 periodically receives a binary number with N digits (here N = 16). This register is loaded in parallel and delivers an ND pulse each time it receives new data on its entry. The content of the register at a given time consists of N binary digits D1 to D16 in the order of decreasing binary weights. These figures will be processed in various ways depending on their weight to perform the digital-to-analog conversion.
The 10 least significant digits, D7 to D16, are used directly to control a conversion unit 22 with 10 switches and 10 current sources of decreasing weight, from
Io / 26 to Io / 215, similar to that of FIG. 1.

L'ensemble de conversion 22 fournit un courant I1 proportionnel au nombre représenté par les chiffres binaires D7 à
D16. Ce courant conatitue une partie du courant Is de sortie du convertisseur et il est appliqué à la sortie S de celui-ci.The conversion assembly 22 supplies a current I1 proportional to the number represented by the binary digits D7 to
D16. This current is a part of the converter output current Is and it is applied to the output S of the latter.

Le chiffre binaire D6 sert quant à lui à la commande d'un ensemble de conversion 24 comportant un interrupteur unique et une source de courant d'amplitude Io/25 susceptible d'etre reliée à la sortie S. Le courant de sortie 12 de l'ensemble de conversion 24 (I2 = O ou I2 = Io/25) constitue une partie du courant Is de sortie du convertisseur et il est appliqué à la sor tie S de celui-ci. The binary digit D6 is used for the control of a conversion assembly 24 comprising a single switch and a current source of amplitude Io / 25 capable of being connected to the output S. The output current 12 of the conversion unit 24 (I2 = O or I2 = Io / 25) constitutes part of the output current Is of the converter and it is applied to the output S of the latter.

Toutefois le chiffre D6 issu du registre 20 n'est pas appliqué directement comme signal de commande à l'ensemble de conversion 24 : il passe à travers une porte OU exclusif 26 commandée par.un signal SCE (Signal de Commande d'Etalonnage), de manière à passer tel quel si SCE est à O et etre inversé (on verra pourquoi) si SCE est à 1. However, the digit D6 from register 20 is not applied directly as a control signal to the conversion unit 24: it passes through an exclusive OR gate 26 controlled by a signal SCE (Calibration Control Signal), so as to pass as is if SCE is at O and be inverted (we will see why) if SCE is at 1.

La précision de fabrication des deux ensembles de- - con- version 22 et 24 est élevée et telle que l'erreur de conversion numérique-analogique n'excède pas un quart de l'amplitude de la plus petite source de courant, soit Io/4x215. The manufacturing precision of the two sets of - - conversion 22 and 24 is high and such that the digital-analog conversion error does not exceed a quarter of the amplitude of the smallest current source, ie Io / 4x215.

Les chiffres binaires D1 à D5, constituant les n bits de poids le plus fort, avec n = 5, servent à commander un troisième ensemble de conversion 28 à n interrupteurs et n sources de courant d'amplitudes nominales respectives, dans l'ordre des poids décroissants, Io, Io/2, Io/4, Io/8 et Io/16. Toutefois cette commande se fait à travers un multiplexeur 30, commandé par le signal
SCE de sorte que c'est seulement si SCE est à O que les cinq bits de poids le plus fort sont transmis à travers le multiplexeur et commandent l'ensemble de conversion 28 pour produire un courant I3 qui constitue une partie du courant de sortie Is du convertisseur et qui est appliqué à la sortie S de celui-ci. Si SCE = 1 (phase d'étalonnage des cinq sources de l'ensemble 28), alors cinq bits issus d'un compteur à 5 bits 32 sont transmis à travers le multiplexeur 30 et commandent les 5 commutateurs de l'ensemble de conversion 28, pour leur donner différentes configurations possibles au fur et à mesure du comptage et procéder chaque fois à l'etalonnage. The binary digits D1 to D5, constituting the n most significant bits, with n = 5, are used to control a third conversion set 28 with n switches and n current sources of respective nominal amplitudes, in the order of decreasing weights, Io, Io / 2, Io / 4, Io / 8 and Io / 16. However, this control is done through a multiplexer 30, controlled by the signal
SCE so that it is only if SCE is 0 that the five most significant bits are transmitted through the multiplexer and control the conversion assembly 28 to produce a current I3 which constitutes a part of the output current Is of the converter and which is applied to the output S thereof. If SCE = 1 (calibration phase of the five sources of the assembly 28), then five bits from a 5-bit counter 32 are transmitted through the multiplexer 30 and control the 5 switches of the conversion assembly 28 , to give them different possible configurations as the counting progresses and to calibrate each time.

A la sortie S du convertisseur est encore relié un ensemble de conversion numerique-analogique supplémentaire 33 qui reçoit d'une mémoire vive (RAM) 35 des valeurs numériques de correction, enregistrées au cours de l'étalonnage, et qui produit un courant de correction Ic appliqué à la sortie S du convertisseur. Cet ensemble de conversion est commandé par six-bits de correction dont un bit de signe issus de la mémoire 35. Les six sources de courant qui le composent sont des sources d'amplitude -8Io/2N 1, +4Io/2N 1, 2Io/2N1, Io/2N1, 1012x2N-1, Io/4x2N1 pour effectuer une correction avec une résolution d'un quart de l'amplitude de la plus petite source de courant du convertisseur proprement dit. At the output S of the converter is also connected an additional digital-analog conversion assembly 33 which receives from a random access memory (RAM) 35 digital correction values, recorded during the calibration, and which produces a correction current Ic applied to the output S of the converter. This conversion set is controlled by six correction bits, including a sign bit from memory 35. The six current sources that compose it are amplitude sources -8Io / 2N 1, + 4Io / 2N 1, 2Io / 2N1, Io / 2N1, 1012x2N-1, Io / 4x2N1 to make a correction with a resolution of a quarter of the amplitude of the smallest current source of the converter itself.

Le signal SCE commande d'autre part un premier interrupteur 34 qui, en phase d,étalonnage (SCE = 1), déconnecte la sortie de l'ensemble de conversion 28 de la sortie S et l'applique a l'entrée 36 d'un circuit d' intégration 38, et un deuxième interrupteur 40 qui, en phase d'étalonnage (SCE 3 1), connecte à la sortie S une source de courant de substitution 42 qui produit un courant I4, lequel se substitue au courant I3 délivré par l'ensemble de conversion 28. En dehors de la phase d'étalonnage des cinq sources de poids fort de l'ensemble de conversion 28, SCE est égal à zéro ; alors, d'une part la sortie de l'ensemble 28 est reconnectée à la sortie S du convertisseur, et d'autre part c'est la source de substitution 42 qui est connectée à l'entrée du circuit d'intégration.Le courant de sortie du convertisseur est donc soit Il + I2 + I3 + Ic, soit Il + I2 + I4 + Ic selon que SCE = O ou 1. The signal SCE also controls a first switch 34 which, in phase d, calibration (SCE = 1), disconnects the output of the conversion assembly 28 from the output S and applies it to the input 36 d ' an integration circuit 38, and a second switch 40 which, in the calibration phase (SCE 3 1), connects to the output S a source of substitution current 42 which produces a current I4, which replaces the current I3 delivered by the conversion assembly 28. Apart from the calibration phase of the five most significant sources of the conversion assembly 28, SCE is equal to zero; then, on the one hand the output of the assembly 28 is reconnected to the output S of the converter, and on the other hand it is the substitution source 42 which is connected to the input of the integration circuit. of the converter output is therefore either Il + I2 + I3 + Ic, or Il + I2 + I4 + Ic depending on whether SCE = O or 1.

Le niveau logique du signal de commande d'étalonnage SCE des sources de poids fort est établi essentiellement à partir d'un comparateur numérique 44 qui détermine si lés six bits de poids fort D1 à D6 contenus dans le registre d'entrée 20 sont égaux à l'une des valeurs 10...0 ou 011..1 ou bien s'ils sont différents de ces valeùrs. The logic level of the SCE calibration control signal of the most significant sources is established essentially from a digital comparator 44 which determines whether the six most significant bits D1 to D6 contained in the input register 20 are equal to one of the values 10 ... 0 or 011..1 or if they are different from these values.

Le procédé de l'invention repose sur le fait que les six bits de poids fort du code d'entre sont fréquemment égaux à des valeurs bien définies qui sont 100000 (courant supérieur au courant moyen Io) ou 011111 (courant inférieur au courant moyen Io). Une source de substitution d'amplitude équivalente à ce que donnerait la combinaison 100000 peut donc être mise en service alors que le code est 100000, à la place de l'ensemble de conversion 28 que l'on peut étalonner pendant ce temps, et une autre source de substitution d'amplitude équivalente à ce que donnerait la combinaison 011111 peut être mise en service pendant que le code est 011111, à la place de l'ensemble de conversion 28 que l'on peut étalonner pendant ce temps. The method of the invention is based on the fact that the six most significant bits of the input code are frequently equal to well-defined values which are 100,000 (current greater than the average current Io) or 011111 (current less than the average current Io ). A substitution source of amplitude equivalent to what the combination 100,000 would give can therefore be put into service while the code is 100,000, in place of the conversion assembly 28 which can be calibrated during this time, and a another substitution source of amplitude equivalent to what would give the combination 011111 can be put into service while the code is 011111, in place of the conversion assembly 28 which can be calibrated during this time.

En réalité, par une astuce logique, on met en service une seule source de substitution 42, d'amplitude correspondant à la combinaison binaire 011111 des six (n+l) chiffres de poids fort, aussi bien lorsque le code binaire pressente comme chiffres de poids forts D1 à D6 la combinaison 011111 que lorsqu'il présente la combinaison 100000, et on inverse le dernier bit D6. In reality, by a logical trick, we put into service a single substitution source 42, of amplitude corresponding to the binary combination 011111 of the six (n + l) most significant digits, as well when the binary code senses as digits of most significant D1 to D6 the combination 011111 only when it presents the combination 100000, and the last bit D6 is inverted.

Il est facile de montrer que dans ces deux cas l'addition de cette source d'amplitude correspondant à 011111, de la source correspondant au bit D6 inversé, et des sources correspondant aux dix derniers bits D7 à D16, produit un courant nominal égal a celui que donneraient les 16 bits D1 à D16 commandant directement les sources de courant des ensembles de conversion 22, 24 et 28. Cette astuce logique explique la présence d'une source de substitution unique 42 et de la porte OU exclusif 26 qui inverse le bit D6 dès lors qu'on est en phase d'étalonnage de l'ensemble de conversion 28 (SCE = 1) donc dès lors que la source de substitution 42 remplace l'ensemble de conversion 28.It is easy to show that in these two cases the addition of this source of amplitude corresponding to 011111, of the source corresponding to the inverted bit D6, and of the sources corresponding to the last ten bits D7 to D16, produces a nominal current equal to that which would be given by the 16 bits D1 to D16 directly controlling the current sources of the conversion assemblies 22, 24 and 28. This logical trick explains the presence of a single substitution source 42 and of the exclusive OR gate 26 which reverses the bit D6 as soon as we are in the calibration phase of the conversion assembly 28 (SCE = 1) therefore as soon as the substitution source 42 replaces the conversion assembly 28.

L'amplitude de la source unique 42 a donc pour valeur nominale Io (1/2 + 1/4 + ... 1/2n). The amplitude of the single source 42 therefore has the nominal value Io (1/2 + 1/4 + ... 1 / 2n).

Globalement, le fonctionnement du convertisseur est le suivant
Dans le cas où le comparateur 44 indique que les six bits de poids fort ne sont pas égaux aux valeurs 011111 ou 100000, le signal SCE est à zéro et on n'effectue pas d'étalonnage des sources de poids fort. Tous les bits du registre d'entrée commandent des sources respectives correspondant à leur poids binaire dans les ensembles de conversion 22, 24 et 28 et le courant de sortie Is du convertisseur est égal à 11 + 12 + 13 + Ic, où I1 + I2 représente, avec une précision globale de 10/4x2N-1 (N=16), le nombre D6, D7...D16 du registre d'entrée, 13 représente le nombre D1...D5 avec une précision de seulement 8 Io/2N~1, et Ic représente la correction, enregistrée pendant l'étalonnage, pour ramener I3 à une valeur juste avec une précision de 10/4x2N-1.Overall, the operation of the converter is as follows
In the case where the comparator 44 indicates that the six most significant bits are not equal to the values 011111 or 100000, the signal SCE is at zero and no calibration of the most significant sources is carried out. All the bits of the input register control respective sources corresponding to their binary weight in the conversion sets 22, 24 and 28 and the output current Is of the converter is equal to 11 + 12 + 13 + Ic, where I1 + I2 represents, with an overall accuracy of 10 / 4x2N-1 (N = 16), the number D6, D7 ... D16 of the input register, 13 represents the number D1 ... D5 with an accuracy of only 8 Io / 2N ~ 1, and Ic represents the correction, recorded during calibration, to bring I3 back to a fair value with an accuracy of 10 / 4x2N-1.

Ic est défini par l'ensemble de conversion 33 à 6 bits composé de sources de courant d'amplitudes Io/4x2N~1 à 4Io/2N~1 et 81012N-1
Ce cas ou les six bits de poids fort sont différents de 011111 ou 100000 correspond, dans l'application pratique particulièrement considérée de la reproduction du son numérisé, à une amplitude de signal particulièrement forte, en positif ou négatif par rapport à un courant de repos Io (correspondant au nombre à 16 bits 1000...0).Ic is defined by the 33 to 6 bit conversion set made up of current sources with amplitudes Io / 4x2N ~ 1 to 4Io / 2N ~ 1 and 81012N-1
This case where the six most significant bits are different from 011111 or 100000 corresponds, in the particularly considered practical application of the reproduction of the digitized sound, to a particularly strong signal amplitude, in positive or negative compared to a quiescent current Io (corresponding to the 16-bit number 1000 ... 0).

On n'effectue l'étalonnage des n sources de l'ensemble de conversion 28 que si le comparateur 44 indique que les six bits D1 à D6 sont égaux à 011111 ou 100000. S'ils deviennent différents, un signal d'interruption INTR est produit, après inversion dans un inverseur 46, par la sortie du comparateur 44. The n sources of the conversion assembly 28 are only calibrated if the comparator 44 indicates that the six bits D1 to D6 are equal to 011111 or 100,000. If they become different, an interrupt signal INTR is produced, after inversion in an inverter 46, by the output of comparator 44.

Ce signal INTR est applique à une entrée d'interruption d'un séquenceur 48 qui établit le déroulement des séquences d'étalonnage. Lorsque le signal INTR est reçu, l'étalonnage est interrompu provisoirement jusqu'à ce que le niveau numérique d'entrée soit redevenu "normal".This signal INTR is applied to an interrupt input of a sequencer 48 which establishes the progress of the calibration sequences. When the INTR signal is received, the calibration is temporarily interrupted until the digital input level returns to "normal".

Lorsqu'on n' effectue pas d'étalonnage, les cinq chiffres de poids supérieur D1 à D5 sont en outre transmis à la mémoire RAM 35 ; ils servent d'adresse à cette mémoire et désignent un mot de six bits correspondant à la correction enregistrée dans la mémoire
RAM lors de l'étalonnage de la combinaison de sources correspondant à la combinaison de chiffres D1 à D5 : en effet, pour chaque combinaison binaire D1 à D5, un étalonnage a été fait et une valeur numérique de correction enregistrée en mémoire RAM a l'adresse D1...D5 correspondante.When calibration is not carried out, the five most significant digits D1 to D5 are also transmitted to the RAM memory 35; they serve as an address for this memory and designate a six-bit word corresponding to the correction recorded in the memory
RAM during the calibration of the combination of sources corresponding to the combination of digits D1 to D5: indeed, for each binary combination D1 to D5, a calibration was made and a digital correction value recorded in RAM memory at the corresponding address D1 ... D5.

La transmission des chiffres D1 à D5 aux entrées d'adressage de la mémoire 35 se fait toutefois à travers un multiplexeur 50 qui peut recevoir sur une entrée ces chiffres et qui peut recevoir sur une autre entrée les cinq chiffres de sortie du compteur à 5 bits 32 qui sert exclusivement aux phases d'étalonnage. Le multiplexeur 50 est commandé par le séquenceur 48, et plus précisément par une sortie qui fournit un signal R/W de lecture ou écriture en mémoire RAM : en mode d'écriture (singnal R/W X O), qui n'existe que pendant les phases d'étalonnage, ce sont les sorties du compteur 32 qui passent à travers le multiplexeur ; en mode de lecture (R/W = 1), ce sont soit les chiffres d'entree D1 à D5 qui sont transmis, soit encore un code 00000 si on est en phase d'étalonnage. The transmission of the digits D1 to D5 to the addressing inputs of the memory 35 is however done through a multiplexer 50 which can receive on one input these digits and which can receive on another input the five output digits of the 5-bit counter 32 which is used exclusively for the calibration phases. The multiplexer 50 is controlled by the sequencer 48, and more precisely by an output which supplies an R / W signal for reading or writing in RAM memory: in writing mode (single R / WXO), which only exists during calibration phases, these are the outputs of the counter 32 which pass through the multiplexer; in read mode (R / W = 1), it is either the input digits D1 to D5 which are transmitted, or even a code 00000 if one is in the calibration phase.

En pratique, le signal R/W commande également un circuit tampon de verrouillage 52 intercalé entre les sorties de données (6 bits) de la mémoire 35 et l'ensemble de conversion supplémentaire de correction 33. En mode de lecture (R/W = 1), le circuit tampon 52 fonctionne en mode transparent de -sorte que les entrées de l'ensemble de conversion 33 reçoivent directement une valeur numérique de correction enregistrée en mémoire 35. En mode d'écriture, le circuit 52 est verrouillé et contient la valeur numérique précédemment chargée lorsqu'il était en mode transparent. In practice, the R / W signal also controls a locking buffer circuit 52 interposed between the data outputs (6 bits) of the memory 35 and the additional correction conversion unit 33. In read mode (R / W = 1), the buffer circuit 52 operates in transparent mode so that the inputs of the conversion assembly 33 directly receive a digital correction value recorded in memory 35. In write mode, the circuit 52 is locked and contains the numeric value previously loaded when in transparent mode.

Enfin, le signal R/N issu du séquenceur commande la mémoire RAM 35 pour la faire fonctionner, en lecture (R/W = 1) ou en écriture (R/W = O). Finally, the R / N signal from the sequencer controls the RAM memory 35 to make it work, in reading (R / W = 1) or in writing (R / W = O).

Une porte ET multiple 54 recevant les cinq premiers bits du registre d'entrée 20 et commandée par la sortie d'un inverseur 56 recevant le signal de commande d'étalonnage SCE, permet de laisser passer les cinq bits vers la première entrée du multiplexeur 50 seulement lorsque SCE = 0 donc en dehors de la phase d'étalonnage des cinq sources de poids fort. Lorsque SCE = 1 un code 00000 est transmis au multiplexeur pour désigner l'adresse 00000 à laquelle est enregistrée en mémoire RAM la correction relative à la source de substitution 42 ; en effet, pendant l'étalonnage de l'ensemble de conversion 28, c'est cette source de substitution qui est en service et qui doit donc etre corrigée de la même manière que n'importe quelle combinaison de sources de poids fort.. A multiple AND gate 54 receiving the first five bits of the input register 20 and controlled by the output of an inverter 56 receiving the calibration control signal SCE, allows the five bits to pass to the first input of the multiplexer 50 only when SCE = 0 therefore outside the calibration phase of the five most significant sources. When SCE = 1 a code 00000 is transmitted to the multiplexer to designate the address 00000 at which the correction relating to the substitution source 42 is recorded in RAM memory; indeed, during the calibration of the conversion assembly 28, it is this substitution source which is in service and which must therefore be corrected in the same way as any combination of most significant sources.

La séquence d'étalonnage se déroule de la manière suivante, sous le contrôle du séquenceur 48 : le code d'entrée est supposé comprendre l'une des combinaisons 011111 ou 100000 pour les six bits de poids fort (sinon on n'effectue pas l'étalonnage). The calibration sequence takes place as follows, under the control of the sequencer 48: the entry code is assumed to include one of the combinations 011111 or 100,000 for the six most significant bits (otherwise we do not perform the 'calibration).

Le séquenceur fournit un signal R/W = 1 (lecture) ; le compteur 32 à 5 bits reçoit un signal d'incrémentat.ion INC5 du séquenceur ; on supposera que son contenu est différent de zéro après cette incrémentation ; un contenu nul du compteur 32 annulerait le signal SCE grâce à une porte OU 58 recevant toutes les sorties du compteur et connectée à une entrée d'une porte ET 60 dont l'autre entrée reçoit la sortie du comparateur 44 ; ainsi, SCE est égal à 1 lorsque le comparateur 44 indique que les six bits de poids fort sont égaux à 011111 ou 100000 mais à condition que le contenu du compteur 32 ne soit pas à zéro.The sequencer provides a signal R / W = 1 (read); the 5-bit counter 32 receives an INC5 incrementation signal from the sequencer; it will be assumed that its content is different from zero after this incrementation; zero content of the counter 32 would cancel the SCE signal thanks to an OR gate 58 receiving all the outputs of the counter and connected to an input of an AND gate 60 whose other input receives the output of the comparator 44; thus, SCE is equal to 1 when the comparator 44 indicates that the six most significant bits are equal to 011111 or 100,000 but provided that the content of the counter 32 is not zero.

Le contenu du compteur à 5 bits 32 étant supposé non nul, le signal SCE est engendré ; l'adresse désignée en lecture pour la mémoire 35 est 00000 pour fournir la valeur de correction relative à la source de remplacement 42 ; le circuit tampon 52 en mode transparent (R/W = -1) transmet cette adresse au circuit de conversion 33 qui établit un courant Ic correspondant. The content of the 5-bit counter 32 being assumed to be non-zero, the signal SCE is generated; the address designated as read for memory 35 is 00000 to provide the correction value relative to the replacement source 42; the buffer circuit 52 in transparent mode (R / W = -1) transmits this address to the conversion circuit 33 which establishes a corresponding current Ic.

Le séquenceur engendre un signal R13 de remise à zéro d'un compteur à 13 bits 62 actionné par une horloge 64 à fréquence élevée. Une porte ET 66 est intercalée entre l'horloge et l'entrez de comptage du compteur 62 cette porte ET reçoit comme signal de validation un signal BLINI issu du séquenceur, le comptage n'étant autorisé que lorsque BLH = 1. The sequencer generates a signal R13 for resetting to zero a 13-bit counter 62 actuated by a clock 64 at high frequency. An AND gate 66 is interposed between the clock and the counting input of the counter 62. This AND gate receives as validation signal a BLINI signal coming from the sequencer, the counting being authorized only when BLH = 1.

Les six bits de poids le plus faible du compteur à 13 bits 62 sont reliées aux six entrées de données de la mémoire RAM 35 car c'est le contenu du compteur 62 après un cycle d'étalonnage qui représentera l'erreur de conversion à mettre en mémoire. The six least significant bits of the 13-bit counter 62 are connected to the six data inputs of the RAM memory 35 because it is the content of the counter 62 after a calibration cycle which will represent the conversion error to be put in memory.

Le séquenceur fournit un signal INTG pour commander un commutateur 68 susceptible d'appliquer à l'entrez d'un intégrateur 70 soit le courant à étalonner (INTG = 1), soit une source de courant de référence 72 établissant un courant Iréf de sens contraire aux courants des sources des ensembles de conversion (INTG s O). Le courant à étalonner est le courant I3 qui sort de l'ensemble de conversion 28 commandé par la combinaison de sortie courante du compteur 32 : on étalonne en effet les cinq sources de l'ensemble 28 dans toutes leurs différentes configurations possibles définies par les états successifs du compteur 5 bits, chaque état correspondant à un cycle d'étalonnage. The sequencer provides an INTG signal to control a switch 68 capable of applying to the input of an integrator 70 either the current to be calibrated (INTG = 1), or a reference current source 72 establishing an opposite direction current Iref to the source currents of the conversion sets (INTG s O). The current to be calibrated is the current I3 which leaves the conversion assembly 28 controlled by the current output combination of the counter 32: in fact the five sources of the assembly 28 are calibrated in all their different possible configurations defined by the states successive 5-bit counter, each state corresponding to a calibration cycle.

Le processus d'intégration en vue de l'etalonnage se fait selon une quadruple rampe. The integration process for calibration is done on a quadruple ramp.

Au départ, le courant I3 est appliqué à l'intégrateur 70 et un comparateur 74 placé en sortie de l'intégrateur 70 bascule et fournit un signal COMP = 1 lorsque la tension de sortie de l'intégrateur passe au dessus de zéro. At the start, the current I3 is applied to the integrator 70 and a comparator 74 placed at the output of the integrator 70 switches and provides a signal COMP = 1 when the output voltage of the integrator goes above zero.

Le signal COMP est appliqué au séquenceur 48 et commande l'inversion du signal INTG donc l'application à l'entrée de l'intégrateur du courant Iref de la source de référence 72. La tension de sortie de l'intégrateur descend au dessous de zéro et redéclenche le basculement du comparateur qui fournit au séquenceur 48 un signal COMP = O. Cette procédure de charge et décharge à courant constant de l'intégrateur selon une double rampe est préliminaire au cycle d'étalonnage proprement dit et sert à éliminer les erreurs dues au temps de réponse non nul du comparateur et à son seuil de basculement non nul. The signal COMP is applied to the sequencer 48 and controls the inversion of the signal INTG therefore the application to the input of the integrator of the current Iref of the reference source 72. The output voltage of the integrator drops below zero and retriggers the switchover of the comparator which supplies the sequencer 48 with a COMP = O signal. This constant current charge and discharge procedure of the integrator according to a double ramp is preliminary to the calibration cycle proper and serves to eliminate errors due to the non-zero response time of the comparator and to its non-zero switching threshold.

Le séquenceur établit alors le signal BLI1 = 1 et le signal INTG = 1 pour d'une part déclencher le comptage du compteur 62 et d'autre part reconnecter le courant I3 à l'entrée de l'intégrateur 70. The sequencer then establishes the signal BLI1 = 1 and the signal INTG = 1 to firstly trigger the counting of the counter 62 and secondly to reconnect the current I3 at the input of the integrator 70.

Le compteur à 13 bits 62 compte à la fréquence fixe et rapide de l'horloge 64 pendant que le courant 13 est intégré. The 13-bit counter 62 counts at the fixed and fast frequency of the clock 64 while the current 13 is integrated.

Lorsque le compteur 62 a fait un cycle complet et repasse à zéro, il envoie un signal Z13 = 1 au séquenceur ; celui-ci arrête l'intégration qui aura donc duré un temps fixe, et il inverse à nouveau le signal INTG pour commuter le courant Iréf à la place du courant I3, en changeant donc le sens de l'intégration. C'est la deuxième intégration en double rampe, dans la meme capacité de l'intégrateur 70.When the counter 62 has made a complete cycle and returns to zero, it sends a signal Z13 = 1 to the sequencer; this stops the integration which will therefore have lasted a fixed time, and it again reverses the INTG signal to switch the current Iref instead of the current I3, thus changing the direction of the integration. This is the second double ramp integration, in the same capacity of the integrator 70.

La tension de sortie de l'intégrateur décroit donc à nouveau pendant que le compteur 62 compte. The integrator output voltage therefore decreases again while the counter 62 counts.

Lorsque la tension de sortie est redevenue nulle, elle fait basculer le comparateur 74 qui fournit au séquenceur un signal COMP = O. Ce dernier arrête immédiatement le comptage (BLH = O). On remarque que l'intégration négative jusqu'à basculement du comparateur se fait avec la meme pente (Iréf) que l'intégration préliminaire ; c'est ce qui permet d'éliminer l'effet des imper- fections du comparateur 74, et c'est la raison pour laquelle cette intégration en quadruple rampe est utilisée. When the output voltage has returned to zero, it switches the comparator 74 which supplies the sequencer with a signal COMP = O. The latter immediately stops counting (BLH = O). Note that the negative integration until the comparator switches over is done with the same slope (Iref) as the preliminary integration; this is what makes it possible to eliminate the effect of imperfections in comparator 74, and this is the reason why this integration in quadruple ramp is used.

Le courant Iréf est choisi égal au courant de la source de poids 10/2n-1 (correspondant au bit D5) de l'ensemble de conversion 28 du convertisseur. Cette égalité est vraie avec une précision de 12 bits donc avec une erreur au plus égale à la moitié de la plus petite source de courant correspondant au bit
D16 (en fait il vaut mieux s'arranger pour que cette précision soit légèrement meilleure).The current Iref is chosen equal to the current of the weight source 10 / 2n-1 (corresponding to bit D5) of the conversion assembly 28 of the converter. This equality is true with a precision of 12 bits therefore with an error at most equal to half of the smallest current source corresponding to the bit
D16 (in fact it is better to arrange for this precision to be slightly better).

Par conséquent, si la combinaison de cinq sources de poids le plus fort fournissait un courant I3 juste, ce courant serait un multiple du courant Iréf et la durcie d'intégration avec Iréf serait un multiple de la durée d'intégration avec I3. On retrouverait donc à la fin un contenu nul du compteur 62. Consequently, if the combination of five most significant sources provided a correct current I3, this current would be a multiple of the current Iref and the hardening of integration with Iref would be a multiple of the duration of integration with I3. We would therefore find at the end a zero content of the counter 62.

En fait, I3 n'est pas juste et le contenu du compteur 62 à la fin de l'intégration représente l'erreur sur le courant I3, exprimée en unités égales à un quart de la plus petite source de courant de l'ensemble de conversion 22. Ceci résulte du fait que le compteur est à 13 bits (N-n+2) et que Iréf correspond au cinquième bit (nième bit). In fact, I3 is not fair and the content of the counter 62 at the end of the integration represents the error on the current I3, expressed in units equal to a quarter of the smallest current source of the set of conversion 22. This results from the fact that the counter is 13 bits (N-n + 2) and that Iref corresponds to the fifth bit (nth bit).

Comme l'erreur sur la conversion des sources de poids fort n'excède pas huit fois la valeur de la plus petite source de courant, on ne s'intéresse qu'aux derniers bits du compteur, en pratique les cinq derniers et un bit de signe qui peut etre le bit précédent les cinq derniers. Ces bits sont appliqués aux entrées de données de la mémoire RAM 35. As the error on the conversion of most significant sources does not exceed eight times the value of the smallest current source, we are only interested in the last bits of the counter, in practice the last five and one bit of sign which can be the previous bit the last five. These bits are applied to the data inputs of the RAM memory 35.

Le sequenceur fait passer à zéro le signal R/W. Le circuit de verrouillage 52 garde alors en mémoire la valeur de correction de la source de courant de remplacement 42 pour que celle-ci continue d'être corrigée ; le multiplexeur 50 bascule pour appliquer aux entrées d'adressage de la mémoire les sorties du compteur 32 à 5 bits, c'est à dire une adresse correspondant à la combinaison de bits en cours d'étalonnage. Enfin, R/W commande 1'écriture en mémoire RAM à cette adresse. The sequencer sets the R / W signal to zero. The latch circuit 52 then keeps in memory the correction value of the replacement current source 42 so that it continues to be corrected; the multiplexer 50 switches to apply the outputs of the counter 32 to 5 bits to the addressing inputs of the memory, ie an address corresponding to the combination of bits being calibrated. Finally, R / W commands the writing in RAM memory at this address.

On notera toutefois que cette procédure d'écriture ne se déroule que si un nouveau code d'entrée n'est pas en cours d'introduction dans le registre 20. Un signai ND de nouvelle donnée passe a 1 et modifie le fonctionnement normal du séquenceur en cas de changement de donnée pour maintenir provisoirement R/W à 1 (lecture) jusqu'a la fin du signal ND. Note however that this writing procedure only takes place if a new entry code is not being entered into register 20. A signal ND of new data goes to 1 and modifies the normal operation of the sequencer in the event of a data change to temporarily maintain R / W at 1 (reading) until the end of the ND signal.

Après écriture, le séquenceur rétablit R/W à 1 et fournit un signal INC 5 d'incrémeatation du compteur 32 pour passer à un nouveau cycle d'étalonnage correspondant à la combinaison suivante de cinq bits. After writing, the sequencer resets R / W to 1 and provides an INC 5 signal for incrementing the counter 32 to pass to a new calibration cycle corresponding to the following combination of five bits.

Les cycles d'étalonnage se succèdent jusqu'à ce que le contenu du compteur 32 soit à zéro. Comme il n'y a pas besoin de faire un étalonnage dans le cas ou les cinq sources de courant de poids fort sont déconnectées, on profite de l'adresse 00000 pour stocker une valeur de correction de la source de substitution 42. The calibration cycles follow one another until the content of counter 32 is zero. As there is no need to carry out a calibration in the case where the five most significant current sources are disconnected, the advantage is taken of the address 00000 to store a correction value of the substitution source 42.

On étalonne donc celle-ci suivant le meme processus lorsque le contenu du compteur 32 est nul ; ceci se fait en annulant le signal SCE (grâce à la porte OU 58 et à la porte ET 60), ce qui a pour effet de remettre les commutateurs 34, 40, le multiplexeur 30, et la porte ET 54 dans un état similaire à celui qu'ils ont en dehors de la séquence d'étalonnage des cinq sources de poids fort.It is therefore calibrated according to the same process when the content of the counter 32 is zero; this is done by canceling the signal SCE (by means of the OR gate 58 and the AND gate 60), which has the effect of returning the switches 34, 40, the multiplexer 30, and the AND gate 54 to a state similar to the one they have outside the calibration sequence of the five most significant sources.

Ces sources, commandées à travers le multiplexeur 30 par les cinq bits de poids fort, établissent un courant de sortie I3 corrigé par un courant de correction Ic établi à partir de la mémoire 35 adressée par les cinq bits de poids fort (porte ET 54 ouverte, multiplexeur 50 en position lecture R/W = 1). These sources, controlled through the multiplexer 30 by the five most significant bits, establish an output current I3 corrected by a correction current Ic established from the memory 35 addressed by the five most significant bits (gate AND 54 open , multiplexer 50 in reading position R / W = 1).

Le courant de la source de substitution 42 est appliqué au circuit d'intégration 38 et le cycle d'étalonnage est identique à ce qui a été décrit ci-dessus. The current from the substitution source 42 is applied to the integration circuit 38 and the calibration cycle is identical to what has been described above.

Si le signal d'entrée numérique sort de la dynamique moyenne de 60 décibels ou ltétalonnage est autorise, les six bits de poids fort deviennent différents de 0111 il ou 100000 et le comparateur 44 fournit un zéro logique qui, après inversion dans l'inverseur 46, établit un signal INTR d'interruption du sequenceur. If the digital input signal leaves the average dynamic range of 60 decibels or calibration is authorized, the six most significant bits become different from 0111 il or 100000 and the comparator 44 provides a logic zero which, after inversion in the inverter 46 , establishes an INTR signal to interrupt the sequencer.

Trois cas peuvent alors se produire
10/ le séquenceur a terminé les phases où le courant à étalonner (I3 ou I4) est appliqué à l'entrez de l'intégrateur 70.Three cases can then occur
10 / the sequencer has completed the phases where the current to be calibrated (I3 or I4) is applied to the input of the integrator 70.

La sequence d'étalonnage peut se poursuivre normalement jusqu'à la fin du cycle car on n'a plus besoin pour l'etalonnage du courant de livre par les cinq sources de poids fort ; celles-ci peuvent donc servir à engendrer un courant I3 correspondant aux cinq bits de poids fort à l'entree, ce courant etant transmis à la sortie S du convertisseur.The calibration sequence can continue normally until the end of the cycle because there is no longer any need for the calibration of the pound current by the five most significant sources; these can therefore be used to generate a current I3 corresponding to the five most significant bits at the input, this current being transmitted to the output S of the converter.

20/ le compteur 32 à cinq bits est à zero (on étalonne la source de remplacement 42) ; on n'a donc pas besoin des cinq sources de poids fort pour l'étalonnage, le déroulement du cycle reste normal. Un signal de sortie Z5 de la porte OU 58 est transmis à cet effet au sequenceur. 20 / the five-bit counter 32 is at zero (the replacement source 42 is calibrated); there is therefore no need for the five most significant sources for the calibration, the course of the cycle remains normal. An output signal Z5 from the OR gate 58 is transmitted for this purpose to the sequencer.

30/ Dans tous les autres cas, il faut interrompre le deroulement de l'etalonnage, l'horloge du compteur 62 à 13 bits est bloquee (BLEU = 0) ; le compteur 62 est remis à zéro (impulsion
R13 = 1) et on attend un nouveau signal SCE = 1 pour reprendre le cycle dans la phase qui suit l'incrementation du compteur 32 à cinq bits.30 / In all other cases, the calibration process must be interrupted, the 13-bit counter 62 clock is blocked (BLUE = 0); counter 62 is reset to zero (pulse
R13 = 1) and a new signal SCE = 1 is awaited to resume the cycle in the phase following the incrementation of the counter 32 to five bits.

Le circuit détaillé qui vient d'entre décrit peut subir un certain nombre de modifications sans sortir du cadre de l'invention. The detailed circuit which has just been described may undergo a certain number of modifications without departing from the scope of the invention.

Par exemple, on peut utiliser deux sources de substitution au lieu d'une seule, ayant des valeurs correspondant aux codes 10000 et 01111 (chiffres de poids le plus fort), mises en service en fonction des résultats de deux comparateurs séparés. For example, two substitution sources can be used instead of one, having values corresponding to the codes 10000 and 01111 (most significant digits), put into service according to the results of two separate comparators.

L'avantage qui en résulte est la possibilité d'augmente de 6 décibels la dynamique moyenne de signal d'entrée pour laquelle l'étalonnage est autorisé. L'inconvénient est surtout la nécessité de prévoir un étalonnage séparé pour chacune des sources de substitution, et un rangement en mémoire à deux positions de mémoire séparées.The resulting advantage is the possibility of increasing by 6 decibels the average dynamic range of the input signal for which calibration is authorized. The drawback is above all the need to provide a separate calibration for each of the substitution sources, and storage in memory at two separate memory positions.

~Une autre modification de circuit possible concerne le circuit de correction (33) : on l'a décrit sous forme d'un ensemble de conversion numérique-analogique recevant une information numérique de correction à 6 bits et fournissant un courant de correction Ic qui s'ajoute aux courants des autres ensembles de conversion. On pourrait prévoir que la sortie du circuit de verrouillage 52 est appliquée à une entrée d'un additionneursoustracteur qui reçoit par ailleurs le code d'entrée contenu dans le registre 20 et qui établit un code modifié en fonction de la correction, pour commander les ensembles de conversion 22, 24, 28. ~ Another possible circuit modification concerns the correction circuit (33): it has been described in the form of a digital-analog conversion assembly receiving 6-bit digital correction information and supplying a correction current Ic which s 'adds to the currents of other conversion sets. Provision could be made for the output of the locking circuit 52 to be applied to an input of an adder-subtractor which also receives the input code contained in the register 20 and which establishes a code modified as a function of the correction, for controlling the assemblies. conversion 22, 24, 28.

L'ensemble de conversion 22 comporterait en outre dans ce cas des sources de courant d'amplitude Io/2x2N~1 et Io/4x2N 1 (correction avec une précision d'un quart de l'amplitude de la source de courant Io/2N-l correspondant au poids binaire le plus faible
D16).The conversion assembly 22 would further comprise in this case current sources of amplitude Io / 2x2N ~ 1 and Io / 4x2N 1 (correction with an accuracy of a quarter of the amplitude of the current source Io / 2N -l corresponding to the lowest binary weight
D16).

Bien entendu, la réalisation particulière qui a été décrite avec N n 16 et n = 5 n'est pas limitative. Elle ne sert que comme exemple pour l'explication, étant entendu qu'on a supposé que l'on savait bien faire des ensembles de conversion ayant une précision de 12 bits. Of course, the particular embodiment which has been described with N n 16 and n = 5 is not limiting. It is only used as an example for the explanation, it being understood that it was assumed that one knew well how to make conversion sets having a precision of 12 bits.

Claims

1. Digital-analog converter comprising a plurality of controllable current sources (22, 24, 28), of different binary weights corresponding to the binary weights of the N digits (D1 to D16) of a digital input code of the converter, for producing a global output current (Is) of amplitude proportional to the number represented by this code, a means of calibration of the n most significant sources (28) to provide digital indications on the conversion errors between the current supplied by these n sources and the nominal current which they should supply, a random access memory (35) for recording these digital indications and rendering them as required according to the digital code at the input of the converter, a correction means (33) of the output current, coupled to the output of the memory (35) and providing a correction as a function of the indications contained in the memory, characterized by the fact that there is an additional current source (42), of sub stitution, a digital comparator (44) receiving the code at the start of the converter and capable of supplying a control signal if the code is between determined values, and switching means (34, 40) controlled from this signal to connect the substitution source to the converter output, disconnect from this output the n most significant sources and connect them to the calibration means, and authorize the operation of the calibration means, if the code is understood between the determined values.

2. Converter according to claim 1, characterized in that the amplitude of the substitution current source (42) has the nominal value le (1/2 + 1/4 + .. .î / 2n-1) or Io is the nominal amplitude of the most significant current source.

3. Converter according to claim 2, characterized in that the weight source Nn supplying a current Io / 2n is controlled by the digit of weight Nn when the substitution source is disconnected from the output, and by the inverse of this figure when the substitution source is connected to the converter output.

4. Converter according to one of claims 1 to 3, characterized in that the comparator (44) is able to compare the zero most significant (D1 to D6) of the input code with the values 011 ... 1 and 100 ... 0 and, in case of equality with one of these two values, to give an order of connection of the substitution source (42) in replacement of the n most significant sources, and of connection of a combination of these n sources by means of calibration.

5. Converter according to claim 4, characterized in that the connection order given by the comparator can be inhibited during part of the calibration, for the calibration of the substitution source, and that the means calibration is able to record a correction value relating to the substitution source, at a specific address (00000) of the random access memory (35).

6. Converter according to one of claims 1 to 5, characterized in that the calibration means establishes, from an n-bit counter (32), successive configurations of connection of the n most weight sources strong (28), that for each configuration a calibration cycle is carried out, a correction value is recorded at a memory address defined by the content of the counter (32), then the counter is incremented for a new cycle.

7. Converter according to Claim 6, characterized in that when the n-bit counter (32) is at zero, a calibration of the substitution source is carried out, the n most significant sources being reconnected at the output of the converter. function of the n most significant digits (D1 to D5) of the entry code.

8. Converter according to one of claims 1 to 7, characterized in that the calibration means is capable of performing a double ramp integration and comprises an integrator (70), a reference current source (72) d amplitude under multiple of the amplitude of the n most significant sources, and of opposite sign, a counter (62) with at least Nn bits, a clock (64), and a sequencer (48) for

1) connect to the integrator a combination of the n most significant current sources, to increase the output voltage of the integrator from an initial value for a time corresponding to a counting cycle of the counter at least (Nn) bits,

2) connect the reference source to the integrator, stop the integration when the output voltage has returned to its initial value, stop counting the counter to at least (Nn) bits, and store the contents of this counter at an address corresponding to the combination of n sources considered.

9. Converter according to claim 8, characterized in that before the double-ramp integration of the current of the n sources and of the reference current source, another double-ramp integration is carried out with the same sources so as to toggle a comparator placed twice at the outlet of the integrator.