FR2528208A1

FR2528208A1 - Text character display controlling circuit - has character memory forming compressed words representing character matrix

Info

Publication number: FR2528208A1
Application number: FR8209956A
Authority: FR
Original assignee: EFCIS
Current assignee: EFCIS
Priority date: 1982-06-08
Filing date: 1982-06-08
Publication date: 1983-12-09
Also published as: FR2528208B1

Abstract

Specific character signals are applied to the addressing inputs of a character forming memory. The contents of this memory are applied to further memory space using data - m and p representing the vertical and horizontal dimensions of the character, and e representing the spacing between successive characters. These quantities (m,p,e) vary according to the character to be written, and are used to form a signal of m words of p bits corresponding to a matrix representation of the character. The data is compressed to occupy the minium memory space. The data is then transferred into respective registers from where it may be used to control the character display.

Description

PROCEDE ET CIRCUIT DE TRAITEMENT DE SIGNAUX POUR L'INSCRIPTION
DE CARACTERES SUR UN ECRAN DE VISUALISATION.SIGNAL PROCESSING METHOD AND CIRCUIT FOR REGISTRATION
OF CHARACTERS ON A VISUALIZATION SCREEN.

La presente invention concerne les circuits de traitement de signaux de visualisation de caractères sur un écran. The present invention relates to circuits for processing character display signals on a screen.

On connais des générateurs de caractères qui, recevant une information binaire correspondant à un caractère à inscrire (code ASCII de ce caractère par exemple), engendrent sur l'écran une série de points d'image ; ceux-ci, juxtaposés à des positions convenables, fournissent une représentation visuelle du caractère. Character generators are known which, receiving binary information corresponding to a character to be entered (ASCII code of this character for example), generate on the screen a series of image points; these, juxtaposed in suitable positions, provide a visual representation of the character.

Une mémoire morte (ROM), directement adressée par le code du caractère à inscrire, contient, sur M mots de N bits, une représentation matricielle, en M lignes de N points d'image, du caractère. Tous les caractères possibles sont représentés sur des matrices de même dimension M x N, et occupent le même espace de la mémoire ROM, même ceux qui sont de très petite dimension (par exemple le i", et certains signes de ponctuation).A read only memory (ROM), directly addressed by the code of the character to be written, contains, on M words of N bits, a matrix representation, in M lines of N image points, of the character. All the possible characters are represented on matrices of the same dimension M x N, and occupy the same space of the ROM memory, even those which are of very small dimension (for example the i ", and certain punctuation marks).

Ce mode de génération de caractères implique que les caractères s'inscrivent sur l'écran avec un pas constant, ce qui n'est pas très agréable à l'oeil. This mode of character generation implies that the characters are written on the screen with a constant step, which is not very pleasing to the eye.

En pratique, le texte à écrire est enregistre dans une mémoire vive (RAM) qui est explorée en même temps que le balayage de l'écran de visualisation : un numéro de ligne et un numéro de position de caractère dans la ligne sont appliqués aux entrées d'adressage de la mémoire RAM ; à l'adresse désignée, on trouve un code ASCII de caractère à écrire ; ce code sert lui-même d'adresse à la mémoire ROM qui fournit alors une série de bits représentant des points d'image à visualiser à la position de caractère spécifiée de la ligne spécifiée. La mémoire ROM débite donc ses informations directement sur l'écran. In practice, the text to be written is saved in a random access memory (RAM) which is explored at the same time as the scanning of the display screen: a line number and a character position number in the line are applied to the entries. addressing the RAM memory; at the designated address, there is an ASCII character code to write; this code itself serves as an address for the ROM memory which then supplies a series of bits representing picture points to be displayed at the specified character position of the specified line. The ROM memory therefore outputs its information directly on the screen.

Ce mode de génération de caractère impose une division de l'écran en matrices régulières de M lignes de N points, chaque matrice correspondant à une position fixe de caractère. This mode of character generation requires a division of the screen into regular matrices of M lines of N points, each matrix corresponding to a fixed position of character.

Il s'agit donc d'un système qui ne se prête pas convenablement à la visualisation purement graphique sur un écran, c'est-à-dire une visualisation dans laquelle on veut tracer des dessins par combinaisons de points ou vecteurs sans être lié à un découpage de l'écran en un nombre donné de lignes comportant un nombre donné de positions de caractère. It is therefore a system which does not lend itself properly to purely graphic visualization on a screen, that is to say a visualization in which one wants to draw drawings by combinations of points or vectors without being linked to splitting the screen into a given number of lines comprising a given number of character positions.

Les inconvénients du mode habituel de génération de caractères sont donc de trois sortes :
- capacité de mémoire morte nécessairement très importante si on veut pouvoir représenter un grand nombre de caractères (par exemple plusieurs jeux de caractères constituant chacun un alphabet complet),
- impression visuelle peu agréable,
- compatibilité difficile avec la visualisation graphique.The disadvantages of the usual mode of character generation are therefore of three kinds:
- necessarily very large read-only memory capacity if we want to be able to represent a large number of characters (for example several sets of characters each constituting a complete alphabet),
- unpleasant visual impression,
- difficult compatibility with graphic visualization.

La présente invention vise à réduire ces inconvénients dans une large mesure en proposant un procédé et un circuit de traitement de signal fonctionnant selon le processus suivant
- des signaux spécifiques d'un caractère à inscrire sont appliqués aux entrées d'adressage d'une mémoire de formes de caractère,
- le contenu de cette mémoire de formes à l'adresse désignée par ces signaux spécifiques comprend lui-même une autre adresse de renvoi qui est appliquée à son tour aux entrées d'adressage de cette même mémoire,
- le contenu de la mémoire de formes à l'adresse de renvoi et aux adresses suivantes comprend d'abord des données m et p de dimension matricielle verticale et horizontale du caractère à inscrtre, ainsi qu'une donnée d'espacement e par rapport au caractère suivant ou précédent, ces données m, p, e variant avec le caractère à inscrire, puis des données de forme du caractère, inscrites à ces adresses sous forme de m mots de p bits correspondant à une représentation matricielle du caractère en m lignes de p points d'image, les m mots remplissant de manière compacte l'espace de mémoire disponible à ces adresses, c'est-à-dire sans que la longueur des mots de p bits corresponde à la longueur de mot d'une position de la mémoire de formes, et sans que le nombre de positions de mémoire occupées par ces données corresponde au nombre a de mots de p bits,
- les données de dimension matricielle et d'espacement (m, p, e) sont transférées dans des registres respectifs pour servir de signaux de commande d'un circuit de traitement capable de recevoir les données de forme de caractère, d'assurer leur découpage en m mots de p bits, et de définir, en vue de leur inscription dans une mémoire d'entretien d'image, des adresses de ces mots dans cette mémoire, notamment en fonction du contenu des registres de données de dimension matricielle de caractère.The present invention aims to reduce these drawbacks to a large extent by providing a method and a signal processing circuit operating according to the following process.
- specific signals of a character to be entered are applied to the addressing inputs of a character shape memory,
the content of this shape memory at the address designated by these specific signals itself includes another forwarding address which is in turn applied to the addressing inputs of this same memory,
- the content of the shape memory at the forwarding address and at the following addresses comprises first of all data m and p of vertical and horizontal matrix dimension of the character to be written, as well as a spacing data e with respect to the next or previous character, these data m, p, e varying with the character to be entered, then character form data, entered at these addresses in the form of m words of p bits corresponding to a matrix representation of the character in m lines of p picture points, the m words compactly filling the memory space available at these addresses, that is to say without the length of the words of p bits corresponding to the word length of a position of shape memory, and without the number of memory positions occupied by these data corresponding to the number a of words of p bits,
- the matrix dimension and spacing data (m, p, e) are transferred into respective registers to serve as control signals of a processing circuit capable of receiving the character shape data, of ensuring their cutting in m words of p bits, and of defining, with a view to their recording in an image maintenance memory, addresses of these words in this memory, in particular as a function of the content of the data registers of character matrix dimension.

Le circuit de traitement détermine en pratique ces adresses à partir de ces registres et également à partir du contenu d'un registre pointeur de position de caractère qui indique la position d'un caractère à inscrire. Le contenu de ce registre pointeur de position est modifié par le circuit de traitement après chaque inscription de caractère en fonction de la donnée d'espacement e contenue dans un registre particulier. The processing circuit in practice determines these addresses from these registers and also from the content of a character position pointer register which indicates the position of a character to be registered. The content of this position pointer register is modified by the processing circuit after each character entry as a function of the spacing datum e contained in a particular register.

Bien que l'adressage indirect des zones de mémoire de formes et l'inscription dans cette mémoire de données supplémentaires (dimension matricielle et espacement) entrainent une certaine consommation de mots de mémoire morte, on économise globalement de la place en mémoire grâce au compactage des données et gracie au fait que chaque caractère n'est décrit que par des données matricielles correspondant strictement au nombre de lignes et de colonnes qu'il occupe, et non par un nombre fixe de N x M points indépendant du caractère choisi. Although the indirect addressing of the shape memory zones and the recording in this memory of additional data (matrix dimension and spacing) entail a certain consumption of words of read-only memory, overall memory space is saved by compacting the data and thanks to the fact that each character is described only by matrix data corresponding strictly to the number of rows and columns it occupies, and not by a fixed number of N x M points independent of the character chosen.

Cette description de chaque caractère, selon une matrice dont la dimension m x p est propre au caractère, permet de réaliser une Inscription de caractères avec un pas qui n'est pas fixe, ce qui est beaucoup plus agréable à l'oeil. This description of each character, according to a matrix whose dimension m x p is specific to the character, makes it possible to carry out an inscription of characters with a step which is not fixed, which is much more pleasing to the eye.

Enfin, le passage par une mémoire d'entretien d'image, adressable point par point en écriture, permet une compatibilité facile avec une visualisation purement graphique. Finally, the passage through an image maintenance memory, addressable point by point in writing, allows easy compatibility with a purely graphic display.

De préférence, le contenu de la mémoire de formes à l'adresse désignée par les signaux spécifiques de caractère inclut en outre une donnée h d'origine de hauteur du caractère, cette donnée h étant transférée dans un registre de hauteur couplé au circuit de traitement pour participer à la de finition des adresses d'inscription en mémoire d'entretien d'image. Preferably, the content of the shape memory at the address designated by the specific character signals also includes a datum h of origin of the height of the character, this datum h being transferred into a height register coupled to the processing circuit to participate in the finishing of the registration addresses in the image maintenance memory.

D'autres caractéristiques et avantages de l'invention apparattront à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels :
- la figure I représente un schéma bloc fonctionnel du circuit selon l'invention,
- la figure 2 montre sur un exemple différents paramètres participant à la définition des adresses d'inscription en mémoire d'entretien d'image.Other characteristics and advantages of the invention will appear on reading the detailed description which follows and which is given with reference to the appended drawings in which:
FIG. I represents a functional block diagram of the circuit according to the invention,
- Figure 2 shows on an example different parameters participating in the definition of registration addresses in image maintenance memory.

L'appareil de visualisation (moniteur de télévision par exemple ou écran plat à cristaux liquides, etc.), est désigné par la référence 10. Il possède ses propres moyens de balayage d'image, non représentés spécifiquement, et il reçoit des données à visualiser à partir d'une mémoire vive 20 (RAM) qui contient autant de positions de mots de mémoire que de points lumineux susceptibles d'être affichés à partir de cette mémoire. Ces mots comprennent soit un seul bit (correspondant à un point lumineux ou noir sur ltécran), soit plusieurs bits (par exemple 3 bits par point pour une visualisation en huit couleurs). The display device (television monitor for example or flat screen with liquid crystal, etc.), is designated by the reference 10. It has its own image scanning means, not shown specifically, and it receives data at display from a random access memory 20 (RAM) which contains as many memory word positions as there are light points capable of being displayed from this memory. These words include either a single bit (corresponding to a bright or black dot on the screen), or several bits (for example 3 bits per point for viewing in eight colors).

Cette mémoire RAM 20 est une mémoire d'entretien d'image qui fournit à grande vitesse les données qu'elle contient à l'écran 10 pendant le balayage de celui-ci ; la mémoire peut subir une écriture, totalement ou partiellement, de préférence pendant les retours de trame du balayage. This RAM memory 20 is an image maintenance memory which supplies at high speed the data which it contains on the screen 10 during the scanning of the latter; the memory can be written, totally or partially, preferably during the scanning frame returns.

On ne s'intéresse pas ici à la partie lecture de la mémoire, qui consiste simplement à faire passer une série de mots de la mémoire d'image 20 dans un registre à décalage 30 qui est alors déchargé à grande vitesse vers l'écran en synchronisme avec le balayage de ce dernier. We are not interested here in the reading part of the memory, which consists simply in passing a series of words from the image memory 20 into a shift register 30 which is then downloaded at high speed to the screen in synchronism with the scanning of the latter.

On stintéresse à ltécriture, et, plus spécialement, à l'écriture de caractères alphanumériques. We are interested in writing, and more specifically, writing alphanumeric characters.

Les caractères a inscrire sur l'écran arrivent sous forme codée à partir d'un organe d'émission 40 qui peut être par exemple un clavier ou une interface avec une ligne de transmission téléphonique, ou tout autre appareil, y compris un microprocesseur contrôlant le système de visualisation. L'organe 40 fournit par exemple des codes binaires ASCII pour chaque caractère. The characters to be entered on the screen arrive in coded form from a transmitting device 40 which can be for example a keyboard or an interface with a telephone transmission line, or any other device, including a microprocessor controlling the visualization system. The unit 40 provides for example ASCII binary codes for each character.

Ces codes sont des signaux spécifiques de chaque caractère et sont appliqués, à travers un multiplexeur 50, aux entrées d'adressage d'une mémoire morte 60 (ROM) qui est une mémoire de formes de caractère. Les adresses définies par ces codes désignent des positions de mémoire qui contiennent essentiellement d'autres adresses de cette mémoire morte 60. These codes are signals specific to each character and are applied, through a multiplexer 50, to the addressing inputs of a read only memory 60 (ROM) which is a memory of character forms. The addresses defined by these codes designate memory positions which essentially contain other addresses of this read-only memory 60.

Plus précisément, la mémoire peut être organisée en mots de 16 bits. L'adresse désignée par le code d'un caractere correspond donc à un contenu qui est -un mot de seize bits dont quatre bits peuvent servir à donner une référence de hauteur h du caractère désigné (c'est-à-dire une hauteur par rapport à une ligne de réfétence pour plusieurs caractères en ligne d'un texte), et dont les douze autres bits constituent eux-memes une adresse de renvoi pour la même mémoire ROM 60. More precisely, the memory can be organized in 16-bit words. The address designated by the code of a character therefore corresponds to a content which is a word of sixteen bits, four bits of which can be used to give a height reference h of the designated character (that is to say a height by relative to a reference line for several online characters of a text), and the other twelve bits of which themselves constitute a return address for the same ROM memory 60.

Cette adresse de renvoi est introduite dans un registre 70 en sortie de la mémoire 60 et elle est appliquée à son tour, par l'intermédiaire du multiplexeur 50, aux entrées d'adressage de la mémoire 60. Le multiplexeur 50 reçoit donc des entrées à la fois en provenance de l'organe d'émission 40 et du registre de sortie 70 de la mémoire 60. This forwarding address is introduced into a register 70 at the output of the memory 60 and it is applied in turn, via the multiplexer 50, to the addressing inputs of the memory 60. The multiplexer 50 therefore receives inputs at both from the sending unit 40 and from the output register 70 of the memory 60.

Quant aux quatre bits de référence de hauteur, ils sont introduits dans un registre 80 d'origine de hauteur de caractère. As for the four height reference bits, they are introduced into an original character height register 80.

Le contenu de la mémoire 60 à l'adresse de renvoi est un mot de 16 bits qui se décompose en trois mots qui sont transférés chacun dans un registre respectif. The content of the memory 60 at the forwarding address is a 16-bit word which is broken down into three words which are each transferred to a respective register.

Le premier mot, par exemple codé sur cinq bits, représente la dimension matricielle verticale m du caractère (nombre de lignes sur lesquelles s'entend le caractère). The first word, for example coded on five bits, represents the vertical matrix dimension m of the character (number of lines on which the character is heard).

Le deuxième mot est une dimension matricielle horizontale p du caractère, également codée sur cinq bits, et elle correspond au nombre de points d'image sur lesquels s'étend le caractère dans le sens horizontal. The second word is a horizontal matrix dimension p of the character, also coded on five bits, and it corresponds to the number of image points on which the character extends in the horizontal direction.

Le troisième mot peut comporter six bits et définir ltespacement e (en nombre de colonnes, c'est-à-dire de points d'image) entre un caractère et le suivant ou le précédent ; par exemple, l'espacement e se définit entre le début du caractère en cours et le début du caractère suivant. The third word can comprise six bits and define the spacing e (in number of columns, that is to say of image points) between a character and the next or the previous one; for example, the spacing e is defined between the start of the current character and the start of the next character.

Il faut noter ici que les nombres m, p, e représentent des dimensions matricielles et un espacement de base pour un caractère donné, mais qu'une multiplication d'échelle peut avoir lieu avant l'écriture en mémoire d'image, en fonction de facteurs d'échelle horizontal (sx) et vertical (sy) contenus dans des registres respectifs 90 et 100 (chargés par exemple directement partir de l'organe d'émission 40). Dans ce cas, le caractère inscrit sur l'écran et donc dans la mémoire d'image 20 est inscrit sur sy.m lignes de sx.p points d'image et son espacement est sx.e par rapport au caractère suivant. It should be noted here that the numbers m, p, e represent matrix dimensions and basic spacing for a given character, but that a multiplication of scale can take place before writing to image memory, depending on horizontal (sx) and vertical (sy) scale factors contained in respective registers 90 and 100 (loaded for example directly from the transmitting member 40). In this case, the character written on the screen and therefore in the image memory 20 is written on sy.m lines of sx.p picture points and its spacing is sx.e with respect to the next character.

La donnée m de dimension matricielle verticale est transférée dans un registre correspondant 110, la donnée p de dimension horizontale est transférée dans un registre 120, et la donnée d'espacement dans un registre 130. The datum m of vertical matrix dimension is transferred to a corresponding register 110, the datum p of horizontal dimension is transferred to a register 120, and the spacing datum to a register 130.

Par ailleurs, on peut prévoir dans le circuit un registre 140 contenant des données correspondant à la position sur l'écran du caractère à inscrire : ce registre est un registre pointeur de position qui peut éventuellement être chargé à partirde l'organe d'émission 40, mais qui est surtout incrémenté au fur et à mesure de l'écriture en fonction de la donnée d'espacement e et en fonction des changements de ligne d'écriture du texte la position du caractère à inscrire (P en abscisse, Q en ordonnée) est connue grâce à ce registre et peut servir à la définition des adresses de la mémoire RAM 20. Furthermore, a register 140 can be provided in the circuit containing data corresponding to the position on the screen of the character to be entered: this register is a position pointer register which can optionally be loaded from the transmitting member 40 , but which is above all incremented as and when writing as a function of the spacing datum e and as a function of changes in the writing line of the text the position of the character to be written (P on the abscissa, Q on the ordinate ) is known from this register and can be used to define the addresses of the RAM memory 20.

Une fois les différentes données rangées notamment dans les registres 110, 120, 130 (données m, p, e en provenance de la mémoire de formes 60), les adresses immédiatement suivantes de la mémoire 60 sont lues. Ces adresses contiennent les données de forme proprement dite du caractère, c'est-à-dire les indications de position de points lumineux et noirs qui, juxtaposés, dessinent sur 1'écran un caractère. Ces données sont regroupées sur plusieurs mots successifs de la mémoire 60, sous une forme comprimée en ce sens que la succession de bits constituée par plusieurs mots de mémoire (de 16 bits chacun) mis bout à bout est en réalité une succession de m mots de p bits. Par exemple, quatre mots de 16 bits de la mémoire peuvent comprendre en fait 9 mots de 7 bits correspondant à la définition d'un caractère sur 9 x 7 points. Once the various data have been stored in particular in the registers 110, 120, 130 (data m, p, e coming from the shape memory 60), the immediately following addresses of the memory 60 are read. These addresses contain the actual shape data of the character, that is to say the indications of position of light and black points which, juxtaposed, draw a character on the screen. These data are grouped on several successive words of the memory 60, in a compressed form in the sense that the succession of bits constituted by several memory words (of 16 bits each) put end to end is actually a succession of m words of p bits. For example, four 16-bit words in memory can actually include 9 7-bit words corresponding to the definition of a character on 9 x 7 points.

Ces données de forme, présentes sur plusieurs mots consécutif8 de la mémoire 60, sont dirigées vers un circuit de traitement 150 qui reçoit comme signaux de commande des signaux issus notamment des registres 80, 90, 100, 110, 120, 130, 140, et qui a pour fonction essentielle de définir des adresses d'inscription dans la mémoire RAM 20 des données de forme reçues en vrac de la mémoire de forme 60 afin de les-ordonner en vue de la représentation d'un caractère. These shape data, present on several consecutive words 8 of the memory 60, are directed to a processing circuit 150 which receives as control signals signals originating in particular from the registers 80, 90, 100, 110, 120, 130, 140, and which has the essential function of defining addresses for writing in the RAM memory 20 shape data received in bulk from the shape memory 60 in order to order them for the representation of a character.

Pour mieux faire comprendre le fonctionnement du circuit 150, la figure 2 montre sur un exemple concret (affichage du mot "Lip") les différents paramètres permettant de définir les coordonnées de chaque point d'un caractère : c'est à partir de ces paramètres que le circuit de définition d'adresse 150 place correctement dans la mémoire d'image 20 les différents bits reçus de la mémoire de formes 60. Les indices 1, 2, 3 sont utilises respectivement pour les premier, second et troisième caractères figurés. To better understand the operation of circuit 150, FIG. 2 shows on a concrete example (display of the word "Lip") the various parameters making it possible to define the coordinates of each point of a character: it is from these parameters that the address definition circuit 150 correctly places in the image memory 20 the different bits received from the shape memory 60. The indices 1, 2, 3 are used respectively for the first, second and third characters shown.

La position P1, Q1 (Q1 étant l'ordonnée de la ligne en cours d'écriture) définit la position générale du premier caractère à écrire qui est un "L". Cette position est fournie par le registre pointeur 140. The position P1, Q1 (Q1 being the ordinate of the line being written) defines the general position of the first character to be written which is an "L". This position is provided by the pointer register 140.

te code ASCII de la lettre L, envoyé par l'organe d'émission 40 > de finira une adresse de la mémoire morte 60. A cette adresse on trouvera 4 bits définissant l'origine de hauteur hl au-dessus de la ligne d'ordonnée Q1, et 12 bits définissant une adresse de renvoi dans la mémoire 60. te ASCII code of the letter L, sent by the sending unit 40> de will end an address of the read only memory 60. At this address we will find 4 bits defining the origin of height hl above the line of ordinate Q1, and 12 bits defining a forwarding address in memory 60.

Ici, hl hi O, le bas du caractère étant situé sur la ligne Qi. Cette valeur de hl est chargée dans le registre 80. Here, hl hi O, the bottom of the character being located on the line Qi. This value of hl is loaded into register 80.

A l'adresse de renvoi, pour la lettre L figurée, on trouvera un mot de 16 bits regroupant les informations ml, pl, el codées respectivement sur 5, 5 et 6 bits. Ici, la lettre L s'inscrit dans une matrice de 7 lignes de 4 points (m1=7, p1=4) et l'espacement avec le caractère suivant peut être e1=5. At the return address, for the letter L figured, there will be a 16-bit word grouping the information ml, pl, el coded respectively on 5, 5 and 6 bits. Here, the letter L is inscribed in a matrix of 7 lines of 4 points (m1 = 7, p1 = 4) and the spacing with the following character can be e1 = 5.

Ce mot de 16 bits s'écriera donc : 0 0 1 1 i 0 0 i 0 0000 i 0 i. This 16-bit word will therefore be written: 0 0 1 1 i 0 0 i 0 0000 i 0 i.

Les cinq premiers bits, définissant ml=7, seront chargés dans le registre 110, les cinq suivants (pl=4) dans le registre 120, et les six derniers (el=5) dans le registre 130. The first five bits, defining ml = 7, will be loaded into register 110, the next five (pl = 4) into register 120, and the last six (el = 5) into register 130.

On supposera pour cet exemple que les registres de facteurs d'échelle 90 et 100 sont chargés avec des valeurs correspondant à une échelle 1. It will be assumed for this example that the registers of scale factors 90 and 100 are loaded with values corresponding to a scale 1.

Les mots de mémoire 60 suivant immédiatement l'adresse de renvoi sont alors lus et dirigés vers le circuit de traitement 150. Ces mots définissent la forme du caractère L, telle que représentée sur la figure 2 ; cette forme se définit par sept lignes de quatre points donc sept mots de quatre bits ; si la valeur 1 définit un tracé de point lumineux, et la valeur O une absence de tracé, le caractère L se définira par les mots binaires suivants : liii pour la ligne Q1 et 1000 pour chacune des lignes Qi + 1 à Qi + 6. The memory words 60 immediately following the return address are then read and directed to the processing circuit 150. These words define the form of the character L, as shown in FIG. 2; this form is defined by seven lines of four points therefore seven words of four bits; if the value 1 defines a light point trace, and the value O an absence of trace, the character L will be defined by the following binary words: liii for the line Q1 and 1000 for each of the lines Qi + 1 to Qi + 6.

Les valeurs sont rangées en mémoire morte 60 sous la forme compacte suivante (sept blocs de quatre bits, regroupés en deux mots de seize bits, quatre bits étant inutilisés dans le deuxième mot)
1 1 1 1 1 0 0 0 1 0 0 0 1 0 0 0
100010001000....The values are stored in ROM 60 in the following compact form (seven blocks of four bits, grouped into two words of sixteen bits, four bits being unused in the second word)
1 1 1 1 1 0 0 0 1 0 0 0 1 0 0 0
100010001000 ....

La fonction essentielle du circuit de traitement 150 est de recevoir ces mots de seize bits, de les découper en blocs d'une longueur correspondant au contenu du registre 120, le nombre des blocs étant défini par le contenu du registre 110, et de définir les adresses de chacun des blocs dans la mémoire d'image 20. The essential function of the processing circuit 150 is to receive these words of sixteen bits, to cut them into blocks of a length corresponding to the content of the register 120, the number of blocks being defined by the content of the register 110, and to define the addresses of each of the blocks in the image memory 20.

Ici, les bits du premier bloc (1111) seront placés dans la mémoire 20 à l'adresse Q1 pour l'adresse de ligne et P1 à P1 + 3 pour l'adresse de colonne ; les bits du second bloc (1000) à l'adresse Q1 + 1 en ligne et P1 à P1 + 3 en colonne, etc. Here, the bits of the first block (1111) will be placed in memory 20 at address Q1 for the row address and P1 to P1 + 3 for the column address; the bits of the second block (1000) at the address Q1 + 1 in line and P1 to P1 + 3 in column, etc.

La fin de l'inscription en mémoire est détectée par le décomptage des inscriptions des blocs successifs : m blocs doivent être inscrits successivement. The end of the registration in memory is detected by the countdown of the inscriptions of the successive blocks: m blocks must be registered successively.

A la fin de cette inscription, le contenu el du registre d'espacement 130 sert à modifier le contenu du registre pointeur 140 pour donner une nouvelle position de début de caractère qui est P2, Q2 avec en principe ici Q2 = Q1 et P2 = P1 + el. Cette modification est effectuée par le circuit de traitement 150 qui range dans le registre pointeur 140 un nouveau contenu (P2, Q2). At the end of this entry, the content el of the spacing register 130 is used to modify the content of the pointer register 140 to give a new position of start of character which is P2, Q2 with in principle here Q2 = Q1 and P2 = P1 + el. This modification is carried out by the processing circuit 150 which stores new content (P2, Q2) in the pointer register 140.

Un registre de commande supplémentaire 160 peut être prévu pour fournir une information D de direction de déplacement, participant à la définition des adresses de mémoire RAM et plus précisément à la modification du contenu du registre pointeur après chaque inscription de caractère. An additional command register 160 can be provided to provide information D of direction of movement, participating in the definition of the RAM memory addresses and more precisely in the modification of the content of the pointer register after each character entry.

En effet, on peut prévoir que le caractère suivant soit écrit à gauche ou à droite, ou au dessus ou au dessous du caractère précédent. Par exemple, le registre de sens de déplacement 160 peut comprendre un nombre D à deux bits, chargé à partir de l'organe d'émission 40 et ayant la signification suivante
D - 00 est une avance normale : Q2 = Qi, P2 - P1 + sx.el
D - 01 est un recul sur la ligne : Q2 = Q1, P2 - P1 - sx.e2
D - 10 est un recul d'une ligne :Q2 - Q1 + f.sy, P2=P1, où f est un espacement en ordonnée, c'est-à-dire la valeur d'interligne, rangée dans un registre 170 chargé à partir de l'organe d'émission 40.Indeed, one can provide that the next character is written on the left or on the right, or above or below the previous character. For example, the direction of movement register 160 may include a two-bit number D, loaded from the transmission unit 40 and having the following meaning
D - 00 is a normal advance: Q2 = Qi, P2 - P1 + sx.el
D - 01 is a step back on the line: Q2 = Q1, P2 - P1 - sx.e2
D - 10 is a backward movement of a line: Q2 - Q1 + f.sy, P2 = P1, where f is a spacing on the ordinate, i.e. the line spacing value, stored in a loaded register 170 from the transmitting member 40.

D = 11 est une avance d'une ligne : Q2 - Q1 - f.sy, P2=P1. D = 11 is a line advance: Q2 - Q1 - f.sy, P2 = P1.

On voit donc qu'une fonction importante du circuit de traitement 150 est d'élaborer à partir du contenu de plusieurs registres (registres d'espacement 130 et 170, mais aussi registres d'échelle 90 et 100), la nouvelle valeur de position courante de caractère, inscrite dans le registre pointeur 140. We therefore see that an important function of the processing circuit 150 is to develop from the content of several registers (spacing registers 130 and 170, but also scale registers 90 and 100), the new current position value of character, entered in the pointer register 140.

Le nouveau caractère qui est alors émis (ici un i minuscule) définira par son code ASCII une nouvelle hauteur d'origine h2 (encore nulle), une nouvelle adresse de renvoi à laquelle on trouvera un mot de 16 bits qui est 0011000001000010, qui se décompose en cinq bits (définissant m2 = 6), puis cinq bits (p2 = 1), puis six bits (définissant e2 = 2) ; le i minuscule s'inscrit en effet dans une matrice 6 x 1. The new character which is then emitted (here a lowercase i) will define by its ASCII code a new original height h2 (still zero), a new forwarding address to which we will find a 16-bit word which is 0011000001000010, which is decomposes into five bits (defining m2 = 6), then five bits (p2 = 1), then six bits (defining e2 = 2); the lower case i is in fact in a 6 x 1 matrix.

La forme proprement dite du i s'écrira simplement en un mot de 16 bits dont les 6 premiers seulement sont utiles et sont 111101, qui correspondent aux 6 lignes de 1 bit du dessin du i. The actual form of the i will simply be written in a 16-bit word of which the first 6 only are useful and are 111101, which correspond to the 6 lines of 1 bit in the drawing of the i.

Le circuit 150 définit les adresses auxquelles ces bits seront inscrits dans la memoire 20 : il s'agit de l'adresse P2 = Pi + el en colonne et des adresses Q1 à Ql + 5 en ligne. The circuit 150 defines the addresses to which these bits will be written in the memory 20: it is the address P2 = Pi + el in column and the addresses Q1 to Ql + 5 online.

Le registre pointeur 140 est à nouveau incremente à une valeur Q3 = Q1 et P3 = P2 + e2, en vue du trace du caractère suivant. Le processus d'elaboration des adresses d'inscription dans la memoire 20 est le même que pour les caractères precedents avec cette différence que la hauteur d'origine est h3, non nulle et égale à -3 ; le code ASCII du caractère p designe dans la memoire de formes une adresse à laquelle on trouve un mot de 16 bits dont les quatre premiers bits constituent l'information h3 - -3 et sont transferes dans le registre de hauteur 80 qui agit sur le circuit de de finition des adresses pour faire en sorte que les m3 blocs de p3 bits de finissant le dessin du caractère soient inscrits successivement aux adresses Q1 - 3, Q1 - 2, etc. The pointer register 140 is again incremented to a value Q3 = Q1 and P3 = P2 + e2, in view of the trace of the next character. The process for developing the addresses for recording in the memory 20 is the same as for the preceding characters with the difference that the original height is h3, not zero and equal to -3; the ASCII code of the character p designates in the shape memory an address at which there is a 16-bit word, the first four bits of which constitute the information h3 - -3 and are transferred to the height register 80 which acts on the circuit of finishing addresses to ensure that the m3 blocks of p3 bits of finishing the drawing of the character are registered successively at addresses Q1 - 3, Q1 - 2, etc.

Les facteurs d'échelle sx et sy servent essentiellement à dédoubler une ou plusieurs fois les bits des mots de p bits (pour sx) ou les mots de p bits en entier (pour sy) avant leur inscription en mémoire d'image à des adresses qui tiennent compte de ces dédoublements. L'espacement e aussi est dédoublé. Les facteurs d'échelle peuvent aussi servir à effectuer des symétries. The scale factors sx and sy are essentially used to split the bits of the p bit words (for sx) or the entire p bit words (for sy) one or more times before they are written to addresses in image memory. which take into account these duplications. The spacing e is also split. Scale factors can also be used to perform symmetries.

Cette description très détaillée montre bien les fonctions remplies par le circuit 150 qui n'exécute que des operations arithmétiques et logiques extrêmement simples sur les contenus des differents registres qui le commandent. This very detailed description clearly shows the functions fulfilled by circuit 150 which only performs extremely simple arithmetic and logical operations on the contents of the various registers which control it.

Un circuit logique de contrôle 180 a ete figure à part, ce circuit ayant pour fonction classique d'assurer la commande et la synchronisation des differentes operations de lecture, d'écriture, de transfert, des autres éléments de circuit de la figure. Ce circuit logique de contrôle commande en particulier la lecture de la mémoire ROM, le basculement du multiplexeur 50, l'inscription dans les divers registres 70, 80, 110, 120, 130, couplés à la memoire ROM, et dans les autres registres 90, 100, 140, 160, 170, ainsi que l'écriture en mémoire RAM 20 en synchronisme avec les retours de balayage de l'écran 10. Enfin, le circuit de contrôle 180 assure le de roulement des operations de calcul d'adresses du circuit 150. A logic control circuit 180 has been shown separately, this circuit having the conventional function of ensuring the control and synchronization of the various read, write, transfer operations of the other circuit elements of the figure. This logic control circuit commands in particular the reading of the ROM memory, the switching of the multiplexer 50, the recording in the various registers 70, 80, 110, 120, 130, coupled to the ROM memory, and in the other registers 90 , 100, 140, 160, 170, as well as the writing in RAM memory 20 in synchronism with the scanning returns of the screen 10. Finally, the control circuit 180 ensures the rolling of the address calculation operations of the circuit 150.

La compression des données de forme dans la mémoire de formes 60 permet un gain de place dans cette mémoire pour un nombre de caractères donnés, surtout en combinaison avec le fait que chaque caractère est décrit à partir d'une matrice de points correspondant à sa dimension réelle : matrice 7 x 4 pour le caractère "L" de la figure 2, matrice 1 x 6 pour le i", matrice 7 x 3 pour "p".Ce gain de place se remarque, dans l'écriture des données de forme proprement dite (aux adresses suivant immédiatement les adresses de renvoi) par le fait que les mots de p bits juxtaposés ne comprennent en principe pas de mots correspondant à p absences de point lumineux (ctest-à-dire p "zéros" si le zéro logique représente un point noir et le "un" un point lumineux), sauf peut-etre pour des caractères tels que le "i", composés de deux parties disjointes. The compression of the shape data in the shape memory 60 allows a saving of space in this memory for a given number of characters, especially in combination with the fact that each character is described from a matrix of points corresponding to its dimension. real: 7 x 4 matrix for the character "L" in Figure 2, 1 x 6 matrix for the i ", 7 x 3 matrix for" p ". This space saving is noticeable, when writing shape data proper (to the addresses immediately following the forwarding addresses) by the fact that the words of p bits juxtaposed do not in principle include words corresponding to p absence of light point (ie p "zeros" if the logical zero represents a black point and the "a" a bright point), except perhaps for characters such as the "i", composed of two disjoint parts.

Dans le schéma de la figure 1 et la description détaillée des fonctions du circuit selon l'invention, on a parlé de différents registres distincts, tels que par exemple les registres 110, 120, 130. Bien entendu, ces trois registres peuvent être regroupes en un registre unique ayant le nombre de bits nécessaires. Reciproquement, le registre pointeur 140 a été décrit comme registre unique, mais il peut aussi être décomposé en plusieurs registres (par exemple, un registre pour la donnée P et un registe pour la donnee Q). In the diagram of FIG. 1 and the detailed description of the functions of the circuit according to the invention, we have spoken of different distinct registers, such as for example the registers 110, 120, 130. Of course, these three registers can be grouped together a single register having the necessary number of bits. Conversely, the pointer register 140 has been described as a single register, but it can also be broken down into several registers (for example, a register for the data P and a register for the data Q).

Claims

CLAIMS.

1. Method for processing electrical signals with a view to writing characters on a display screen, characterized thereby

- that specific signals of a character to be entered are applied to the addressing inputs of a memory (60) of character forms,

- that the content of this shape memory (60) at the address designated by these specific signals itself includes another return address which is in turn applied to the addressing inputs of this same shape memory,

- that the content of the forwarding address and of the following addresses comprises first of all data m and p of vertical and horizontal matrix dimension of the character to be written as well as spacing data e with respect to the next or previous character, these data varying with the character to be written, then character form data, entered at these addresses in the form of m words of p bits corresponding to a matrix representation of the character in m lines of p image points, the m words filling the memory space available at these addresses in compressed form, that is to say without the length of the words of p bits corresponding to the word length of a memory position, and without the number of positions of memory occupied by these data of form corresponds to the number m of words of p bits,

- that the data of matrix dimension and spacing (m, p, e) are transferred into respective registers (110, 120, 130) to serve as control signals of a processing circuit (150) capable of receiving the character form data, ensuring their division into m words of p bits, and defining, with a view to recording the content of these words in an image maintenance memory (20), addresses of these words depending in particular on the content of the character matrix size registers.

2. Method for processing electrical signals according to claim 1, characterized in that the processing circuit makes it possible to carry out the recording in the image maintenance memory at addresses defined also from the content of a register (140) character position pointer, and by the fact that the content of this pointer register is modified at each character entry as a function of the content of a register (60) containing the spacing data.

3. Method for processing electrical signals according to one of claims 1 and 2, characterized in that the content of the shape memory at the address designated by the specific signals of a character to be entered also includes data (h) of height of the character to be entered, this data being placed in a height register (80) to serve as a control signal of the processing circuit (150) and to participate in the definition of the addresses for entry into the memory of 'image maintenance, and by the fact that, except for certain characters made up of two disjoint parts, no word of p bits of the shape memory corresponds to p "absence of plotting of point.

4. Method for processing electrical signals according to one of claims 1 to 3, characterized in that the recording in the image memory is carried out at addresses of this memory also determined as a function of data (sx, sy ) contained in registers (90, 100) of scale factors capable of receiving scale signals of the characters to be entered.

5. process for processing electrical signals according to one of claims 1 to 4, characterized in that the recording in the image memory is carried out at addresses determined also from data (D) contained in a register (160) direction of travel capable of receiving direction of travel information from one character to the next.

6. Image processing circuit, intended to allow characters to be written on a display screen, characterized in that it comprises

- means (40, 50) for applying specific signals of a character to be written to the addressing inputs of a memory (60) of character forms,

- Means (70) for taking from this shape memory, at the address designated by these specific signals, another return address, and for applying this return address in turn to the address inputs of this same memory,

- registers (110, 120, 130) for taking from the shape memory, at said other address and at the following addresses, first of all data m and p of vertical and horizontal matrix dimension of the character to be written as well as a data e of spacing compared to the preceding or following character, these data m, p, e varying with the characters to be written then character data entered at these addresses in the form of m words of p bits corresponding to a matrix representation of the character in m lines of p picture points, the m words filling the memory space available at these addresses in compressed form, that is to say without the length of the p bit words corresponding to the word length of a memory position and without the number of memory positions occupied by these shape data corresponding to the number m. of words of p bits,

a processing circuit (150) coupled to the different registers for receiving the shape data and the matrix dimension and spacing data, this circuit being able to split the shape data into m words of p bits, and define, with a view to writing the content of these words in an image maintenance memory, writing addresses for these words, as a function of the content of the registers containing the data of matrix dimension.

7. Image processing circuit according to claim 5, characterized in that a register (140) character position pointer is provided, coupled to the processing circuit for:

- provide the processing circuit (I 50) with character position information on the abscissa and ordinate, this information being used for defining the addresses for recording shape data in the image maintenance memory,

- receiving from the processing circuit new character position information as a function in particular of the content of a register (130) containing the spacing data (e).