FR2477745A1

FR2477745A1 - Colour graphics display with reduced screen memory requirement - uses two memories, one for each screen point with bit defining two colours allocated to it

Info

Publication number: FR2477745A1
Application number: FR8004839A
Authority: FR
Inventors: Jose Henrard; Michel Leduc
Original assignee: Thomson-Brandt SA
Current assignee: Thomson-Brandt SA
Priority date: 1980-03-04
Filing date: 1980-03-04
Publication date: 1981-09-11

Abstract

The screen memory requirement for high resolution colour graphics display on a cathode ray tube screen is reduced by the use of two memories, the first, termed the point memory holds a single data bit corresponding to each screen point. The second, termed the colour memory, holds an m bit word pair which defines the two colours specified in the point memory. A micro processor accepts the screen data via a data bus, and under control of a clock transmits the data, appropriately divided, to the two memories. A multiplexer serialises the data flow to ensure transmission timing between sweeps of the cathode ray tube and an inhibit controller driven by the clock ensures synchronisation with the sweep timing.

Description

La présente invention a pour objet un dispositif d'affichage graphique en couleurs sur l'écran d'un tube cathodique, utilisant une capacité de mémoire réduite par rapport à ce qui est habituellement utilisé. The present invention relates to a color graphic display device on the screen of a cathode ray tube, using a reduced memory capacity compared to what is usually used.

Dans un certain nombre d'applications où le cout du dispositif est important, notamment les applications destinées à une grande diffusion commerciale comme l'afl,ichage utilisant des récepteurs de télévision domestiques, l'affichage en couleurs se heurte au problème du rafraîchissement de l'information visualisée: en effet, lorsque les informations affichées ont une vitesse de renouvellement très inférieure à la vitesse de l'affichage, le dispositif doit compren dre des moyens de mémorisation, sous peine de perte de l'informa- tion affichée, et le coût de ces moyens de mémorisation est très élevé par rapport au coût des autres composants électroniques constituant le dispositif daffichage5 en dehors du tube cathodique lui-même.Pour réaliser cette mémorisation, la solution la plus simple est d'associer à chaque point de l'écran un bit d'une mémoire donnant une information du type noir ou blanc ou plusieurs bits donnant l'information de couleur de ce point: par exemple, si on désire réaliser un affichage à 16 couleurs, il est nécessaire de disposer de quatre bits (24 = 16) pour coder l'information de couleur de chaque point de l'écran Cette solution est très onéreuse en capacité mémoire : à titre d'exemple, pour obtenir une visualisation en 16 couleurs sur un écran comportant 256 x 256 points, il est nécessaire d'avoir au total une mémoire de capacité égale à 4 fois 64 K bits ou, plus généralement, pour un affichage en 2n couleurs, n x 64 K bits. In a number of applications where the cost of the device is important, especially applications intended for a wide commercial distribution such as broadcasting, using domestic television receivers, the color display encounters the problem of refreshing the television. information displayed: in fact, when the information displayed has a speed of renewal much lower than the speed of the display, the device must include storage means, otherwise the information displayed will be lost, and The cost of these storage means is very high compared to the cost of the other electronic components constituting the display device 5 outside the cathode ray tube itself. To achieve this memorization, the simplest solution is to associate with each point of the screen a bit of a memory giving information of the type black or white or several bits giving the color information of this point: by for example, if one wishes to realize a display with 16 colors, it is necessary to have four bits (24 = 16) to encode the information of color of each point of the screen This solution is very expensive in memory capacity: for for example, to obtain a 16-color display on a screen with 256 x 256 points, it is necessary to have a total memory capacity equal to 4 times 64 K bits or, more generally, for a display in 2n colors , nx 64 K bits.

Pour résoudre ce problème de capacité de mémoire, plusieurs solutions ont été essayées, parmi lesquelles les deux plus connues sont: - le procédé d'affichage dit semi-graphique, qui consiste à regrouper les points de l'écran en pavés, par exemple de 8 x 8 points, l'information noir et blanc et l'information de couleur étant valables pour le pavé entier.Ce procédé permet de réduire la capacité de mémoire nécessaire mais évidemment au détriment de la définition, qui dépend alors de la dimension retenue pour les pavés; - une deuxième solution qui consiste à donner à l'utilisateur la possibilité de choisir entre plusieurs régimes de fonctionnement les régimes extrêmes sont caractérisés, le premier, par une gestion de l'écran point par point avec une gamme de couleurs très limitée et, le second, par une gestion de l'écran par pavé avec une gamme de couleurs maximale; il est ainsi possible de passer d'un fonctionnement de type graphique à un fonctionnement semi-graphique. Les inconvénients majeurs de ce procédé sont de compliquer la réalisation et de limiter fortement le nombre de couleurs disponibles dans l'utilisation de type graphique. To solve this problem of memory capacity, several solutions have been tried, among which the two best known are: - the so-called semi-graphic display method, which consists in grouping the points of the screen in blocks, for example of 8 x 8 points, the black and white information and the color information being valid for the whole block. This process makes it possible to reduce the necessary memory capacity but obviously to the detriment of the definition, which then depends on the dimension selected for pavers; a second solution, which consists in giving the user the possibility of choosing between several operating regimes, the extreme regimes are characterized, the first, by a point-by-point screen management with a very limited range of colors and, second, by a paved screen management with a maximum color gamut; it is thus possible to switch from a graphical operation to a semi-graphic operation. The major disadvantages of this method are to complicate the implementation and greatly limit the number of colors available in the use of graphic type.

La présente invention a pour objet un dispositif permettant de réaliser un affichage graphique en couleurs sur un écran d'un tube cathodique en évitant les inconvénients précédents. Plus précisé- ment, ce dispositif comporte principalement deux mémoires, appelées respectivement mémoire points et mémoire couleurs; a' chaque point de l'écran correspond un bit de la mémoire points, permettant de lui affecter une parmi deux couleurs, appelées respectivement couleur de fond et couleur de forme; la mémoire des couleurs contient pour chaque groupe prédéterminé de n points de ltecran, un double mot de m bits, donnant les informations de couleur, couleur de fond et couleur de forme, pour le groupe de points considéré.Le dispositif comporte en outre des moyens assurant l'inscription en mémoire des données correspondant aux différents points ainsi que des moyens de lecture de ces mémoires, synchronisés avec le balayage en trame de l'écran. The present invention relates to a device for producing a color graphic display on a screen of a cathode ray tube avoiding the above disadvantages. More specifically, this device mainly comprises two memories, called respectively dot memory and color memory; at each point of the screen corresponds a bit of the memory points, allowing to assign one of two colors, respectively called background color and shape color; the color memory contains for each predetermined group of n points of the screen, a double word of m bits, giving the information of color, background color and shape color, for the group of points considered. The device further comprises means ensuring the registration in the memory of the data corresponding to the different points as well as reading means of these memories, synchronized with the raster scan of the screen.

D'autres objets, caractéristiques et résultats de Invention ressortiront de la description suivante, donnée à titre d'exemple et illustrée par les dessins annexés qui représentent: - la figure 1, un schéma illustrant la correspondance entre les points de l'écran et les bits des mémoires points et couleurs; - la figure 2, le schéma d'un mode de réalisation du dispositif selon linvention; - la figure 3, le détail d'une partie de la figure précédente. Other objects, features and results of the invention will become apparent from the following description, given by way of example and illustrated by the appended drawings which represent: FIG. 1, a diagram illustrating the correspondence between the points of the screen and the bits of memory points and colors; - Figure 2, the diagram of an embodiment of the device according to the invention; - Figure 3, the detail of part of the previous figure.

Sur la figure 1, on a donc représenté un écran E d'un tube cathodique, comportant L lignes d'affichage, chacune d'elles comportant M points, soit au total L x M points. A l'heure actuelle, il est courant d'utiliser des écrans représentant environ 64 000 points d'affichage répartis en 25 lignes de 40 caractères, chacun des caractères étant constitué par 8 lignes de 8 points chacune. Sur l'écran E de la figure l, il a été isolé un groupe de n points, répéré globalement 11. FIG. 1 thus shows a screen E of a cathode ray tube, comprising L display lines, each of them comprising M points, ie a total of L x M points. At present, it is common to use screens representing about 64,000 display points divided into 25 lines of 40 characters, each character consisting of 8 lines of 8 points each. On the screen E of FIG. 1, a group of n points has been isolated, globally indicated 11.

Sur cette figure sont également représentées une mémoire appelée mémoire points et repérée Mp et une seconde mémoire, repérée MC et appelée mémoire couleurs. A chacun des points de l'écran E correspond un bit dans la mémoire Mp; en particulier, aux n points 1 1 de l'écran E correspond dans la mémoire Mp un mot repéré 12, comportant n bits. Pour des raisons de commodité, il est avantageux de choisir n = 8, auquel cas le mot 12 est un octet. In this figure are also represented a memory called memory points and marked Mp and a second memory, marked MC and called color memory. At each point of the screen E corresponds a bit in the memory Mp; in particular, at n points 11 of the screen E corresponds in the memory Mp a marked word 12, having n bits. For convenience, it is advantageous to choose n = 8, in which case the word 12 is a byte.

Chacun des bits du mot 12 affecte à chacun des points correspondants de l'écran E une couleur parmi deux couleurs, appelées couleur de fond et couleur de forme.Each of the bits of the word 12 assigns each of the corresponding points of the screen E one of two colors, called background color and shape color.

Au même groupe 11 de n points de l'écran E correspond dans la mémoire couleurs MC deux mots, repérés 13 et 14, de m2 bits chacun, qui indiquent respectivement la couleur de forme et la couleur de fond du groupe 11 précédent, ces couleurs étant choisies parmi 2m/2 couleurs différentes. A titre d'exemple, si l'on choisit pour l'affichage les huit combinaisons des trois couleurs primaires classiques rouge, vert et bleu, m est égal à 3 et le double mot de la mémoire MC affecté à chaque groupe 11 a une longueur totale de 6 bits. A ces trois couleurs primaires classiques, si l'on ajoute une commande de demi-teinte permettant de multiplier le nombre de couleurs total par 2, on a m/2 = 4 et le double mot de la mémoire MC a alors la longueur totale d'un octet. At the same group 11 of n points of the screen E corresponds in the color memory MC two words, marked 13 and 14, of m2 bits each, which respectively indicate the shape color and the background color of the preceding group 11, these colors being chosen from 2m / 2 different colors. By way of example, if the eight combinations of the three primary primary colors red, green and blue are chosen for the display, m is equal to 3 and the double word of the memory MC assigned to each group 11 has a length total of 6 bits. To these three classic primary colors, if we add a halftone command to multiply the total number of colors by 2, we have am / 2 = 4 and the double word of the memory MC then has the total length of a byte.

Si l'on considère l'exemple précédemment donné d'environ 64 000 points d'affichage pour l'écran E, la mémoire Mp doit alors avoir une capacité de 64 K bits et la mémoire MC une capacité de 56 K bits dans le cas de 8 couleurs, ou de 64 K bits dans le cas de 16 couleurs. I1 apparaît clairement sur cet exemple la réduction de la capacité de mémoire nécessaire au dispositif selon l'invention: en effet, dans un dispositif d'affichage de type graphique classique, avec le même exemple numérique en 16 couleurs, il serait nécessaire de disposer de quatre pages de mémoires de 64 K bits chacune, et non seulement de deux. Considering the previously given example of about 64,000 display points for the screen E, the memory Mp must then have a capacity of 64 K bits and the memory MC a capacity of 56 K bits in the case of 8 colors, or 64 K bits in the case of 16 colors. It is clear in this example the reduction of the memory capacity required for the device according to the invention: in fact, in a conventional graphic type display device, with the same digital example in 16 colors, it would be necessary to have four pages of memories of 64 K bits each, not just two.

Cette réduction de capacité de mémoire n'est donc pas opérée au détriment de la définition de l'information affichée, puisque les différents points du même groupe 11 peuvent prendre indépendamment les uns des autres la couleur fond ou la couleur forme; la seule limitation introduite par le dispositif selon l'invention intervient au niveau de la palette des couleurs possibles pour les points d'un même groupe 11, qui ne comprend que deux couleurs; toutefois, l'expérience montre que cette limitation n'est pratiquement pas perçue par l'observateur lorsque le nombre n de points par groupe est suffisamment petit. This reduction in memory capacity is therefore not operated to the detriment of the definition of the information displayed, since the different points of the same group 11 can independently of each other the background color or the color form; the only limitation introduced by the device according to the invention occurs in the range of possible colors for the points of the same group 11, which comprises only two colors; however, experience shows that this limitation is practically not perceived by the observer when the number n of points per group is sufficiently small.

La figure 2 est le schéma d'un mode de réalisation du dispositif selon l'invention. Figure 2 is a diagram of an embodiment of the device according to the invention.

Sur cette figure, on retrouve les deux mémoires Mp et MC, qui sont des mémoires vives du type RAM dont la capacité est égale à 8 K x n bits pour la première et 8 K x m bits pour la seconde, dans le cas de l'exemple précédent où l'écran comporte environ 64 000 points d'affichage en 16 couleurs. Une unité arithmétique et logique
P reçoit les données à mémoriser, c'est-à-dire la couleur et les coordonnées des points, par un bus de données D, susceptible de transmettre en parallèle un nombre de bits égal au plus grand des deux nombres n ou m. Sur cette figure comme sur les suivantes, les connexions susceptibles de transmettre plusieurs bits en parallèle sont représentées en traits épais.De façon classique, l'unité P fournit sous la commande d'une horloge H, assurant la synchronisa tion de l'ensemble du dispositif: les données à mémoriser, les adresses Ap où doivent être inscrites ou lues les données, et un ordre RW d'écriture ou de lecture aux mémoires. L'unité P est de préférence constituée par un microprocesseur de n bats, si n > m.In this figure, we find the two memories Mp and MC, which are random access memories of the RAM type whose capacity is equal to 8 K xn bits for the first and 8 K xm bits for the second, in the case of the example previous where the screen has about 64,000 display points in 16 colors. An arithmetic and logical unit
P receives the data to be memorized, that is to say the color and the coordinates of the points, by a data bus D, capable of transmitting in parallel a number of bits equal to the greater of the two numbers n or m. In this figure as in the following, the connections capable of transmitting several bits in parallel are represented in thick lines. In a conventional manner, the unit P supplies under the control of a clock H, ensuring the synchronization of the whole of the device: the data to be memorized, the Ap addresses where the data must be written or read, and a write or read RW command to the memories. The unit P is preferably constituted by a microprocessor of n bats, if n> m.

Afin de réaliser périodiquement la lecture des mémoires pour assurer le rafraîchissement de l'information affichée sur l'écran E, le dispositif comporte encore notamment un circuit logique L ayant pour fonction, sous commande de l'horloge H, de fournir à des instants prédéfinis, synchronisés avec le balayage en trames de l'écran, aux mém@ires MP et MC les adresses des informations à lire pour a@fichage sur l'écran. Ce circuit est par exemple constitué par des compteurs, comptant les périodes de l'horloge H afin d'engendrer les adresses successives des données en mémoire et de fournir un signal de synchronisation de ligne et un signal de synchronisation de @ame. In order to periodically read the memories to ensure the refresh of the information displayed on the screen E, the device further comprises in particular a logic circuit L having the function, under control of the clock H, to provide at predefined times , synchronized with the frame scan of the screen, at the MP and MC memes the addresses of the information to be read for display on the screen. This circuit is for example constituted by counters, counting the periods of the clock H in order to generate the successive addresses of the data in memory and to provide a line synchronization signal and a synchronization signal of @ame.

Pendant une durée T, égale au temps d'affichage d'un groupe de n points (8 points dans l'exemple précédent), les mémoires doivent partager leur temps entre au moins un accès de l'unité P et une lecture pour affichage sur l'écran. For a duration T, equal to the display time of a group of n points (8 points in the previous example), the memories must share their time between at least one access of the unit P and a read for display on the screen.

Afin d'éviter les conflits d'accès aux mémoires, le dispositif comporte encore un multiplexeur MX et un inhibiteur IP. Le multiplexeur MX reçoit d'une part l'adresse AP fournie par l'unité P et d'autre part une adresse AL fournie par le circuit logique L. Ces différentes adresses sont transmises en parallèle; dans l'exemple précédent où l'on considère un écran de 64 000 points avec n = 8, les adresses sont donc codées sur 13 bits. L'élément MX multiplexe les adresses Ap et AL7 , sous la commande de l'horloge H, c'est-à-dire qu'un signal de période T autorise alternativement l'accès de l'unité
P et du circuit L, et fournit une adresse A qu'il transmet aux mémoires.Par ailleurs, l'unité P fournit un ordre d'écriture ou de lecture RW à l'inhibiteur Ip, qui reçoit par ailleurs un signal du multiplexeur Mx. L'élément Ip a pour fonction d'interdire l'écriture par l'unité P lorsque le multiplexeur MX autorise le passage de l'adresse AL (A = AL). L'inhibiteur IP peut être réalisé simplement à
I'aide d'une porte logique ET, interdisant l'écriture en mémoire lorsque le multiplexeur autorise la lecture.In order to avoid memory access conflicts, the device also includes an MX multiplexer and an IP inhibitor. The multiplexer MX receives, on the one hand, the address AP supplied by the unit P and, on the other hand, an address AL supplied by the logic circuit L. These different addresses are transmitted in parallel; in the previous example where we consider a screen of 64,000 points with n = 8, the addresses are coded on 13 bits. The MX element multiplexes the addresses Ap and AL7, under the control of the clock H, that is to say that a signal of period T alternatively authorizes the access of the unit
P and the circuit L, and provides an address A that it transmits to the memories. Moreover, the unit P provides a write or read command RW to the inhibitor Ip, which also receives a signal from the multiplexer Mx . The function of the element Ip is to prohibit the writing by the unit P when the multiplexer MX authorizes the passage of the address AL (A = AL). The IP inhibitor can be achieved simply by
Using an AND logic gate, prohibiting the writing in memory when the multiplexer allows reading.

La période T étant déterminée par les temps d'affichage sur l'écran, il apparaît la possibilité d'optimiser le choix de l'unité P et des mémoires quant aux paramètres rapidité-prix de revient, du fait que pendant la durée T, une seule lecture des mémoires pour affichage et, en général, un seul accès de l'unité P sont nécessaires. The period T being determined by the display times on the screen, it appears the possibility of optimizing the choice of the unit P and memories as to the speed-cost parameters, because during the duration T, a single reading of the memories for display and, in general, only one access of the unit P are necessary.

En particulier, dans le cas où, par construction, l'unité P ne peut échanger des informations avec l'extérieur que pendant une partie de la période T, ce qui est par exemple le cas lorsque l'unité P est réalisée par un microprocesseur du type 6 800 produit par la
Société MOTOROLA, il est possible de synchroniser la lecture des mémoires pour l'affichage de sorte qu'elle soit transparente pour l'unité P (technique connue sous le nom de DMA transparent, DMA étant les initiales de l'expression anglaise Direct Memory Acces).In particular, in the case where, by construction, the unit P can exchange information with the outside only during part of the period T, which is for example the case when the unit P is made by a microprocessor type 6 800 produced by the
Company MOTOROLA, it is possible to synchronize the reading of the memories for the display so that it is transparent for the unit P (technique known under the name of transparent DMA, DMA being the initials of the English expression Direct Memory Acces ).

Par ailleurs, les deux mémoires Mp et MC sont organisées de telle sorte que les mots mémoires concernant le même groupe de points sur l'écran soient situés à la même adresse dans les deux mémoires, ce qui permet de limiter l'espace consacré aux adresses dans l'unité P et de réaliser simplement la lecture à destination de l'écran en parallèle dans les deux mémoires, du fait que les deux mots considérés se trouvent à la même adresse. Toutefois, il est nécessaire de distinguer les mémoires lors d'une opération de lecture ou d'écriture par l'unité P: cela est réalisé à Plaide de deux bits de commande, CSP et CSC, autorisant ou interdisant l'accès aux mémoires MP et MC respectivement. Moreover, the two memories Mp and MC are organized in such a way that the memory words concerning the same group of points on the screen are located at the same address in the two memories, which makes it possible to limit the space devoted to the addresses. in the unit P and simply perform the reading to the screen in parallel in both memories, because the two words are considered to be at the same address. However, it is necessary to distinguish the memories during a read or write operation by the unit P: this is done by pressing two control bits, CSP and CSC, allowing or prohibiting access to the memories MP and MC respectively.

D'autres solutions sont bien entendu possibles pour l'organisation de la lecture et de l'écriture dans les mémoires de deux mots se rapportant à un même groupe de points de l'écran, notamment celle consistant à utiliser pour l'unité P un microprocesseur n+m bits soit, dans l'exemple donné ci-dessus où m = n = 8 bits, un microprocesseur traitant des mots de 16 bits, venant s'inscrire par moitié dans les mémoires Mp et MC respectivement. Cette solution présente toutefois un inconvénient sur le plan du prix de revient, un micropro cesseur 16 bits étant plus onéreux qu'un microprocesseur 8 bits accompagné de quelques circuits logiques destinés à distinguer les mémoires. Other solutions are of course possible for the organization of the reading and writing in the memories of two words relating to the same group of points of the screen, in particular that of using for the unit P a microprocessor n + m bits is, in the example given above where m = n = 8 bits, a microprocessor processing words of 16 bits, coming to register half in the memories Mp and MC respectively. However, this solution has a disadvantage in terms of cost, a 16-bit microprocessor is more expensive than an 8-bit microprocessor with some logic circuits to distinguish the memories.

Une autre solution consiste à utiliser un double système d'adressage des mémoires: pour l'unité P, les adresses des informations correspondant à un même groupe de points dans les deux mémoires sont différentes, mais ne diffèrent que de la valeur du bit de poids le plus fort. En faisant, lors de la lecture des mémoires à destination de l'écran, abstraction de ce bit de poids fort, on se retrouve dans le cas précédent d'une lecture en parallèle dans deux mémoires d'informations qui paraissent à la même adresse. L'avantage de cette solution est de permettre l'utilisation d'un microprocesseur 8 bits (dans l'exemple précédent où m = n = 8), et son inconvénient en est de nécessiter un plus grand espace pour la gestion des adresses dans l'unité P. Another solution consists in using a double memory addressing system: for the unit P, the addresses of the information corresponding to the same group of points in the two memories are different, but differ only from the value of the weight bit. The Strongest. By doing, when reading memories to the screen, abstraction of this most significant bit, we find ourselves in the previous case of a parallel reading in two information memories that appear at the same address. The advantage of this solution is to allow the use of an 8-bit microprocessor (in the previous example where m = n = 8), and its disadvantage is to require a larger space for address management in the field. P. unit

La mémoire Mp est reliée en parallèle sur n bits au bus de données D et reçoit les données sur n entrées repérées globalement
DIN; cette mémoire fournit les données lues en parallèle sur une sortie DOUT vers d'une part le bus des données, par l'intermédiaire d'un second inhibiteur repéré IM, et d'autre part vers un circuit A assurant, sous la commande de l'horloge H, la lecture et le décodage des informations à destination de l'écran E. De façon analogue, la mémoire MC reçoit les données en parallèle sur m entrées, repérées globalement DIN et fournit les données lues en parallèle sur m sorties repérées DOUT, à destination d'une part de l'inhibiteur 1M et d'autre part du circuit A.The memory Mp is connected in parallel on n bits to the data bus D and receives the data on n entries marked globally.
DIN; this memory provides the data read in parallel on a DOUT output to on the one hand the data bus, via a second inhibitor marked IM, and on the other hand to a circuit A ensuring, under the control of the H clock, the reading and decoding of information to the screen E. Similarly, the memory MC receives the data in parallel on m inputs, globally marked DIN and provides the data read in parallel on m outputs marked DOUT , destined on the one hand of the inhibitor 1M and on the other hand of the circuit A.

Le circuit A comporte par exemple trois sorties à destination de l'écran E, correspondant aux trois couleurs primaires de l'affichage télévision (bleu, rouge, vert), plus, éventuellement, - la commande de demi-teinte. Ce circuit est décrit plus en détails figure 3. The circuit A comprises for example three outputs to the screen E, corresponding to the three primary colors of the television display (blue, red, green), plus possibly the halftone control. This circuit is described in more detail in FIG.

L'inhibiteur 1M a pour fonction d'éviter les conflits d'accès des deux mémoires au bus des données D; il peut être constitué par exemple de deux registres tampons recevant respectivement les informations en provenance de la mémoire Mp et de la mémoire McS et délivrant, sous commande de horloge H, les informations qu'ils contiennent à tour de rôle sur le bus D. The inhibitor 1M has the function of avoiding access conflicts of the two memories to the data bus D; it may consist for example of two buffer registers respectively receiving the information from the memory Mp and McS memory and delivering, under clock control H, the information they contain in turn on the bus D.

La figure 3 représente un mode de réalisation du circuit de lecture A de la figure 2. FIG. 3 represents an embodiment of the reading circuit A of FIG. 2.

Ce circuit A comporte un registre tampon T, recevant les informations en parallèle en provenance de la mémoire MC et les fournissant à un multiplexeur MXA, en parallèle également; le circuit A comporte encore un sérialisateur S, qui est par exemple constitué simplement par un registre à décalage, recevant en parallèle les informations en provenance de la mémoire Mp et les fournissant en série au multiplexeur MXA. De plus, le circuit A reçoit de l'horloge H de la figure 2 des signaux distincts, un premier noté Fp qui correspond à la fréquence d'affichage des points sur l'écran et qui est fourni au sérialisateur S, et un second noté LD qui commande le chargement des données à la fois dans le sérialisateur
S et dans le registre tampon T.This circuit A comprises a buffer register T, receiving the information in parallel from the memory MC and supplying them to a multiplexer MXA, in parallel also; the circuit A further comprises a serializer S, which is for example simply constituted by a shift register, receiving in parallel the information from the memory Mp and supplying them in series to the multiplexer MXA. In addition, the circuit A receives from the clock H of Figure 2 distinct signals, a first noted Fp which corresponds to the frequency of display of the points on the screen and which is supplied to the serializer S, and a second rated LD which controls the loading of the data both in the serializer
S and in the buffer register T.

Le circuit de lecture A fonctionne de la façon suivante. The read circuit A operates as follows.

Sur commande du signal LD, le sérialisateur S et le registre T sont chargés respectivement par un mot de la mémoire MP et de la mémoire MC. Le sérialisateur S transmet au multiplexeur MXA ce mot bit à bit sous la commande du signal Fp. Le multiplexeur MXA contient les deux demi-mots qui lui ont été transmis par le registre
T et qui contiennent le codage des couleurs de fond et de forme des points de l'écran, correspondant aux bits que ce même multiplexeur reçoit l'un après l'autre en provenance du sérialisateur S. La valeur de chacun des bits désigne le demi-mot à sélectionner pour le point considéré : le demi-mot représentant la couleur de fond ou le demimot représentant la couleur de forme; le multiplexeur adresse en conséquence à écran le codage des couleurs correspondant aux points en cours d'affichage. On command of the signal LD, the serializer S and the register T are respectively loaded by a word of the memory MP and the memory MC. The serializer S transmits to the multiplexer MXA this bit-by-bit word under the control of the signal Fp. The MXA multiplexer contains the two half-words that were transmitted to it by the register
T and which contain the coding of the background and shape colors of the points of the screen, corresponding to the bits that the same multiplexer receives one after the other from the serializer S. The value of each of the bits designates the half -word to select for the point considered: the half-word representing the background color or the demimot representing the shape color; the multiplexer accordingly addresses the screen color coding corresponding to the points being displayed.

Claims

1. Graphic color display device on the screen of a cathode ray tube, characterized in that it comprises: a first memory (Mp), called memory points, in which at each point of the screen corresponds to a bit, making it possible to assign at this point one of two colors, respectively called background color and shape color; a second memory (MC), called the color memory, containing the screen being divided into groups of n points, for each of these groups, a word of m bits making it possible to assign to this group two of 2m / 2 colors, constituting one the color melts and the other the color forms; first means (P) ensuring the entry in the previous memories of the data corresponding to the different points; second means ensuring the reading (A) of the memories, in synchronism with the scanning of the screen.

2. Device according to claim 9, characterized in that the data corresponding to the same groups of points are located in the two memories (MP, MC) at the same addresses.

3. Device according to one of the preceding claims, characterized in that it further comprises a logic circuit (L) successively, on command of a clock (H), the generation of addresses in the memories (MP, MC) where the data relating to the various points of the screen (E) and intended for the cathode ray tube must be read, and a multiplexer (MX), providing on command of the clock (H), sending to the memories (MP MC) is the address generated by the logic circuit (L) or the address generated by the first means (P).

4. Device according to one of the preceding claims, characterized in that the read circuit (A) comprises: - a serializer (S), receiving, on command of a clock (H), in parallel all the bits contained in the memory points (MP) relating to the same group; a buffer register (T) receiving, on command of the clock (H), in parallel the word contained in the color memory (MC) and relating to the same group; a multiplexer (MXA) receiving, on the one hand, in series, each of the bits of the memory point (Mp) and, on the other hand, in parallel, the indication of the background and shape colors of the buffer register (T), and providing the cathode ray tube for each point with an indication of its color.

5. Device according to one of the preceding claims, characterized in that the first means (P) perform readings or writes in the two memories only during a portion of the time (T) of display of a group of n points, and that the second means perform readings in the two memories only during the other part of this time (T) display.