FR2512999A1 - SEMICONDUCTOR DEVICE FORMING PROGRAMMABLE DEAD MEMORY WITH TRANSISTORS - Google Patents
SEMICONDUCTOR DEVICE FORMING PROGRAMMABLE DEAD MEMORY WITH TRANSISTORS Download PDFInfo
- Publication number
- FR2512999A1 FR2512999A1 FR8117321A FR8117321A FR2512999A1 FR 2512999 A1 FR2512999 A1 FR 2512999A1 FR 8117321 A FR8117321 A FR 8117321A FR 8117321 A FR8117321 A FR 8117321A FR 2512999 A1 FR2512999 A1 FR 2512999A1
- Authority
- FR
- France
- Prior art keywords
- transistors
- cord
- semiconductor device
- memory
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 35
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 230000015556 catabolic process Effects 0.000 claims description 25
- 239000011324 bead Substances 0.000 claims description 5
- 230000000295 complement effect Effects 0.000 claims description 5
- 239000011159 matrix material Substances 0.000 abstract description 13
- 239000012535 impurity Substances 0.000 description 9
- 238000002513 implantation Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 241000293849 Cordylanthus Species 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
- H01L27/0825—Combination of vertical direct transistors of the same conductivity type having different characteristics,(e.g. Darlington transistors)
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
DISPOSITIF INTEGRE COMPORTANT NOTAMMENT UNE MATRICE MEMOIRE XY ET UN ENSEMBLE DE DECODAGE DONT LES TRANSISTORS SONT REPARTIS DANS DES CAISSONS D'UNE PLAQUETTE SEMICONDUCTRICE 20 LIMITES LATERALEMENT PAR UN CORDON DIELECTRIQUE 23. LA REGION D'EMETTEUR 25A DES TRANSISTORS 11 DE LA MATRICE MEMOIRE CONFINE AU CORDON DIELECTRIQUE 23, TANDIS QUE CELLE 25B DES TRANSISTORS 14 DE L'ENSEMBLE DE DECODAGE EN EST DISTANTE. APPLICATION AUX MEMOIRES A TRANSISTORS PROGRAMMABLES.INTEGRATED DEVICE INCLUDING IN PARTICULAR AN XY MEMORY MATRIX AND A DECODING ASSEMBLY OF WHICH THE TRANSISTORS ARE DISTRIBUTED IN HOUSINGS OF A SEMICONDUCTOR PLATE 20 LATERALLY LIMITED BY A DIELECTRIC CORD 23. THE EMITTER REGION 25A OF THE TRANSISTORS 11 OF THE MATRIX DIELECTRIC CORD 23, WHILE THAT 25B OF THE TRANSISTORS 14 OF THE DECODING ASSEMBLY IS REMOTE. APPLICATION TO MEMORIES WITH PROGRAMMABLE TRANSISTORS.
Description
-1--1-
"DISPOSITIF SEMICONDUCTEUR FORMANT MEMOIRE MORTE "SEMICONDUCTOR DEVICE FORMING DEAD MEMORY
PROGRAMMABLE A TRANSISTORS"PROGRAMMABLE TO TRANSISTORS "
La présente invention concerne un dispositif semiconduc- The present invention relates to a semiconductor device
teur à circuit intégré comportant notamment une matrice mé- integrated circuit including in particular a matrix of
moire XY au moins et un ensemble de circuits complémentaires at least XY moire and a set of complementary circuits
de ladite matrice dont notamment un sous-ensemble de déco- matrix, including a subset of deco-
dage permettant d'effectuer une programmation de ladite mé- moire par la voie du claquage de jonction(s) PN, laquelle mémoire et au moins lequel sous-ensemble comportent chacun une pluralité de transistors à structure verticale créés wherein said memory is capable of programming said memory via the PN junction breakdown (s), which memory and at least which subset each comprise a plurality of vertically structured transistors created
dans une plaquette semiconductrice et répartis dans des cais- in a semiconductor wafer and distributed in
sons limités latéralement par un cordon diélectrique, les- limited laterally by a dielectric cord, the
quels transistors présentent, en direction verticale au moins, which transistors present, in the vertical direction at least,
des caractéristiques dimensionnelles et physiques sensible- dimensional and physical characteristics
ment identiques.identical.
L'invention 1 dans le cadre des mémoires mortes programma- The invention 1 in the context of the programmatic dead-memories
bles à transistors, concerne tous dispositifs de ce genre sus- transistors, concerns all devices of this kind
ceptibles d'être programmés électriquement, comme par exemple des ensemble de décodage ou des circuits logiques, souvent can be programmed electrically, as for example decoding sets or logic circuits, often
associés à des mémoires.associated with memories.
Par l'expression "ensemble de circuits complémentaires de ladite matrice" employée ci-dessus, il faut entendre des circuits annexes liés fonctionnellement à la mémoire, réalis 3 s sur le même cristal semiconducteur que cette dernière et qui permettent, par exemple, la lecture,l'écriture à l'instant de By the expression "set of complementary circuits of said matrix" employed above, it is necessary to understand subsidiary circuits which are functionally linked to the memory, made 3 s on the same semiconductor crystal as the latter and which make it possible, for example, to read , the writing at the moment of
la programmationl'adressage des signaux et leur amplificà- programming, signal addressing and their amplification
tion D'autre part)l'expression "caractéristiques dimension- On the other hand, the expression "dimensional characteristics"
nelles et physiques sensiblement identiques" sous-entend qu' physical and substantially identical "implies that
il s'agit de transistors réalisés selon un processus opéra- they are transistors made according to an opera-
toire commun et dont les régions correspondantes ont donc des common territory and whose corresponding regions therefore have
épaisseurs sensiblement égales alors que la nature des impu- substantially equal thicknesses, whereas the nature of the
retés et les niveaux de concentration en ces mêmes impuretés and levels of concentration in these same impurities
dans ces régions correspondantes sont aussi comparables. in these corresponding regions are also comparable.
2512999 *2512999 *
-2- Faire les transistors de la matrice mémoire et ceux -2- Make the transistors of the memory matrix and those
des divers sous-ensembles du dispositif simultanément pré- various subsets of the device simultaneously pre-
sente un intérêt certain du point de vue de la fabrication. has a certain interest from the point of view of manufacturing.
Mais la similitude entre les transistors rend la program- But the similarity between the transistors makes the program
mation ultérieure de la matrice plus délicate à réaliser en effet, les jonctions-qui doivent être "claquées" dans the more delicate matrix to achieve in fact, the junctions-which must be "slammed" in
les transistors de la matrice mémoire ont les mêmes ten- the transistors of the memory matrix have the same tendencies
sions de claquage que celles des transistors desdits sous- than those of the transistors of the said sub-
ensembles, en particulier ceux du sous-ensemble de déco- sets, in particular those of the sub-set of deco-
dage qui sont destinés à aiguiller les impulsions de cla- which are intended to guide the impulses
quage Aussi, faut-il créer par ailleurs une disparité qui Also, should a disparity be created that
fasse que les tensions de claquage soient relativement in- make sure that the breakdown voltages are relatively
férieures côté transistors de la matrice mémoire. on the transistors side of the memory array.
Dans ce but peut-être, mais aussi pour des raisons de réduction de l'énergie nécessaire au claquage en même temps For this purpose perhaps, but also for reasons of reduction of the energy necessary for the breakdown at the same time
que de gain de temps dans la programmation, il a été propo- save time in programming, it has been proposed
sé des structures diverses, pour les transistors de la ma- different structures, for the transistors of the
trice mémoire, qui facilitent le claquage. memory, which facilitate the breakdown.
Un transistor étudié dans cet esprit est décrit dans les brevets américains no 4 145 702 et no 4 153 949 Dans ce transistor, un double contact est réalisé sur la région d'émetteur: d'une part, le contact métallique normal relié électriquement au circuit, d'autre part le contact d'une petite bande de métal (aluminium) qui est laissée "en l'air" et dont le matériau contribue à la formation d'un chemin de court- circuit dans le silicium lors du claquage C'est une disposition que l'on retrouve dans d'autres brevets ou A transistor studied in this spirit is described in US Pat. Nos. 4,145,702 and 4,154,949. In this transistor, a double contact is made on the emitter region: on the one hand, the normal metallic contact electrically connected to the circuit on the other hand the contact of a small strip of metal (aluminum) which is left "in the air" and whose material contributes to the formation of a short-circuit path in the silicon during breakdown C ' is a provision found in other patents or
publications De plus, la mise en oeuvre, pour la réalisa- In addition, the implementation, for the realization
tion du transistor, d'une technique connue dans l'industrie des semiconducteurs, dite "à émetteur lavé", permet que les transistor, a technique known in the semiconductor industry, known as a "washed transmitter", allows the
deux susdits contacts soient disposés très près de la jonc- two aforesaid contacts are arranged very close to the
tion base-émetteur La combinaison des deux dispositions permet que l'énergie et le temps de claquage soient réduits base-emitter combination The combination of the two layouts allows energy and breakdown time to be reduced
dans une forte proportion par comparaison avec les transis- in a large proportion compared with the trans-
tors de matrices mémoires selon l'art antérieur. tors de matrices memories according to the prior art.
-3- Un premier inconvénient de l'utilisation de transistors du modèle tel que décrit ci-dessus sied en le risque d'un A first disadvantage of using transistors of the model as described above is the risk of a
claquage non programmé initialement de la jonction émetteur. breakdown not initially programmed from the transmitter junction.
base et qui se produit spontanément au cours du temps (la jonction et la bande d'aluminium étant très proches l'une de l'autre) par l'effet de la solubilité du silicium dans l'aluminium selon une réaction de diffusion à l'état solide, phénomène qui se manifeste de façon significative même à une température relativement basse Un autre inconvénient base and which occurs spontaneously over time (the junction and the aluminum strip being very close to each other) by the effect of the solubility of silicon in aluminum according to a diffusion reaction at solid state, a phenomenon which manifests itself significantly even at a relatively low temperature Another disadvantage
réside en la nécessité de réaliser différemment les tran- lies in the need to achieve different
sistors des circuits associés à la mémoire qui, eux, doivent avoir une bonne tenue au claquage De plus, la présence de ladite petite bande de métal sur 1, région d'émetteur des memory-related circuits which, in turn, must have good resistance to breakdown. In addition, the presence of said small metal strip on the transmitter region of the
transistors mémoire accroît la difficulté de leur réalisa- memory transistors increases the difficulty of
tion.tion.
La présente invention permet de remédier à ces incon- The present invention makes it possible to remedy these incon-
vénients Elle apporte notamment une solution simple au In particular, it provides a simple solution to
problème de la différenciation nécessaire entre les tran- problem of the necessary differentiation between
sistors d' une matrice mémoire et ceux des sous-ensembles sistors of a memory array and those of subsets
y associés, notamment le sous-ensemble de décodage. associated, including the subset decoding.
Selon l'invention, un dispositif semiconducteur tel According to the invention, a semiconductor device such
que défini au début du présent mémoire, est notamment remar- defined at the beginning of this memo, is particularly noteworthy
quable en ce que la région d'émetteur des transistors de la matrice mémoire confine audit cordon diélectrique, tandis que celle des transistors desdits circuits complémentaires et, en particulier, ceux du sous-ensemble de décodage,en in that the emitter region of the transistors of the memory array confines to said dielectric cord, while that of the transistors of said complementary circuits and, in particular, those of the decoding subsystem, in
est distante.is distant.
L'invention met à profit, d'une part la forme particu- The invention takes advantage of, on the one hand, the particular form
lière, dite "en bec d'oiseau", que prend, au voisinage de the so-called "bird's beak", which takes, in the vicinity of
la surface d'une plaquette de silicium, un cordon diéleo- the surface of a silicon wafer, a dielectric cord
trique profond d'oxyde de silicium réalisé, dans une creu- deep silicon oxide test carried out in a crucible
sure de la plaquette, par oxydation du matériau de cette plaquette, d'autre part le fait que les concentrations en impuretés dans le silicium au voisinage immédiat du cordon sont localement modifiées en raison de la présence de ce on the wafer, by oxidation of the material of this wafer, on the other hand the fact that the concentrations of impurities in the silicon in the immediate vicinity of the bead are locally modified because of the presence of this
2512999,2512999,
-4--4-
cordon, pour obtenir des conditions favorables à un abais- cord, to obtain conditions favorable to a fall-
sement de la tension de claquage de jonctions formées au the breakdown voltage of junctions formed in the
voisinage dudit cordon.neighborhood of said cordon.
Dès lors qu'une différence peut être obtenue au cla- Since a difference can be obtained in
quage entre deux endroits d'une couche de silicium, il suffit, entre deux transistors par ailleurs semblables, de placer celui dont on désire qu'il ait la plus faible tension de claquage -dans le cas présent, le transistor de la matrice mémoire en la région de la couche voisine du cordon diélectrique et le transistor dont on attend une between two locations of a silicon layer, it is sufficient, between two otherwise similar transistors, to place the one of which it is desired that it has the lowest breakdown voltage - in this case, the transistor of the memory array in the region of the adjacent layer of the dielectric cord and the transistor which is expected to
meilleure tenue -en l'occurrence, le transistor du sous- better hold-in this case, the sub-transistor
semble de décodage en une région éloignée de ce cordon. seems to decode in a remote area of this cord.
La simplicité de structure et la simplicité de réali- The simplicity of structure and the simplicity of
sation sont les avantages du dispositif selon l'invention. are the advantages of the device according to the invention.
Il suffit, en effet, de jouer sur la géométrie des masques en ce qui touche aux emplacements des régions des émetteurs et des bases par rapport au cordon diélectrique latéral It suffices to play on the geometry of the masks as regards the locations of the emitter and base regions relative to the lateral dielectric cord.
pour obtenir la dissymétrie recherchée entre les transis- to obtain the desired dissymmetry between the
tors des deux ensembles considérés. tors of the two sets considered.
Diverses variantes de réalisation du dispositif selon l'invention sont possibles,qui visent à introduire des dissemblances plus ou moins marquées entre les transistors Various alternative embodiments of the device according to the invention are possible, which aim to introduce more or less marked dissimilarities between the transistors.
de chaque type> dissemblances qui se traduisent par des dif- of each type> dissimilarities which result in different
férences en tension de claquage.breakdown voltage faults.
Ainsi, il peut être fait que la région de base des transistors de la matrice mémoire, sur une fraction plus ou moins longue de son périmètre, confine selon son entière épaisseur au cordon diélectrique Le cordon coupe alors la partie profonde, parallèle à la surface, de la jonction Thus, it can be done that the base region of the transistors of the memory array, on a more or less long fraction of its perimeter, confines along its entire thickness to the dielectric cord The cord then cuts the deep part, parallel to the surface, of the junction
base-collecteur.base-collector.
Il peut être fait aussi que cette même région de base des transistors de la matrice mémoire, également sur une fraction plus ou moins longue de son périmètre, ne confine que sur une partie seulement de son épaisseur au cordon diélectrique Alors, le cordon, dans ladite fraction, ne coupe pas la partie profonde, parallèle à la surface, de la jonction basecollecteur, mais seulement la partie latérale, It can be done also that this same base region of the transistors of the memory array, also on a fraction more or less long of its perimeter, confines only on a part of its thickness to the dielectric cord So, the cord, in said fraction, does not cut the deep part, parallel to the surface, of the collector junction, but only the lateral part,
incurvée en direction de la surface,de cette jonction. curved towards the surface of this junction.
Cette disposition vise à diminuer les tensions de claquage émetteur-base et base-collecteur de ces transistors ainsi This provision aims at reducing the emitter-base and base-collector breakdown voltages of these transistors as well as
que l'énergie de claquage nécessaire. than the breakdown energy needed.
Dans le cadre de chacune des deux variantes ci-dessus, il peut être fait que la région de base des transistors du sous-ensemble de décodage confinesur une partie de son épaisseur au moins et sur une fraction plus ou moins longue de son périmètre,au cordon diélectrique Il peut être fait In the context of each of the two above variants, it can be done that the basic region of the transistors of the decoding subassembly confinesur a part of its thickness at least and over a fraction more or less long of its perimeter, at the dielectric cord It can be done
aussi que cette région de base soit distante dudit cordon. also that this base region is distant from said bead.
La description qui va suivre, en regard des dessins The description that follows, next to the drawings
annexés, fera mieux comprendre en quoi réside l'invention annexed, will make it easier to understand what the invention
en ses divers aspects.in its various aspects.
La figure l illustre, de façon très schématique, la par- Figure 1 illustrates, very schematically, the
tie d'un dispositif semiconducteur formant mémoire morte of a semiconductor device forming a read-only memory
programmable à laquelle se rapportel'invention. programmable to which the invention relates.
Les figures 2 représentent, disposés cxte côte,selon des vi en coupe (figure 2 A, axe II-II de la figure 2 B) et en plan (figure 2 Ba un transistor de la matrice mémoire selon une FIG. 2 shows, arranged side by side, in section vi (FIG. 2A, axis II-II of FIG. 2B) and in plan (FIG. 2B), a transistor of the memory matrix according to FIG.
première forme de réalisation et un autre transistor du dis- first embodiment and another transistor of the dis-
positif, notamment un transistor du sous-ensemble de décodage. positive, in particular a transistor of the decoding subsystem.
Les figures 3 montrent, toujours selon une vue en coupe d'une part (figure 3 A, axe III-III de la figure 3 B) et une vue en plan d'autre part (figure 3 B), un transistor de la FIGS. 3 and 4 show, again according to a sectional view on the one hand (FIG. 3A, axis III-III of FIG. 3B) and a plan view on the other hand (FIG. 3B), a transistor of FIG.
matrice mémoire selon une deuxième forme de réalisation. memory array according to a second embodiment.
La figure 4 est une vue agrandie en coupe de la partie FIG. 4 is an enlarged sectional view of the portion
de la figure 3 située près du cordon diélectrique latéral. of Figure 3 located near the lateral dielectric cord.
Il est à noter que>sur les figures} les rapports dimen- It should be noted that> in the figures} the dimensional ratios
sionnels correspondant à la réalité n'ont pas été respectés; realities have not been respected;
ceci, dans le souci d'assurer à ces figures la clarté indis- this, in order to ensure that these figures have the necessary clarity
pensable.thinkable.
Dans le dispositif schématique de la figure 1, on dis- In the schematic device of FIG.
tingue, symbolisés sous la forme de quadrilatères, deux des are symbolized in the form of quadrilaterals, two of
constituants d'une matrice mémoire programmable. components of a programmable memory array.
-6- Un premier rectangle 10 représente la matrice mémoire elle-même,qui comporte une pluralité de conducteurs de lignes X 1, X 2, X 3, et de colonnes Y 1, Y 2, YV isolés les uns des autres, aux croisements desquels sont branchées des cellules constituées chacune par un transistor 11, par exemple de type NPN; l'émetteur de chaque transistor est branché par exemple à un conducteur de ligne X, tandis que le collecteur est relié à un conducteur de colonne Y, la base restant en l'air ou pouvant être connectée pour les A first rectangle 10 represents the memory matrix itself, which comprises a plurality of line conductors X 1, X 2, X 3, and Y 1, Y 2, YV columns isolated from each other at the crossings. which cells are connected each constituted by a transistor 11, for example NPN type; the emitter of each transistor is connected for example to a line conductor X, while the collector is connected to a column conductor Y, the base remaining in the air or can be connected for
besoins de la programmation.programming needs.
Un deuxième rectangle 12 représente un des sous-ensem- A second rectangle 12 represents one of the subassemblies
bles du dispositif, associés à la matrice 10; il s'agit notamment du sousensemble de décodage, relié à la matrice XY et qui intervient pour la programmation Les transistors devices, associated with the matrix 10; it is notably the decoding subassembly, connected to the XY matrix and which intervenes for the programming The transistors
14 de type NPN qui équipent cet ensemble peuvent être con- 14 of NPN type that equip this set can be
nectés de diverses façons pour former ledit ensemble; le nected in various ways to form said assembly; the
schéma de liaison n'a pas été tracé. link scheme was not traced.
Tout ceci est bien connu de l'homme de l'art et n'a été tracé que pour situer le cadre de l'invention, invention All this is well known to those skilled in the art and has been drawn only to situate the scope of the invention, invention
qui se rapporte aiux transistors 11 et 14. which relates to transistors 11 and 14.
Les performances exigées des transistors 11 et 14 font qu'ils peuvent être réalisés selon un modèle identique ou The required performance of transistors 11 and 14 means that they can be made according to an identical model or
très voisin; leur réalisation est donc conduite simultané- very neighbor; their realization is therefore carried out simultaneously
ment Reste à les différencier sur le plan de la tenue au claquage, les transistors 14 du sous-ensemble de décodage devant, impérativement, avoir une meilleure tenue que ceux, It remains to differentiate them in terms of resistance to breakdown, the transistors 14 of the decoding subassembly must imperatively have a better behavior than those,
11, de la matrice mémoire.11, of the memory matrix.
On se reporte maintenant aux figures 2 de vues compa- Referring now to FIGS.
ratives en coupe et en plan, respectivement d'un transistor 11 et d'un transistor 14, montrant comment la différence in section and in plan, respectively of a transistor 11 and a transistor 14, showing how the difference
souhaitée est obtenue entre ces deux transistors. desired is obtained between these two transistors.
Ces transistors ll et 14 ont été créés dans une même plaquette semiconductrice 20 composée d'un substrat 21 d'un These transistors 11 and 14 were created in the same semiconductor wafer 20 composed of a substrate 21 of a
premier type de conductivité recouvert d'une couche épita- first type of conductivity covered with an epitaxial
xiale 22 du deuxième type de conductivité et présentant -7- xiale 22 of the second type of conductivity and having -7-
une face supérieure 200 qui est le côté actif de cette pla- an upper face 200 which is the active side of this pla-
quette, celle o aboutissent tous les composants et sur la- that all components and on the
quelle sont effectuées les liaisons Lesdits transistors sont répartis dans des caissons limités latéralement par un cordon diélectrique 23 et, en profondeur, par une couche enterrée 26 du deuxième type de conductivité (la présence de cette couche n'est pas impérative) Ils présentent, l'un The said transistors are distributed in caissons limited laterally by a dielectric bead 23 and, in depth, by a buried layer 26 of the second type of conductivity (the presence of this layer is not imperative). 'a
et l'autre, une région de collecteur constituée par la cou- and the other, a collector region consisting of the
che 22, une région de base 24 du premier type de conducti- 22, a base region 24 of the first type of conductive
vité et une région d'émetteur 25, du deuxième type de con- and a transmitter region 25, of the second type of con-
ductivité, incluse dans la région de base 24 (pour la faci- ductivity, included in basic region 24 (for the facilitation
lité de la distinction, il est convenu de désigner sous les repères 24 A et 24 B respectivement les régions de base des transistors 11 et 14, 25 A et 25 B leurs régions respectives d'émetteur) Des plages de contact 220, 250, 240, ( 220 A, In accordance with the distinction between 24 A and 24 B respectively, the basic regions of the transistors 11 and 14, 25 A and 25 B respectively are designated as their respective emitter regions.) Contact pads 220, 250, 240 , (220 A,
250 A, pour le transistor 11, 220 B, 250 B, 240 B pour le tran- 250 A, for transistor 11, 220 B, 250 B, 240 B for the tran-
sistor 14) permettent l'accès électrique respectivement aux régions de collecteur, d'émetteur et de base t ce dernier sistor 14) allow electrical access respectively to the collector, emitter and base regions t the latter
contact étant facultatif pour le conducteur de base du tran- contact being optional for the basic driver of the tran-
sistor 11, il n'a pas été tracé de plage de contact 240 A). sistor 11, no 240 A contact pad has been drawn.
Les transistors Il et 14, du fait de leur réalisation simultanée, présentent en direction verticale (selon un axe traversant la plaquette en épaisseur), des caractéristiques dimensionnelles et physiques très sensiblement identiques Transistors 11 and 14, because of their simultaneous embodiment, have in the vertical direction (along an axis traversing the wafer in thickness), dimensional and physical characteristics very substantially identical
les épaisseurs des régions d'émetteur, de base, de collec- the thicknesses of the emitter, base, collector regions
teur sont les mêmes; les types de conductivité et les gradients de concentration en impuretés à niveau égal de are the same; conductivity types and impurity concentration gradients at equal level of
profondeur dans la plaquette sont aussi les mêmes. depth in the wafer are also the same.
Pour obtenir une différence significative sur le plan To get a significant difference on the map
tenue au claquage il faut donc créer une dissemblance sui- resistance to breakdown, it is necessary to create a dissimilarity
vant la direction horizontale: selon l'invention, "la ré- the horizontal direction: according to the invention, "the
gion d'émetteur 25 A des transistors 11 de la matrice mémoire confine audit cordon diélectrique 23, tandis que celle ( 25 B) des transistors 14 du sous-ensemble de décodage 12 en Transmitter region 25A of transistors 11 of the memory array is confined to said dielectric bead 23, while that (25B) of transistors 14 of the decoding subassembly 12 in FIG.
est distante".is distant ".
-8- Comme il a été rappelé dans la première partie du présent mémoire, la zone de la couche semiconductrice 22 voisine du cordon diélectrique 23 est une zone o les concentrations en impuretés sont perturbées et qui se trouve affaiblie sur le plan tenue au claquage Dès lors>il est clair que c'est dans cette zone que les transistors 11 claqueront, à une tension As recalled in the first part of this specification, the zone of the semiconductor layer 22 adjacent to the dielectric cord 23 is an area where the impurity concentrations are disturbed and which is weakened in terms of breakdown resistance. when> it is clear that it is in this area that the transistors 11 will snap, at a voltage
pour laquelle les transistors 14 tiendront encore parfaitement. for which the transistors 14 will still hold perfectly.
Pour concentrer l'énergie de claquage, on a intérêt à ce que l'émetteur 25 A ne confine au cordon 23 que sur une faible distance de son périmètre; ceci explique que, sur les figures) l'émetteur 25 A ne touche au cordon 23 que selon le-petit côté To concentrate the breakdown energy, it is advantageous for the transmitter A to be confined to the cord 23 only a short distance from its perimeter; this explains that, in the figures) the transmitter 25 A touches the cord 23 only on the small side
de son contour et non selon sa longueur. of its outline and not according to its length.
Divers cas de réalisation sont possibles qui établissent des dissemblances diverses entre les transistors 11 et 14 et qui se traduisent par des différences entre les tensions de claquage émetteur- base,base-collecteur et émetteur-collecteur Various embodiments are possible which establish dissimilar dissimilarities between transistors 11 and 14 and which result in differences between the emitter-base, base-collector and emitter-collector breakdown voltages.
de ces transistors.of these transistors.
Ainsi dans les transistors des figures 2 et pour une pre- Thus in the transistors of FIG. 2 and for a first
mière forme de réalisation les régions dé base 24 A et 24 B con- first embodiment of the base regions 24 A and 24 B con-
finent toutes deux sur leur entière épaisseur et sur la plus grande fraction de leur périmètre au cordon diélectrique 23; seules les régions d'émetteur 25 A et 25 B sont dissemblables both end on their entire thickness and on the largest fraction of their perimeter to the dielectric cord 23; only the transmitter regions 25 A and 25 B are dissimilar
en position par rapport audit cordon. in position relative to said cord.
Selon une autre forme de réalisation,on peut faire que la région de base 24 B du transistor 14 soit distante du cordon According to another embodiment, it is possible for the base region 24 B of the transistor 14 to be distant from the cord
23 Cette variante correspond au tracé 27 en trait point-tire- This variant corresponds to line 27 in
té sur la figure 2 Alors> une différence marquée en tension de claquage entre les transistors 11 et 14 sera observée soit/ 2> a marked difference in breakdown voltage between transistors 11 and 14 will be observed either
et sur les tensions émetteur-base base-collecteur et émetteur- and on base-collector and transmitter-transmitter-base voltages
collecteur.manifold.
La variante de réalisation d'un transistor 11 qui permet The variant embodiment of a transistor 11 which allows
d'obtenir le plus fort abaissement de ses tensions de cla- to obtain the greatest reduction of its tensions of
quage correspond à celle illustrée sur les figures 3 et 4. quage corresponds to that illustrated in Figures 3 and 4.
Dans cette variante l'invention met à profit à la fois les In this variant the invention exploits both the
perturbations du matériau semiconducteur au voisinage du cor- disturbances of the semiconductor material in the vicinity of the cor-
don 231 et la forme de ce cordonpour obtenir un abaissement don 231 and the shape of this cord to obtain a lowering
très net des tensions de claquage émetteur-base et base-col- very clear emitter-base and base-pass breakdown voltages
lecteur des transistors 11 par rapport à celles des transis- transistor 11 compared to those of the transistors
tors 14.twist 14.
9- La forme du cordon diélectrique est caractéristique 9- The shape of the dielectric cord is characteristic
de celle obtenue par oxydation des parois d'une gorge creu- of that obtained by oxidation of the walls of a hollow groove
sée dans du silicium Il est superflu de revenir i-ci sur les conditions de réalisation d'un tel cordon -conditions bien connues de l'homme de l'art et, en ce qui concerne It is superfluous to return here to the conditions of realization of such a cord-conditions well known to those skilled in the art and, with regard to
l'invention, il suffit de s'en tenir au résultat: le cor- invention, it suffices to stick to the result: the cor-
don 23 a la forme dite "en bec d'oiseau", le raccord oxyde don 23 has the shape called "bird's beak", the oxide connection
de silicium-silicium, considéré du fond du cordon en direc- of silicon-silicon, considered from the bottom of the cord
tion de la surface, étant marqué par un évasement de l'o-' xyde et présentant généralement en surface une surépaisseur 230. Dans la variante de réalisation d'un transistor 11 qui correspond aux figures 3 et 4, la région de base 24 A, comme la région d'émetteur 25 A, ne confinent que sur une partie seulement de leur épaisseur au cordon 23 Ledit cordon 23 the surface, being marked by a flaring of the o-xyde and generally having an extra thickness on the surface 230. In the variant embodiment of a transistor 11 which corresponds to FIGS. 3 and 4, the base region 24 A , as the emitter region 25A, only confine on only a portion of their thickness to the cord 23 Said cord 23
coupe alors seulement les parties latérales 34 et 35, incur- only then cuts the lateral parts 34 and 35, incur-
vées en direction de la face 200, respectivement des jonc- in the direction of face 200, respectively
tions J 1 (émetteur-base) et J 2 (base-collecteur), à l'ex- J 1 (transmitter-base) and J 2 (base-collector), to the ex-
clusion des parties profondes, parallèles à la face 200, de ces jonctions L'inter-région 36 de base, située entre les parties latérales 34 et 35 forme une bande étroite dont la zone la plus étranglée est située au voisinage du cordon clusion of the deep portions, parallel to the face 200, of these junctions The inter-region 36 base, located between the side portions 34 and 35 forms a narrow band whose most strangled area is located in the vicinity of the cord
23 C'est dans cette zone 36, affaiblie à la fois en dimen- 23 It is in this area 36, weakened both in size and
sion et en qualité de matériau (concentration en impuretés) que se produira préférentiellement la décharge amenant au claquage de l'une ou de l'autre des jonctions émetteur-base and as a material (concentration of impurities) that will preferably occur the discharge leading to breakdown of one or the other emitter-base junctions
ou base-collecteur du transistor Il à l'instant de -la pro- or base-collector of the transistor II at the moment of the
grammation de la mémoire.grammar of memory.
La forme évasée du cordon 23, qui constitue, en soi, un défaut des dispositifs à isolement par oxyde, en raison des irrégularités de planéité qu'elle provoque, est utilisée ici avec bénéfice par contre, ainsi qu'il est montré sur The flared shape of the cord 23, which constitutes, in itself, a defect of the oxide-insulated devices, because of the flatness irregularities which it causes, is used here with advantage, however, as shown on FIG.
la figure 4.Figure 4.
Il a été supposé par exemple que les régions 24 A et 25 A sont formées par implantation, comme il est fréquent de le -10- faire désormais dans l'industrie des circuits intégrés En ce qui concerne la réalisation des parties marginales des It has been assumed, for example, that the regions 24 A and 25 A are formed by implantation, as is frequently the case in the integrated circuit industry as far as the realization of the marginal parts of the circuits is concerned.
régions 24 A et 25 A -celles représentées sur la figure 4- regions 24 A and 25 A as shown in FIG.
c'est le cordon 23 lui-même qui remplit le rôle de masque d'implantation L'épaisseur du "bec d'oiseau" 230 diminuant progressivement en direction de la droite de la figure, it is the cord 23 itself that fulfills the role of implantation mask The thickness of the "bird's beak" 230 gradually decreasing towards the right of the figure,
c'est-à-dire à mesure qu'il s'effile, les profondeurs d'im- that is, as it fades, the depths of
plantation croissent régulièrement; c'est ce que traduisent les tracés obliques, situés sous ledit "bec d'oiseau", des traits 41 et 42 figurant respectivement, pour les impuretés planting grow regularly; this is what the oblique lines, located under the so-called "bird's beak" translate, lines 41 and 42 appearing respectively, for the impurities
de base et pour les impuretés d'émetteur, les limites d'im- and for transmitter impurities, the limits of
plantation de ces impuretés Du non parallélisme de ces tracés obliques, lié notamment aux différences des énergies planting of these impurities The non-parallelism of these oblique lines, linked in particular to the differences of the energies
mises en jeu pour chacune des impuretés ainsi qu'à la na- put into play for each of the impurities as well as to the
ture de celles-ci, résulte, après le recuit qui suit les séquences d'implantation, une largeur irrégulière de la zone 36 de base comprise entre les Jonctions émetteur-base J 1 et base-collecteur J 2 ' la moindre largeur se situant au of these, results, after the annealing which follows the implantation sequences, an irregular width of the base area 36 between the emitter-base junctions J 1 and base-collector J 2 'the smallest width being at
voisinage immédiat du cordon 23.immediate vicinity of the cord 23.
Pratiquement et suivant un exemple de réalisation mis Practically and according to an example of realization put
en oeuvre par la Demanderesse, on implante d'abord de l'ar- implemented by the Applicant, we first implant the ar-
senic pour former la région d'émetteur, ceci sous une éner- senic to form the transmitter region, this under a
gie de l'ordre de 30 ke V; puis on implanté du bore (région de base) sous une énergie de l'ordre de 40 ke V; enfin, on procède à un recuit à 7500 C durant 30 minutes Dans ces conditions, la tension de claquage collecteurémetteur dans la zone 36 se situe vers 6 V; elle est voisine de 10 V pour les transistors de décodage réalisés sous des énergies about 30 ke V; then implanted boron (base region) under an energy of the order of 40 ke V; finally, annealing is carried out at 7500 C for 30 minutes. Under these conditions, the collector-emitting breakdown voltage in zone 36 is around 6 V; it is close to 10 V for the decoding transistors made under energies
d'implantation identiques.identical implantation.
Au procédé d'implantation peut être substitué celui de The implantation process may be substituted for that of
la diffusion, le sillon 23 jouant toujours le rôle de masque. diffusion, the groove 23 always playing the role of mask.
Pour influer sur le résultat à obtenir, on peut jouer sur To influence the result, you can play on
plusieurs facteurs: notamment sur les conditions de diffu- several factors, including the conditions for
sion ou d'implantation, et aussi sur la forme du "bec d'oi- sion or implantation, and also on the shape of the
seau" qui peut être plus ou moins épais et effilé, ce qui bucket "which can be more or less thick and tapered, which
donne une certaine souplesse à la réalisation. gives some flexibility to the realization.
-11- Certainement, entre les différents transistors il d'une matrice mémoire réalisés simultanément, ladite zone 36 n'est-elle pas strictement comparable en largeur et les niveaux de claquage sont-ils un peu différents Mais le but à atteindre ici n'est pas tellement de réduire la dispersion entre transistors 11 que d'établir la dissemblance la plus marquée entre ces transistors il et les transistors 14 de l'ensemble de décodage, dans le cadre bien sûr, d'une parfaite cohérence avec les exigences Certainly, between the various transistors 11 of a memory array made simultaneously, said zone 36 is not strictly comparable in width and the breakdown levels are they a little different But the goal to be achieved here n ' is not so much to reduce the dispersion between transistors 11 as to establish the most marked dissimilarity between these transistors and transistors 14 of the decoding set, in the course of course, a perfect consistency with the requirements
de fonctionnement du dispositif semiconducteur qui les en- of operation of the semiconductor device which
globe Il est certain aussi que c'est la structure d'un transistor 11 correspondant aux figures 3 et 4 qui permet d'avoir les plus faibles tensions de claquage et qui permet donc d'atteindre aux plus faibles énergies mises en jeu et globe It is also certain that it is the structure of a transistor 11 corresponding to FIGS. 3 and 4 which makes it possible to have the lowest breakdown voltages and which therefore makes it possible to reach the lowest energies involved and
au maximum de rapidité lors de la programmation. at maximum speed during programming.
1299912999
-12--12-
Claims (5)
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR8117321A FR2512999A1 (en) | 1981-09-14 | 1981-09-14 | SEMICONDUCTOR DEVICE FORMING PROGRAMMABLE DEAD MEMORY WITH TRANSISTORS |
DE19823232492 DE3232492A1 (en) | 1981-09-14 | 1982-09-01 | SEMICONDUCTOR ARRANGEMENT FORMING A PROGRAMMABLE FIXED VALUE STORAGE WITH TRANSISTORS |
GB08225820A GB2105906B (en) | 1981-09-14 | 1982-09-10 | Fusible transister prom |
JP57158266A JPS5858756A (en) | 1981-09-14 | 1982-09-13 | Integrated circuit semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR8117321A FR2512999A1 (en) | 1981-09-14 | 1981-09-14 | SEMICONDUCTOR DEVICE FORMING PROGRAMMABLE DEAD MEMORY WITH TRANSISTORS |
Publications (2)
Publication Number | Publication Date |
---|---|
FR2512999A1 true FR2512999A1 (en) | 1983-03-18 |
FR2512999B1 FR2512999B1 (en) | 1983-10-28 |
Family
ID=9262121
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR8117321A Granted FR2512999A1 (en) | 1981-09-14 | 1981-09-14 | SEMICONDUCTOR DEVICE FORMING PROGRAMMABLE DEAD MEMORY WITH TRANSISTORS |
Country Status (4)
Country | Link |
---|---|
JP (1) | JPS5858756A (en) |
DE (1) | DE3232492A1 (en) |
FR (1) | FR2512999A1 (en) |
GB (1) | GB2105906B (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2437107A (en) | 2006-04-13 | 2007-10-17 | Sharp Kk | Programmable read-only memory |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3972754A (en) * | 1975-05-30 | 1976-08-03 | Ibm Corporation | Method for forming dielectric isolation in integrated circuits |
FR2369652A1 (en) * | 1976-10-29 | 1978-05-26 | Radiotechnique Compelec | Programmable transistor read only memory - has integrated matrix structure operating with low voltage pulses |
JPS5443482A (en) * | 1977-09-12 | 1979-04-06 | Hitachi Ltd | Junction destruction type programable rom |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3721964A (en) * | 1970-02-18 | 1973-03-20 | Hewlett Packard Co | Integrated circuit read only memory bit organized in coincident select structure |
JPS5119486A (en) * | 1974-08-08 | 1976-02-16 | Fujitsu Ltd | |
JPS53143186A (en) * | 1977-05-20 | 1978-12-13 | Fujitsu Ltd | Production of semiconductor device |
US4145702A (en) * | 1977-07-05 | 1979-03-20 | Burroughs Corporation | Electrically programmable read-only-memory device |
JPS5633875A (en) * | 1979-08-28 | 1981-04-04 | Sony Corp | Manufacture of transistor |
-
1981
- 1981-09-14 FR FR8117321A patent/FR2512999A1/en active Granted
-
1982
- 1982-09-01 DE DE19823232492 patent/DE3232492A1/en not_active Ceased
- 1982-09-10 GB GB08225820A patent/GB2105906B/en not_active Expired
- 1982-09-13 JP JP57158266A patent/JPS5858756A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3972754A (en) * | 1975-05-30 | 1976-08-03 | Ibm Corporation | Method for forming dielectric isolation in integrated circuits |
FR2369652A1 (en) * | 1976-10-29 | 1978-05-26 | Radiotechnique Compelec | Programmable transistor read only memory - has integrated matrix structure operating with low voltage pulses |
JPS5443482A (en) * | 1977-09-12 | 1979-04-06 | Hitachi Ltd | Junction destruction type programable rom |
Non-Patent Citations (1)
Title |
---|
ABJP/79 * |
Also Published As
Publication number | Publication date |
---|---|
DE3232492A1 (en) | 1983-04-07 |
GB2105906A (en) | 1983-03-30 |
FR2512999B1 (en) | 1983-10-28 |
JPS5858756A (en) | 1983-04-07 |
GB2105906B (en) | 1985-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2009682B1 (en) | FinFET field-effect transistor isolated from the substrate | |
FR2725309A1 (en) | NON-VOLATILE SEMICONDUCTOR MEMORY DEVICE AND METHOD OF MANUFACTURING THE SAME | |
FR2826510A1 (en) | Vertical transistor used in computer technology comprises a source region, a drain region, a gate region, and a channel region arranged between the source region and the drain region | |
EP0881690B1 (en) | Process for fabricating a stabilized bipolar transistor with electric insulating elements | |
FR2884052A1 (en) | Vertical impact ionization metal oxide semiconductor transistor for use as e.g. N-channel MOS transistor, has stack with semiconductor portions to form vertical PIN type diode, and gate, placed against stack, with thickness less than stack | |
FR2821483A1 (en) | METHOD FOR MANUFACTURING A TRANSISTOR WITH INSULATED GRID AND ARCHITECTURE OF THE SUBSTRATE TYPE ON INSULATION, AND CORRESPONDING TRANSISTOR | |
FR2692402A1 (en) | Semiconductor device comprising semiconductor layers of different types of conductivity and manufacturing method. | |
FR2598259A1 (en) | ZENER ENTERREE DIODE AND MANUFACTURING METHOD. | |
EP1406307A1 (en) | Integrated circuit with a highly conductive buried layer | |
FR2465316A1 (en) | SEMICONDUCTOR DEVICES HAVING COMPLEMENTARY SEMICONDUCTOR ELEMENTS AND METHOD FOR MANUFACTURING COMPOUND SEMICONDUCTOR DEVICE | |
FR2475292A1 (en) | METHOD FOR MANUFACTURING AN INTEGRATED INJECTION LOGIC STRUCTURE HAVING A SELF-ALIGNED BASIC CONTACT | |
EP3550622B1 (en) | Integrated circuit with bipolar transistors | |
FR2824666A1 (en) | Laterally functioning bipolar transistor with a radically different structure to augment output current without augmentation of surface congestion | |
EP3745483B1 (en) | Phase-change memory and fabrication method thereof | |
EP0002087B1 (en) | Monolithic semiconductor device comprising two complementary transistors and method of making same | |
FR2512999A1 (en) | SEMICONDUCTOR DEVICE FORMING PROGRAMMABLE DEAD MEMORY WITH TRANSISTORS | |
WO2009147347A1 (en) | Read-only memory with eeprom structure | |
EP3483890A1 (en) | Memory point with phase-change material | |
FR2525011A1 (en) | PROGRAMMABLE READING MEMORY AND MANUFACTURING METHOD THEREOF | |
EP0619610A1 (en) | Semiconductor device including a lateral transistor | |
EP0468901B1 (en) | Method of fabricating an EPROM memory with a different structure for source and drain | |
EP0096625A1 (en) | Emitter finger structure in a switching transistor and manufacturing process | |
EP0038248A1 (en) | High power vertical channel junction gate field effect transistor and process for its manufacture | |
FR2640814A1 (en) | INTEGRATED CIRCUIT HAVING A VERTICAL TRANSISTOR | |
FR2880473A1 (en) | MEMORY LIFE MAGNETIC |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
CA | Change of address | ||
CD | Change of name or company name | ||
ST | Notification of lapse |