FR2504732A1 - Tunnel transistor having double heterojunction - producing reduced resistance - Google Patents
Tunnel transistor having double heterojunction - producing reduced resistance Download PDFInfo
- Publication number
- FR2504732A1 FR2504732A1 FR8108341A FR8108341A FR2504732A1 FR 2504732 A1 FR2504732 A1 FR 2504732A1 FR 8108341 A FR8108341 A FR 8108341A FR 8108341 A FR8108341 A FR 8108341A FR 2504732 A1 FR2504732 A1 FR 2504732A1
- Authority
- FR
- France
- Prior art keywords
- layer
- tunnel
- substrate
- semiconductor material
- electrons
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 230000000694 effects Effects 0.000 claims abstract description 17
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000005036 potential barrier Methods 0.000 claims abstract description 10
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 6
- 239000000956 alloy Substances 0.000 claims abstract description 6
- 238000001465 metallisation Methods 0.000 claims description 12
- 238000002513 implantation Methods 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 238000007747 plating Methods 0.000 abstract 1
- 230000004888 barrier function Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000005610 quantum mechanics Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
- H01L29/8122—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
Description
TRANSISTOR TUNNEL A DOUBLE HETEROJONCTION
La présente invention concerne les perfectionnements aux dispositifs semiconducteurs de type transistor réalisés sur matériaux de type III-V, et
Flus spécialement ceux dont le fonctionnement fait intervenir un courant électrique produit par effet tunnel.DOUBLE HETEROJUNCTION TUNNEL TRANSISTOR
The present invention relates to improvements to semiconductor devices of the transistor type produced on III-V type materials, and
Flus especially those whose operation involves an electric current produced by tunnel effect.
L'effet tunnel est le transport électronique d'électrons ou de trous à travers une barrière de potentiel. Les calculs de mécanique quantique montrent que les électrons ou trous peuvent traverser une barrière de Fotentiel de hauteur E et d'épaisseur d avec une probabilité égale à:
cut est constante de Plank
m est la masse effective de l'électron ou du trou
i est son énergie
Depuis la découverte des diodes tunnel, des recherches ont été entreprises en vue de réaliser des transistors tunnel, c'est à dire des c'ispositifs dans lesquels le courant émetteur-collecteur est modulable par une tension appliquée à la base de telle sorte que l'effet tunnel soit le phénomène qui contrôle le courant électronique.Ces efforts ne se sont pas concrétisés pour plusieurs raisons:
- lorsque la base est constituée par une couche d'oxyde qui est le siège de l'effet tunnel, le caractère non conducteur de l'oxyde ne permet pas de moduler le courant émetteur-collecteur;
- dans les structures du type à injection tunnel, dans lesquels l'émetteur est constitué par un métal et une couche d'oxyde et la base est un métal, le libre parcours moyen des électrons dans la base est très faible, environ 100 A , ce qui oblige à avoir une base de très faible épaisseur. Il en résulte une très grande résistance de base donc une fréquence de coupure médiocre.The tunnel effect is the electronic transport of electrons or holes through a potential barrier. Quantum mechanics calculations show that electrons or holes can cross a Fotential barrier of height E and thickness d with a probability equal to:
cut is Plank constant
m is the effective mass of the electron or hole
i is his energy
Since the discovery of tunnel diodes, research has been undertaken with a view to making tunnel transistors, that is to say devices in which the emitter-collector current can be modulated by a voltage applied to the base so that the tunnel effect is the phenomenon that controls the electronic current.These efforts did not materialize for several reasons:
- when the base consists of an oxide layer which is the seat of the tunnel effect, the non-conductive nature of the oxide does not allow the emitter-collector current to be modulated;
- in structures of the tunnel injection type, in which the emitter consists of a metal and an oxide layer and the base is a metal, the average free path of the electrons in the base is very low, around 100 A, which requires having a very thin base. This results in a very high basic resistance therefore a poor cut-off frequency.
Récemment, L.L. CHANG et L. ESAKI (Applied Physics Letters vol 31, p. 687 (1977)) ont proposé un transistor tunnel à hétérojonction wn-p dont la base est en Inx Gal As et l'émetteur et le collecteur en Ga Asy Sbl y. Comme dans un transistor classique, le contact métallique de la base est un contact ohmique et la résistance de la base est celle de la couche semiconductrice en GaInAs. Dans cette structure les trous devraient pouvoir traverser la base par effet tunnel si cette dernière est suffisamment mince, soit environ 50 A .Une telle épaisseur rendrait la résistance de la base extrêmement élevée, et ceci d'autant plus qu'à l'interface p-n il y a une zone de charge d'espace dans laquelle les porteurs libres sont dépeuplés. Recently, LL CHANG and L. ESAKI (Applied Physics Letters vol 31, p. 687 (1977)) proposed a wn-p heterojunction tunnel transistor whose base is in Inx Gal As and the emitter and collector in Ga Asy Sbl y. As in a conventional transistor, the metal contact of the base is an ohmic contact and the resistance of the base is that of the GaInAs semiconductor layer. In this structure, the holes should be able to pass through the base by tunnel effect if the latter is sufficiently thin, i.e. around 50 A. Such a thickness would make the resistance of the base extremely high, all the more so when at the pn interface. there is a space loading area in which the free carriers are depopulated.
L'objet de la présente invention est de remédier à ces limitations:
- en utilisant des hétérojonctions isotype n-n de telle façon que la base soit constituée par un semiconducteur à plus grande bande interdite que celui de l'émetteur et du collecteur, et de manière à ce que la discontinuité dans la bande de conduction à l'interface de l'hétérojonction constitue la barrière de potentiel que les électrons doivent franchir par effet tunnel;
- en choisissant des couples de matériaux semiconducteurs de telle façon que la hauteur de barrière de potentiel soit contrôlable par ce choix;
- en prenant, comme contact électrique sur la base, des contacts
Schottky et non pas des contacts ohmiques. De cette façon la résistance de la base n'est pas celle du matériau semiconducteur mais uniquement celle de la métallisation.La résistance peut être ainsi réduite d'un facteur dépassant 103. Du fait de l'utilisation du contact Schottky, et du fonctionnement avec un seul type de porteurs (électrons) on utilisera la terminologie des transistors à effet de champ (source, grille, drain) plutôt que celle des transistors bipolaires (émetteur, base, collecteur).The object of the present invention is to remedy these limitations:
- by using isotype nn heterojunctions in such a way that the base is constituted by a semiconductor with a larger forbidden band than that of the emitter and the collector, and so that the discontinuity in the conduction band at the interface heterojunction constitutes the potential barrier that the electrons must cross through the tunnel effect;
- by choosing pairs of semiconductor materials so that the height of the potential barrier can be controlled by this choice;
- by taking, as electrical contact on the base, contacts
Schottky and not ohmic contacts. In this way the resistance of the base is not that of the semiconductor material but only that of metallization. The resistance can thus be reduced by a factor exceeding 103. Due to the use of the Schottky contact, and the operation with only one type of carrier (electrons) we will use the terminology of field effect transistors (source, gate, drain) rather than that of bipolar transistors (emitter, base, collector).
De façon plus précise, l'invention consiste en un transistor tunnel comportant, supportés par un substrat fortement conducteur, une première couche de type n de concentration électronique de 1017 à 1019 e/cm3, une deuxième couche de type n de concentration électronique de 5.1016 à 5.1017 e/cm3, une troisième couche de type n de concentration électronique de à 1017 à i019 e/cm3, ainsi que deux contacts électriques de source et de drain déposés le premier sur la troisième couche et le second sur la surface libre du substrat, et un contact de grille, ce transistor étant caractérisé en ce que le matériau semiconducteur de la deuxième couche présente le même paramètre de maille que celui des première et troisième couches et constitue vis à vis des électrons contenus dans les première et troisième couches une barrière de potentiel que ces électrons peuvent traverser par effet tunnel, le courant tunnel étant modulable par la tension appliquée sur la grille. More specifically, the invention consists of a tunnel transistor comprising, supported by a highly conductive substrate, a first n-type layer of electronic concentration from 1017 to 1019 e / cm3, a second n-type layer of electronic concentration of 5.1016 at 5.1017 e / cm3, a third layer of type n of electronic concentration from to 1017 at i019 e / cm3, as well as two electrical source and drain contacts deposited the first on the third layer and the second on the free surface of the substrate , and a gate contact, this transistor being characterized in that the semiconductor material of the second layer has the same lattice parameter as that of the first and third layers and constitutes a barrier with respect to the electrons contained in the first and third layers potential that these electrons can cross by tunnel effect, the tunnel current being modulated by the voltage applied to the grid.
L'invention sera mieux comprise grâce aux descriptions d'exemples de réalisations qui suivent, lesquelles s'appuient sur les figures qui représentent:
- figure 1 : diagramme schématique illustant le parcours à travers une barrière de potentiel par effet tunnel et par effet tunnel assisté de l'effet thermolonique ;
- figure 2: schéma de bandes d'une hétérojonction GaAs (type n)
AlxGal vas (type n);
- figure 3: schéma de bandes d'une double hétérojonction GaAs -
AlxGai#xAs#GaAs;
- figure 4: schéma de bandes d'une double hétérojonction sous polarisation;
- figure 5: schéma de bande d'une double hétérojonction sous polari sation et avec une tension appliquée sur AlxGal i#xAs;
- figure 6: un premier exemple de réalisation de transistor tunnel selon l'invention;
- figure 7: un deuxième exemple de réalisation de transistor tunnel selon l'invention;
- figure 8: un troisième exemple de réalisation de transistor tunnel selon l'invention;
- figure 9: un quatrième exemple de réalisation de transistor tunnel selon l'invention.The invention will be better understood thanks to the descriptions of examples of embodiments which follow, which are based on the figures which represent:
- Figure 1: schematic diagram illustrating the route through a potential barrier by tunnel effect and by tunnel effect assisted by the thermolonic effect;
- Figure 2: band diagram of a GaAs heterojunction (type n)
AlxGal vas (type n);
- Figure 3: band diagram of a double GaAs heterojunction -
AlxGai # xAs # GaAs;
- Figure 4: diagram of bands of a double heterojunction under polarization;
- Figure 5: band diagram of a double heterojunction under polarization and with a voltage applied to AlxGal i # xAs;
- Figure 6: a first embodiment of tunnel transistor according to the invention;
- Figure 7: a second embodiment of the tunnel transistor according to the invention;
- Figure 8: a third embodiment of tunnel transistor according to the invention;
- Figure 9: a fourth embodiment of tunnel transistor according to the invention.
La figure 1 représente de manière schématique le cas général d'une barrière de potentiel (1) de hauteur #E et d'épaisseur d. Un premier électron (2) sous une tension appliquée traverse la barrière par effet tunnel selon la probabilité définie par l'équation (1) citée plus haut. Un second électron (3) traverse la barrière par effet tunnel assisté d'effet thermolonique. Dans cette figure la forme de la barrière de potentiel est rectangulaire. D'autres formes de barrière présentent les mêmes types de phénomène physique. FIG. 1 schematically represents the general case of a potential barrier (1) of height #E and thickness d. A first electron (2) under an applied voltage crosses the barrier by tunnel effect according to the probability defined by equation (1) mentioned above. A second electron (3) crosses the barrier by tunnel effect assisted by thermolonic effect. In this figure the shape of the potential barrier is rectangular. Other forms of barrier present the same types of physical phenomenon.
La figure 2 représente le schéma de bandes d'une hétérojonction GaAs de type n et AIxGa î#xAs de type n. Une discontinuité dans la bande de conduction BC crée une barrière de potentiel A E de forme parabolique. FIG. 2 represents the band diagram of a GaAs n type heterojunction and AIxGa î # xAs n type. A discontinuity in the conduction band BC creates a potential barrier A E of parabolic shape.
Cette barrière peut être traversée par les électrons, allant de GaAs vers Alx Gal x As, par effet tunnel si AE n'est pas trop grand ni la zone de déplétion trop large.This barrier can be crossed by electrons, going from GaAs towards Alx Gal x As, by tunnel effect if AE is not too big nor the depletion zone too wide.
La figure 3 représente le schéma de bandes d'une double hétéro jonction GaAs - AlxGal î#xAs - CaAs. La couche de AIxGal xAs crée donc une barrière de potentiel. La hauteur de cette barrière est déterminée par la composition x en aluminium dans l'alliage. L'épaisseur de la barrière est déterminée par l'épaisseur de la couche de AIxGal xAs. FIG. 3 represents the band diagram of a double hetero junction GaAs - AlxGal î # xAs - CaAs. The AIxGal xAs layer therefore creates a potential barrier. The height of this barrier is determined by the composition x of aluminum in the alloy. The thickness of the barrier is determined by the thickness of the AlxGal xAs layer.
La figure 4 représente cette même double hétérojonction sous polarisation de tension V entre les deux couches de GaAs. Si la hauteur de barrière oE n'est pas trop élevée et l'épaisseur de la couche pas trop épaisse, les électrons traversent la barrière par effet tunnel. On sait que AE varie avec x selon une loi presque linéaire avec pour x = 0, A E = O et pour x = 1, A E I 1 eV. D'autre part, l'épaisseur de la couche en AlxGal xAs est contrôlable par dépôt épitaxique. On dispose donc de deux paramètres permettant de régler le courant tunnel à une valeur convenable. Cependant pour des raisons pratiques il ne faut pas que x soit trop faible, ni trop élevée.Pour 0 < x < 0,2 la hauteur de barrière est trop faible et le courant est surtout dominé par l'effet thermolonique. Pour x < 0,8, l'alliage est trop riche en aluminium et devient trop facilement oxydable. Quant à l'épaisseur, elle dépend de la valeur de x choisie, et est de l'ordre de plusieurs centaines d' . FIG. 4 represents this same double heterojunction under voltage polarization V between the two layers of GaAs. If the barrier height oE is not too high and the thickness of the layer not too thick, the electrons pass through the barrier by tunneling. We know that AE varies with x according to an almost linear law with for x = 0, A E = O and for x = 1, A E I 1 eV. On the other hand, the thickness of the AlxGal xAs layer is controllable by epitaxial deposition. There are therefore two parameters enabling the tunnel current to be adjusted to a suitable value. However for practical reasons, x must not be too low, nor too high. For 0 <x <0.2 the barrier height is too low and the current is mainly dominated by the thermolonic effect. For x <0.8, the alloy is too rich in aluminum and becomes too easily oxidizable. As for the thickness, it depends on the value of x chosen, and is of the order of several hundred.
Dans la figure 5, la couche AlxCal,xAS est supposée en contact avec une grille Schottky dont le champ électrique est perpendiculaire au plan de la couche. In Figure 5, the AlxCal, xAS layer is assumed to be in contact with a Schottky grid, the electric field of which is perpendicular to the plane of the layer.
Pour une valeur VC négative appliquée à la grille Schottky, la bande de conduction de AIxCa î#xAs se déplace vers les grandes énergies, ce qui accroit donc la hauteur de barrière. Cet accroissement de barrière fait donc varier le courant tunnel selon une loi exponentielle du type:
IDS ~ exp - AVC (2) où A désigne une constante dépendant de m et d, où IDS désigne le courant source-drain.For a negative VC value applied to the Schottky grid, the conduction band of AIxCa î # xAs moves towards large energies, which therefore increases the barrier height. This increase in barrier therefore varies the tunnel current according to an exponential law of the type:
IDS ~ exp - AVC (2) where A designates a constant depending on m and d, where IDS designates the source-drain current.
Dans les transistors à effet de champ classique, la loi de variation de
IDS en fonction de VG est 1DS BV G ou (3)
BV2
1DS G selon le régime de fonctionnement, B étant une constante dépendant de ce régime. Il s'en suit que la transconductance gm qui est la valeur absolue de 6 IDES/6 VG est beaucoup plus importante pour le transistor tunnel que pour le transistor à effet de champ classique.In conventional field effect transistors, the law of variation of
IDS as a function of VG is 1DS BV G or (3)
BV2
1DS G according to the operating regime, B being a constant depending on this regime. It follows that the transconductance gm which is the absolute value of 6 IDES / 6 VG is much more important for the tunnel transistor than for the conventional field effect transistor.
Pour une valeur VG positive appliquée à la grille Schottky, la bande de conduction de AlxGal xAs se déplace vers les énergies plus faibles, ce qui diminue donc la hauteur de barrière. Il s'ensuit une variation de courant tunnel, selon la loi citée en (2). For a positive LV value applied to the Schottky grid, the conduction band of AlxGal xAs moves towards the lower energies, which therefore reduces the barrier height. It follows a variation of tunnel current, according to the law cited in (2).
D'autre part, la grille étant très courte (plusieurs centaines d' ) par rapport à la grille du transistor classique (plusieurs milliers d'A), le temps de transit sous la grille est très faible. La fréquence de transit est donc très élevée. On the other hand, the gate being very short (several hundreds of) with respect to the gate of the conventional transistor (several thousand A), the transit time under the gate is very short. The transit frequency is therefore very high.
En ce qui concerne la comparaison avec les transistors bipolaires, plusieurs avantages peuvent être dégagés: le courant émetteur-base (ici source-grille) peut être réduit à des valeurs très faibles compte tenu des possibilités de réaliser des grilles Schottky de très bonne qualité en tension inverse sur AlxGal xAs. D'autre part, lorsque l'on veut augmenter la fréquence de coupure d'un transistor bipolaire par réduction de l'épaisseur de la base, on augmente aussi la résistance de cette dernière, ce qui n'est pas souhaité. L'utilisation de la grille Schottky permet d'avoir des résistances de grille beaucoup plus faible, le métal étant 100 à 1000 fois plus conducteur que le semiconducteur. With regard to the comparison with bipolar transistors, several advantages can be highlighted: the emitter-base current (here source-grid) can be reduced to very low values taking into account the possibilities of realizing Schottky grids of very good quality. reverse voltage on AlxGal xAs. On the other hand, when we want to increase the cutoff frequency of a bipolar transistor by reducing the thickness of the base, we also increase the resistance of the latter, which is not desired. The use of the Schottky grid makes it possible to have much lower grid resistances, the metal being 100 to 1000 times more conductive than the semiconductor.
Un premier exemple de réalisation de transistor selon l'invention est schématiquement représenté sur la figure 6. A first exemplary embodiment of a transistor according to the invention is schematically represented in FIG. 6.
Sur un substrat 4 en GaAs de type n+ fortement dopé sont déposées par épitaxie successivement une couche 5 en GaAs n+ fortement dopée de 1017 à 1019 électrons/cm3, une couche 6 en AlxGal xAs (0 < x < 0,8) dopé à environ 5.1016 à 5.1017 électrons/cm3, et une couche 7 en GaAs n+ dopée à 1017 à 1019 électrons/cm3. Les épaisseurs des couches 5 et 7 sont de l'ordre de plusieurs milliers d'angstroms, tandis que celle de la couche 6 est telle que le - courant tunnel puisse être modulé convenablement par la tension grille. Cette dernière est d'épaisseur environ plusieurs centaines d'angstroms et dépend de la concentration en AI dans la couche 6.Les contacts 8 de source (ou de drain) et 9 de drain (ou de source) sont respectivement déposés sur la couche 7 et sur le substrat 4. Une mésa de largeur d'environ plusieurs milliers d'angstroms est dégagée sur le contact 8. La profondeur de cette mésa est telle que la couche 6 est plus ou moins partiellement attaquée. Une grille 10 est déposée de part et d'autre de cette mésa de telle façon qu'elle touche le flanc de la mésa uniquement sur la couche 6 sans déborder sur la couche 7. L'épaisseur de la métallisation 10 est donc au plus égale à celle de la couche 6, c'est à dire de l'ordre de plusieurs centaines d'angstroms. Une telle épaisseur rend la grille assez résistante. On a substrate 4 made of heavily doped n + type GaAs are deposited by epitaxy successively a layer 5 of heavily doped n + GaAs from 1017 to 1019 electrons / cm3, a layer 6 of AlxGal xAs (0 <x <0.8) doped at approximately 5.1016 to 5.1017 electrons / cm3, and a layer 7 of n + GaAs doped with 1017 to 1019 electrons / cm3. The thicknesses of layers 5 and 7 are of the order of several thousand angstroms, while that of layer 6 is such that the tunnel current can be suitably modulated by the gate voltage. The latter is about several hundred angstroms thick and depends on the concentration of AI in layer 6. The contacts 8 of source (or drain) and 9 of drain (or source) are respectively deposited on layer 7 and on the substrate 4. A mesa with a width of around several thousand angstroms is released on the contact 8. The depth of this mesa is such that the layer 6 is more or less partially attacked. A grid 10 is deposited on either side of this mesa so that it touches the flank of the mesa only on the layer 6 without overflowing on the layer 7. The thickness of the metallization 10 is therefore at most equal to that of layer 6, that is to say of the order of several hundred angstroms. Such a thickness makes the grid quite resistant.
Pour réduire la résistance de grille on peut créer une surépaisseur de métallisation à une distance très proche du flanc de la mésa, par exemple de 1 à 2 llm. To reduce the grid resistance, it is possible to create a metallization allowance at a distance very close to the flank of the mesa, for example from 1 to 2 μm.
La figure 7 représente une telle structure comparable à la structure de la figure 6, mais dans laquelle une seconde métallisation 11 d'épaisseur supérieure à 1000 et pouvant aller jusqu'à 0,5 llm ou plus est déposée sur la grille 10 afin de réduire la résistance de grille. FIG. 7 represents such a structure comparable to the structure of FIG. 6, but in which a second metallization 11 of thickness greater than 1000 and which can go up to 0.5 μm or more is deposited on the grid 10 in order to reduce grid resistance.
Un autre élément parasite qui risque de réduire la fréquence de coupure du transistor est la capacité de grille. On peut réduire cette capacité, en créant sous la grille des caissons 12 rendus isolants par implantation d'ions tels que H+. Ces caissons peuvent être aussi près des flancs de la même mésa que possible. La figure 8 représente le transistor tunnel selon l'invention, dans un troisième exemple de réalisation, muni de caissons isolants 12. Another parasitic element which risks reducing the cut-off frequency of the transistor is the gate capacitance. This capacity can be reduced by creating boxes 12 made insulating under the grid by implantation of ions such as H +. These boxes can be as close to the sides of the same mesa as possible. FIG. 8 represents the tunnel transistor according to the invention, in a third embodiment, provided with insulating wells 12.
La figure 9 représente un quatrième exemple de réalisation de transistor selon l'invention dans laquelle le flanc de la mésa est en retrait par rapport à la métallisation 8, d'une distance de 1000 à plusieurs milliers . Une telle structure peut être obtrenue par gravure chimique ou gravure plasma. Une telle structure permet de réaliser des caissons par implantation d'ions avec la métallisation 8 comme masque. Elle permet aussi de déposer les métallisations 10 de grille en utilisant la métallisation 8 comme masque. FIG. 9 shows a fourth exemplary embodiment of a transistor according to the invention in which the flank of the mesa is recessed with respect to the metallization 8, from a distance of 1000 to several thousand. Such a structure can be obtained by chemical etching or plasma etching. Such a structure makes it possible to produce boxes by implantation of ions with metallization 8 as a mask. It also makes it possible to deposit the grid metallizations 10 using the metallization 8 as a mask.
Un tel procédé permet de rapprocher les caissons 12 très près des flancs de mésa, donc de réduire les capacités parasites de grille. Such a method allows the boxes 12 to be brought very close to the mesa sides, thus reducing the parasitic grid capacities.
L'invention qui a été décrite en s'appuyant sur le couple GaAs
AIxGal As, peut être réalisée avec d'autres couples de matériaux de la famille des composés III-V, associant un semiconducteur à petite bande interdite à un autre à grande bande interdite ayant un paramètre de maille
cristalline égal au premier, tels que par exemple:
- GaAs associé à GaxIn1-xP, AlxIn1-xP, AIPxSb1-xP, AIPxSb1-x, AlxGa1-xPySb1-y
ou GaxIn1-xPySb1-y - InP associé à AlAsxSb1-x ou AIPxSb1-x
- GaxInl xAs associé à InP, AlxIn1-xAs, AlAsxSb1-x ou AIPxSb1-x. The invention which has been described based on the GaAs couple
AIxGal As, can be produced with other pairs of materials from the family of III-V compounds, combining a semiconductor with a small forbidden band and another with a large forbidden band having a lattice parameter
crystalline equal to the first, such as for example:
- GaAs associated with GaxIn1-xP, AlxIn1-xP, AIPxSb1-xP, AIPxSb1-x, AlxGa1-xPySb1-y
or GaxIn1-xPySb1-y - InP associated with AlAsxSb1-x or AIPxSb1-x
- GaxInl xAs associated with InP, AlxIn1-xAs, AlAsxSb1-x or AIPxSb1-x.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8108341A FR2504732A1 (en) | 1981-04-27 | 1981-04-27 | Tunnel transistor having double heterojunction - producing reduced resistance |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8108341A FR2504732A1 (en) | 1981-04-27 | 1981-04-27 | Tunnel transistor having double heterojunction - producing reduced resistance |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2504732A1 true FR2504732A1 (en) | 1982-10-29 |
| FR2504732B1 FR2504732B1 (en) | 1985-01-25 |
Family
ID=9257813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8108341A Granted FR2504732A1 (en) | 1981-04-27 | 1981-04-27 | Tunnel transistor having double heterojunction - producing reduced resistance |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2504732A1 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0170044A2 (en) * | 1984-07-02 | 1986-02-05 | Texas Instruments Incorporated | Quantum-coupled device |
| EP0183474A2 (en) * | 1984-11-19 | 1986-06-04 | Fujitsu Limited | Semiconductor device |
| EP0191201A1 (en) * | 1985-01-28 | 1986-08-20 | Koninklijke Philips Electronics N.V. | Semiconductor device with bidimensional charge carrier gas |
| EP0316139A2 (en) * | 1987-11-10 | 1989-05-17 | Fujitsu Limited | Resonant tunelling barrier structure device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2072114A1 (en) * | 1969-12-30 | 1971-09-24 | Ibm | |
| FR2394174A1 (en) * | 1977-06-09 | 1979-01-05 | Ibm | HIGH-SPEED HETEROJUNCTIONS SEMICONDUCTOR TYPE TRANSISTOR DEVICE |
| GB1573310A (en) * | 1977-02-09 | 1980-08-20 | Mullard Ltd | Transistors |
-
1981
- 1981-04-27 FR FR8108341A patent/FR2504732A1/en active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2072114A1 (en) * | 1969-12-30 | 1971-09-24 | Ibm | |
| GB1573310A (en) * | 1977-02-09 | 1980-08-20 | Mullard Ltd | Transistors |
| FR2394174A1 (en) * | 1977-06-09 | 1979-01-05 | Ibm | HIGH-SPEED HETEROJUNCTIONS SEMICONDUCTOR TYPE TRANSISTOR DEVICE |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0170044A2 (en) * | 1984-07-02 | 1986-02-05 | Texas Instruments Incorporated | Quantum-coupled device |
| EP0170044A3 (en) * | 1984-07-02 | 1987-08-19 | Texas Instruments Incorporated | Quantum-coupled device |
| EP0183474A2 (en) * | 1984-11-19 | 1986-06-04 | Fujitsu Limited | Semiconductor device |
| EP0183474A3 (en) * | 1984-11-19 | 1987-10-21 | Fujitsu Limited | Semiconductor device |
| US4903090A (en) * | 1984-11-19 | 1990-02-20 | Fujitsu Limited | Semiconductor device |
| EP0191201A1 (en) * | 1985-01-28 | 1986-08-20 | Koninklijke Philips Electronics N.V. | Semiconductor device with bidimensional charge carrier gas |
| EP0316139A2 (en) * | 1987-11-10 | 1989-05-17 | Fujitsu Limited | Resonant tunelling barrier structure device |
| EP0316139A3 (en) * | 1987-11-10 | 1990-01-10 | Fujitsu Limited | Resonant tunelling barrier structure device |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2504732B1 (en) | 1985-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5019530A (en) | Method of making metal-insulator-metal junction structures with adjustable barrier heights | |
| US4173763A (en) | Heterojunction tunneling base transistor | |
| EP0549373B1 (en) | Tunnel transistor and method of manufacturing same | |
| EP0272985B1 (en) | Constant current semiconductor device | |
| EP0256360B1 (en) | Gated tunnel diode | |
| US20060267007A1 (en) | Devices incorporating heavily defected semiconductor layers | |
| EP0084393B1 (en) | Semiconductor device of the heterojunction transistor type | |
| US20070018192A1 (en) | Devices incorporating heavily defected semiconductor layers | |
| FR2490874A1 (en) | TRANSISTORS OF THE ISLE GRID TYPE | |
| CA1245775A (en) | Hot electron unipolar transistor with two- dimensional degenerate electron gas base with continuously graded composition compound emitter | |
| EP1243029B1 (en) | Bipolar transistor with upper heterojunction collector and method for making the same | |
| JPH024140B2 (en) | ||
| FR2508707A1 (en) | BALLISTIC TRANSISTOR WITH MULTIPLE HETEROJUNCTIONS | |
| EP0566591A1 (en) | Semiconductor device. | |
| US6528370B2 (en) | Semiconductor device and method of manufacturing the same | |
| EP0050064A2 (en) | Field effect transistor having a high cut-off frequency | |
| US4794444A (en) | Ohmic contact and method for making same | |
| FR2504732A1 (en) | Tunnel transistor having double heterojunction - producing reduced resistance | |
| FR2497603A1 (en) | TRANSISTOR WITH LOW SWITCHING TIME OF NORMALLY BLOCKING TYPE | |
| US6507043B1 (en) | Epitaxially-grown backward diode | |
| JPH01125985A (en) | Semiconductor device | |
| JPH10107274A (en) | Tunnel transistor and fabrication thereof | |
| JP2993654B2 (en) | Electrode structure | |
| JP2000114551A (en) | Semiconductor tunnel element and manufacture thereof, and integrated circuit | |
| Iliadis et al. | A study of enhanced barrier height gates for n-InP MESFET's |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |