FR2498763A1 - Systeme de test et de visualisation d'etats de fonctionnement d'un circuit logique - Google Patents

Systeme de test et de visualisation d'etats de fonctionnement d'un circuit logique Download PDF

Info

Publication number
FR2498763A1
FR2498763A1 FR8101463A FR8101463A FR2498763A1 FR 2498763 A1 FR2498763 A1 FR 2498763A1 FR 8101463 A FR8101463 A FR 8101463A FR 8101463 A FR8101463 A FR 8101463A FR 2498763 A1 FR2498763 A1 FR 2498763A1
Authority
FR
France
Prior art keywords
circuit
simulation
input
logic
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8101463A
Other languages
English (en)
French (fr)
Other versions
FR2498763B1 (https=
Inventor
Andre Laviron
Claude Berard
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR8101463A priority Critical patent/FR2498763A1/fr
Priority to EP19820400124 priority patent/EP0057147B1/fr
Priority to DE8282400124T priority patent/DE3261786D1/de
Priority to JP57009950A priority patent/JPS57147072A/ja
Publication of FR2498763A1 publication Critical patent/FR2498763A1/fr
Application granted granted Critical
Publication of FR2498763B1 publication Critical patent/FR2498763B1/fr
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Logic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
FR8101463A 1981-01-27 1981-01-27 Systeme de test et de visualisation d'etats de fonctionnement d'un circuit logique Granted FR2498763A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FR8101463A FR2498763A1 (fr) 1981-01-27 1981-01-27 Systeme de test et de visualisation d'etats de fonctionnement d'un circuit logique
EP19820400124 EP0057147B1 (fr) 1981-01-27 1982-01-22 Système de test et de visualisation d'états de fonctionnement d'un circuit logique
DE8282400124T DE3261786D1 (en) 1981-01-27 1982-01-22 System for testing and indicating the operating condition of a logic circuit
JP57009950A JPS57147072A (en) 1981-01-27 1982-01-25 System for testing and indicating action state of logic circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8101463A FR2498763A1 (fr) 1981-01-27 1981-01-27 Systeme de test et de visualisation d'etats de fonctionnement d'un circuit logique

Publications (2)

Publication Number Publication Date
FR2498763A1 true FR2498763A1 (fr) 1982-07-30
FR2498763B1 FR2498763B1 (https=) 1983-02-18

Family

ID=9254545

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8101463A Granted FR2498763A1 (fr) 1981-01-27 1981-01-27 Systeme de test et de visualisation d'etats de fonctionnement d'un circuit logique

Country Status (4)

Country Link
EP (1) EP0057147B1 (https=)
JP (1) JPS57147072A (https=)
DE (1) DE3261786D1 (https=)
FR (1) FR2498763A1 (https=)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2010912A1 (https=) * 1968-06-14 1970-02-20 Teradyne Inc
US3881260A (en) * 1973-07-05 1975-05-06 James M Hombs Self-teaching machine for binary logic
US3924181A (en) * 1973-10-16 1975-12-02 Hughes Aircraft Co Test circuitry employing a cyclic code generator

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2010912A1 (https=) * 1968-06-14 1970-02-20 Teradyne Inc
US3562644A (en) * 1968-06-14 1971-02-09 Nicholas De Wolf Circuit tester providing circuit-selected test parameters
US3881260A (en) * 1973-07-05 1975-05-06 James M Hombs Self-teaching machine for binary logic
US3924181A (en) * 1973-10-16 1975-12-02 Hughes Aircraft Co Test circuitry employing a cyclic code generator

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
EXBK/76 *

Also Published As

Publication number Publication date
EP0057147A1 (fr) 1982-08-04
JPS57147072A (en) 1982-09-10
DE3261786D1 (en) 1985-02-21
FR2498763B1 (https=) 1983-02-18
EP0057147B1 (fr) 1985-01-09

Similar Documents

Publication Publication Date Title
FR2531230A1 (fr) Ensemble destine au test automatique centralise de circuits imprimes et procede de test de circuits a microprocesseur faisant application de cet ensemble
EP0481881B1 (fr) Circuit intégré à sécurité d'accès amélioré
FR2915016A1 (fr) Systeme de creation automatisee d'une interface logicielle
FR2606903A1 (fr) Procede et dispositif de gestion de points d'arret dans un moniteur de logiciel
FR2843214A1 (fr) Procede de verification fonctionnelle d'un modele de circuit integre pour constituer une plate-forme de verification, equipement emulateur et plate-forme de verification.
EP2150897B1 (fr) Procede de simulation d'un systeme embarque a bord d'un aeronef pour tester un logiciel de fonctionnement et dispositif pour la mise en oeuvre de ce procede
FR2903384A1 (fr) Systeme de commande de vol pour aeronef,et systeme de test pour tester un tel systeme de commande de vol.
FR2473766A1 (fr) Dispositif d'affichage de blocs de sequences
FR2498763A1 (fr) Systeme de test et de visualisation d'etats de fonctionnement d'un circuit logique
FR2684211A1 (fr) Dispositif d'exploitation des informations relatives aux pannes detectees par une ou plusieurs unites centrales d'un aeronef.
EP1593982B1 (fr) Contrôle de la robustesse d'une modélisation d'un système physique
FR3055079A1 (fr) Systeme de composition ou de modification de sequences de realite virtuelle, procede de composition et systeme de lecture desdites sequences
FR2532771A1 (fr) Procede et dispositif pour tester statiquement l'ensemble des connexions et des circuits integres peripheriques d'un microprocesseur
FR2595474A1 (fr) Dispositif de controle et de verification du fonctionnement de blocs internes a un circuit integre
CA2020505C (fr) Procede d'assistance pour l'utilisateur d'un systeme informatique et dispositif pour la mise en oeuvre dudit procede
EP0218618A1 (fr) Simulateur analogique de circuits de commande actionnes a partir d'un poste ou habitacle
EP3492393A1 (fr) Systeme et procédé de détection automatisée de bruit de fuite dans un aéronef
FR3120721A1 (fr) Procédé de test d’un dispositif électroportatif
EP0174220A1 (fr) Système de test de la défaillance ou du bon fonctionnement d'un circuit à composants logiques
FR2634918A1 (fr) Dispositif de detection d'erreur et de memorisation d'informations d'erreur et procede de mise en evidence
FR2751082A1 (fr) Dispositif de commutation notamment de systeme sous test
FR2812948A1 (fr) Procede pour tester un circuit integre a controle de cadencement flexible
EP0060194B1 (fr) Système de test de la défaillance ou du bon fonctionnement d'un circuit à composants logiques
FR2793327A1 (fr) Procede de recuperation d'informations de fonctionnement ou d'erreur de modules logiciels d'un logiciel embarque dans un appareil numerique et appareil numerique associe
EP0170568B1 (fr) Générateur de séquences prédéterminées de signaux logiques combinés

Legal Events

Date Code Title Description
ST Notification of lapse