FR2496315A1 - Systeme de memoire tampon - Google Patents

Systeme de memoire tampon Download PDF

Info

Publication number
FR2496315A1
FR2496315A1 FR8123302A FR8123302A FR2496315A1 FR 2496315 A1 FR2496315 A1 FR 2496315A1 FR 8123302 A FR8123302 A FR 8123302A FR 8123302 A FR8123302 A FR 8123302A FR 2496315 A1 FR2496315 A1 FR 2496315A1
Authority
FR
France
Prior art keywords
address
address signal
physical
general
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8123302A
Other languages
English (en)
Other versions
FR2496315B1 (fr
Inventor
Masanobu Akagi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP55176974A external-priority patent/JPS57100682A/ja
Priority claimed from JP1981001939U external-priority patent/JPS57114749U/ja
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Publication of FR2496315A1 publication Critical patent/FR2496315A1/fr
Application granted granted Critical
Publication of FR2496315B1 publication Critical patent/FR2496315B1/fr
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G06F12/1045—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache
    • G06F12/1054—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache the data cache being concurrently physically addressed

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

UN SYSTEME DE MEMOIRE TAMPON 66, 67, 68 COMPREND UNE MEMOIRE TAMPON ET UN REPERTOIRE D'EXTRACTION, TOUS DEUX ACCESSIBLES PAR UN ENCHAINEMENT D'AU MOINS LE BIT LE MOINS SIGNIFICATIF D'UNE ZONE DE PAGE LOGIQUE OU PHYSIQUE D'UN SIGNAL D'ADRESSE LOGIQUE OU PHYSIQUE ET UN NOMBRE SELECTIONNE DE BITS INFERIEUR A CELUI DU BIT LE MOINS SIGNIFICATIF. LES ZONES DE PAGE PHYSIQUE MEMORISEES DANS LE REPERTOIRE SERVENT A COMMANDER UN ACCES A UN BLOC DE DONNEE MEMORISE DANS LA MEMOIRE TAMPON MEME A UNE PLURALITE D'ADRESSES ACCESSIBLES PAR LES SIGNAUX D'ADRESSE LOGIQUE ET PHYSIQUE POUR UNE ET MEME INSTRUCTION D'ACCES A LA MEMOIRE. LE SYSTEME PEUT OU NON COMPRENDRE UNE TABLE DE TRADUCTION INVERSEPOUR LA TRADUCTION D'UN SIGNAL D'ADRESSE PHYSIQUE AFIN D'ACCEDER A UNE MEMOIRE PRINCIPALE DANS L'ENCHAINEMENT DEVANT ETRE UTILISE POUR ACCEDER A LA MEMOIRE PRINCIPALE ET A LA TABLE DE COMMANDE.

Description

1.
La présente invention concerne un système de mé-
moires tampons pour un système de traitement de données.Le système de traitement de données peut être ce qu'on appelle
un système informatique électronique numérique.
En général, un système information comprend un
processeur central et une mémoire principale. Les program-
mes et les données utilisés dans le traitement des données sont stockés dans la mémoire principale comme entrées ou
contenu de cette mémoire. Lorsque le nombre d'entrées aug-
mente, la mémoire principale doit avoir une plus grande ca-
pacité. Entre autres choses, le temps requis pour accéder
à la mémoire principale devient plus long.
De façon à raccourcir le temps d'accès et par conséquent augmenter la vitesse de traitement des données, une mémoire tampon de capacité plus petite est utilisée
pour stocker des informations ayant une plus grande fréquen-
ce d'utilisation. L'information est donnée par des copies
des entrées dans la mémoire principale. Le processeur cen-
tral accède directement à la mémoire tampon en premier lieu pour les entrées désirées. Ce n'est que lorsque les entrées désirées n'ont pas été trouvées dans la mémoire
tampon que le processeur central accède à la mémoire prin-
cipale et stocke les entrées accédées dans la mémoire tampon. 2.
Les programmes sont souvent divisés en une plura-
lité de blocs. Le transfert des blocs de programme nu le
mouvement des blocs d'information entre la mémoire prin-
cipale et la mémoire tampon est appelé dans l'art 1'pagina-
tion". Lorsqu'on a recours à li'art de la pagination il
est inutile pour chaque utilisateur du système informati-
que de porter son attention sur la relation entre la caps- -
cité de la mémoire principale et la longueur du programme et sur la manière de diviser le programme. Une adresse physique (réelle) est automatiquement tirée d'une adresse
logique (virtuelle)spécifiée par le programmeur du pro-
gramme. Avec le concept des adresses logiques à l'esprit, un système de stockage de traduction est décrit par David
W. Anderson et autres, cédants de la société dite Interna-
tional Business Machines Corporation, dans une demande de brevet des Etats-Unis d'Amérique du 30 juin 1971 et ayant fait l'objet du brevet des Etats-Unis d'Amérique nu 3.761.881. Le système d'Anderson et autres comprend une mémoire tampon, une table de traduction pour conserver les traductions d'adresses courantes logiques-physiques, et un
répertoire tampon pour faire accéder des adresses physi-
ques à la mémoire tampon. Chaque adresse logique compr-end une partie virtuelle et un déplacement réel qui est rommmun à une adresse physique et représentatif d'une adresse dans
une page de la mémoire tampon. Bien que le système d'An-
derson et autres fonctionne admirablement, le nombre
d'adresses dans une page est limité et ne peut être aug-
menté que par un accroissement de la taille du matériel.
Un système perfectionné de mémoire est révélé par
Joseph A. Alvarez et autres, cédants de la société Inter-
national Business Machines Corporation, dans une demande de brevet des Etats-Unis d'Amérique du 20 janvier 1972, ayant fait l'objet du brevet des Etats-Unis d'Amérique
n 3.723.976. Selon Alvarez et autres, chaque mémoire tam-
pon d'une pluralité de mémoires tampons dans un système de i 3. mémoires est accompagnée d'un répertoire d'accès ou table de commande et d'un répertoire de stockage de diffusion ou
répertoire auxiliaire. La table de commande sert à l'ac-
cès en premier lieu de la mémoire tampon d'accompagnement.
Lorsque l'information requise n'est pas trouvée dans cet- te mémoire, la table de cInmande accède aux répertoires
auxiliaires. Le système d'Alvarez et autres permet d'évi-
ter un accroissement de la taille du matériel. Cependant, ce système reste défectueux en ce sens que l'information requise est tirée des mémoires tampons de deux façons, soit directement de la mémoire tampon d'accompagnement,
soit de l'une des autres mémoires tampons. Le temps d'ac-
cès augmente par conséquent lorsque l'information est pré-
sente dans l'une des autres mémoires tampons. En outre,
une commande compliquée des deux façons est inévitable.
Un objet de la présente invention est par consé-
quent un système de mémoires tampons offrant une capa-
cité relativement importante, tout-en restant accessible
avec un temps d'accès le plus court possible.
Un autre objet de la présente invention est une mémoire tampon du type décrit ci-dessus dont la commande
est simple.
Selon la présente invention, on prévoit un sys-
tème de mémoires tampons destiné à être utilisé dans un système de traitement de données comprenant une mémoire principale et un moyen de production de signaux d'adresse pour la production d'un signald 'adresse générale, donné
dans une forme logique ou physique pour chaque instruc-
tion d'une pluralité d'instructions de façon à accéder à
la mémoire principale et comprenant une première, une se-
conde, et une troisième zones à bits de poids fort, au moins à un bit intermédiaire, et à bits de poids faible, respectivement. Le signal d'adresse générale donné sous forme logique pour l'une des instructions a une zone de page logique pour spécifier une page d'une pluralité de pages. Le signal d'adresse générale donné sous forme physique pour l'instruction décrite précédemment a une 4.
zone de page physique pour spécifier la page citée ci-
dessus. Chacune des zones de page logique et physique com-
prend les première et seconde zones. La troisième zone d'un signal d'adresse générale comprenant chaque zone de page logique et physique citée ci-dessus a pour but de spécifier une adresse parmi une pluralité d'adresses de bloc dans la page citée ci-dessus. La mémoire principale comporte des adresses pour mémoriser un bloc de données dans son adresse accessible par la page et le bloc d'adresse spécifié par un
signal d'adresse générale donné sous forme physique. Le sys-
tème de mémoires tampons comprend un moyen de traduction d'adresses, un moyen de table de traduction, un moyen de mémoires tampons, un moyen de table de commande, et de un
à cinq moyens.
Le moyen de traduction d'adresses sert à traduire
la zone de page logique d'un signal d'adresse générale don-
né pour chaque instruction à la zope de page physique d'un
signal d'adresse générale donné pour l'instruction considé-
rée.
Le moyen de table de traduction comporte des adres-
ses de table de traduction, chacune accessible par les pre-
mière et seconde zones d'un signal d'adresse générale don-
né dans les formes logique ou physique pour une instruc-
tion particulière de mémorisation de la zone de page physi-
que d'un signal d'adresse générale donné sous la forme phy-
sique pour l'instruction particulière.
Le moyen de mémoires tampons comporte des adres-
ses accessibles, chacune par les seconde et troisième zones
d'un signal d'adresse générale donné dans les formes logi-
que ou physique pour une instruction spécifique de mémori-
sation d'une copie du bloc de données stocké dans l'adres-
se de la mémoire principale accessible par la page et par
l'adresse de bloc spécifiée par un signal d'adresse généra-
le donné sous forme physique pour l'instruction spécifique.
Le moyen de table de commande comporte des adres-
ses chacune accessible par les seconde et troisième zones
d'un signal d'adresse générale donné dans les formes logi-
5.
que ou physique pour l'instruction spécifique de mémorisa-
tion de la zone de page physique du signal d'adresse géné-
rale donné dans la forme physique pour l'instruction spé-
cifique. Le premier moyen répond aux première et seconde zones d'un signal d'adresse générale produit couramment par le moyen de production de signaux d'adresse dans les
formes logique ou physique pour lecture de la zone de pa-
ge physique dans le moyen de table de traduction et répon-
dant aux seconde et troisième zones du signal d'adresse générale produit couramment pour la lecture du bloc de données dans le moyen de mémoires tampons et de la zone de
page physique dans le moyen de table de commande.
Le second moyen sert à comparer la zone de page physique du signal d'adresse générale produit couramment ou la zone de page physique lue dans le moyen de table de traduction à la zone de page physique lue dans le moyen de table de commande pour produire un signal de résultat de la comparaison indiquant si les zones de page physique
comparées coïncident ou non les unes avec les autres.
Le troisième moyen répond au signal de résultat de la comparaison pour juger si la donnée du bloc lue dans le moyen de mémoires tampons n'est effective que lorsque
le signal du résultat de comparaison indique la coinciden-
ce. Le quatrième moyen répond au signal de résultat
de la comparaison indiquant la non-coincidence pour la lec-
ture du bloc de données dans l'adresse de la mémoire prin-
cipale accessible par la troisième zone du signal d'adres-
se générale produit couramment et de la zone appropriée des zones de page physique lue dans le moyen de table de
traduction et du signal approprié du signal d'adresse gé-
nérale produit couramment selon que ce signal est donné
sous formes logique ou physique.
Le cinquième moyen a pour fonction de faire mé-
moriser par l'adresse de la mémoire tampon accessible par
les seconde et troisième zones du signal d'adresse généra-
6. le produit couramment le bloc de données lu dans la mémoire principale et à faire mémoriser par l'adresse de la table de commande accessible par les seconde et troisième zones du signal d'adresse générale produit couramment la zone appropriée des zones de page physique. La présente invention sera bien comprise lors de
la description suivante faite en liaison avec les dessins
ci-joints dans lesquels: La figure 1 est un schéma sous forme de blocs d'un système de traitement de données auquel s'applique la présente invention; La figure 2 représente sous forme de blocs un
système de mémoires tampons selon un premier mode de réali-
sation de la présente invention, en même temps qu'une unité
de commande de mémoire et une unité de production de si-
gnaux d'adresses du système de -traitement de données repré-
senté en figure 1; La figure 3 représente quelques formats d'adresse utilisés dans le système de mémoires tampons représenté en figure 2;
La figure 4 est un diagramme représentant la pro-
duction d'une adresse de bloc à partir d'un signal d'adres-
se donné sous une première forme logique;
La figure 5 est un diagramme de description de la
formation d'une adresse de bloc à partir d'un signal d'adres-
se donné sous une seconde forme logique; La figure 6 est un diagramme de temps servant à
la description du fonctionnement du système de mémoires
tampons représenté en figure 2; La figure 7 est un schéma de circuit d'une unité de commande de mémoire tampon destiné à être utilisé dans le système de mémoires tampons représenté en figure 2; La figure 8 représente sous forme de blocs un
système de mémoire tampon selon un second mode de réalisa-
tion de la présente invention, en même temps qu'une unité de commande de mémoire et deux éléments de structure d'un processeur de données représenté en figure 1; 7.
La figure 9 représente quelques formats d'adres-
se utilisés dans le système de mémoire tampon décrit en figure 8; La figure 10 est un diagramme de temps servant à décrire de nouvelles opérations de stockage de blocs de données du système de mémoire tampon représenté en figure 8; La figure 11 est un diagramme sous forme de blocs d'un contrôleur de coïncidence servant dans le système de mémoire tampon décrit en figure 8; La figure 12 est un diagramme sous forme de blocs d'une unité de commande de mémoire tampon destiné à être utilisé dans le système de mémoire tampon représenté en figure 8; La figure 13 est un schéma sous forme de blocs
d'une table de traduction inverse destinée à être utili-
sée dans le système de mémoire tampon représenté en figu-
re 8; et La figure 14 est un diagramme sous forme de blocs d'une unité d'adresse de mémoire destinée à être utilisée
dans le système de mémoire tampon décrit en figure 8.
En liaison tout d'abord avec la figure 1, un
système de traitement de données selon la présente inven-
tion est similaire au système décrit dans le brevet
d'Alvarez et autres cité ci-dessus en liaison avec la fi-
gure 2 de ce brevet. Le système de traitement de données comprend une pluralité de mémoires principales 41, 42, 43
et 44, dont l'ensemble sera appelé mémoire principale 45.
Une pluralité d'unités de commande de mémoire 46 et 47
sont reliées les unes aux autres et à la mémoire princi-
pale 45. Une pluralité de processeurs de données 51 et 52
est connectée à l'une des unités 46, 47. L'autre plurali-
té de processeurs de données 53 et 54 est reliée à l'au-
tre unité de commande de mémoire 46, 47. Une pluralité d'unités de transfert de données 56, 57, 58 et 59 sont de
même reliées aux unités de commande de mémoire 46 et 47.
Les processeurs de données 51 à 54 comprennent des systè-
mes de mémoire tampon ou blocs 61 5 62, 63 et 64, respecti-
vement. Une description générale du système de traite-
ment de données ayant la structure représentée est connue dans l'art antérieur. Le fonctionnement plus spécifique d'un système de mémoire tampon selon la presente inven-
tion sera décrit ultérieurement.
En liaison maintenant avec la figure 2, un système de mémoire tampon selon un premier mode de réalisation de la présente invention est relié à l'une des unités de commande de mémoire, par exemple à l'unité 46. Une unité de production de signaux d'adresse comprise dans l'un des processeurs de données, tel que 51,fournit au système de mémoire tampon un signal d'adresse générale qui sera
maintenant décrit. D'une manière connue dans l'art, l'uni-
té 65 produit un tel signal en conformité avec une ins-
truction d'accéder tout d'abord à la mémoire principale
soit pour stocker un bloc de données dans cette mémoi-
re soit pour en extraire un bloc de données. Le blocs de données peut être un bloc d'ordres destinés à l'exécution
du traitement des données.
Le système de mémoire tampon comprend une mémoire
tampon 66,une table de commande 67 et une table de traduc-.
tion 68 correspondant à l'antémémoire 200, au répertoire
d'extraction 210, et au répertoire de traduction 220 dé-
crits dans le brevet Alvarez et autres cité ci-dessus en liaison avec la figure 3 de ce brevet, respectivement.Comme
décrit dans ce brevet, chaque mémoire tampon 66 et la ta-
ble de commande 67 ont un segment gauche et un segment droit représentés dans la figure par un pointillé. A titre d'exemple, chaque segment de la mémoire tampon 66 comporte
64 K multiplets o K est égal à 2 ou 1.024.
En liaison avec la figure 3, le signal d'adresse générale représente, à un instant donné, l'une des trois
formes ou types d'adresses constitué d-'une première adres-
se logique LAD1, d'une seconde adresse logique LAD2, et d'une adresse physique PAD. Il est possible de comprendre que les trois formes sont collectivement données comme 9. adresse générale AAD, qui peut avoir diverses appellations, par exemple pseudo-adresse ou adresse d'hypothèse. Chaque
adresse est spécifiée par une pluralité de bits, par exem-
ple 64 bits, qui sont généralement renumérotés plusieurs fois dans l'art, bit 0 jusqu'à un bit ayant un certain nom-
bre dans l'ordre descendant depuis le bit le plus signifi-
catif jusqu'au bit le moins significatif. L'adresse généra-
le AAD a une zone de type T comprenant le bit zéro et les premiers bits 0 et 1 indicatifs de l'un des trois types à
un moment donné. Les zones A et B sont données par renumé-
rotage des bits 0 à 7 et 8 à 15, respectivement. Les zones C, D et E sont données en renumérotant deux fois les bits 4 à 7, les bits 8 à 15 et 16 à 19, respectivement. Une zone
de blocs R et une zone de multiplets X sont données en re-
numérotant deux fois les bits 20 à 26 et 27 à 31, respecti-
vement. Pour le système de mémoire tampon représenté, cha-
que adresse comporte une première, une seconde, et une troisième zone dans l'ordre descendant. Les zones un à trois sont constituées des bits renumérotés deux fois 11 à 15, 16
à 19 et 20 à-16, respectivement.
En liaison plus particulièrement avec la figure 3, et avec la figure 4 en plus de la figure 3, la première adresse logique LAD1 comprend une zone J donnée par les
zones A et B servant à spécifier un processus de logiciel.
La zone J comprend une partie pour spécifier dans une base de système une première adresse (base) dans une table J. Une partie de la zone J est ajoutée à la première adresse de la table J comme déplacement pour désigner un contenu de la table J. Une autre partie de la zone J est ajoutée au contenu pour spécifier de la même manière un contenu d'une table P. Le dernier contenu spécifie un mot ASW
dans un bloc de commande de procédé. Le mot ASW est l'indi-
catif d'un espace adresse et spécifie une première adres-
se du procédé dans un ensemble de mots d!une table de seg-
ments.
La première adresse logique LAD1 comprend une zone
S donnée par la zone C et représentative d'une classe de seg-
10. ment. La zone S est ajoutée comme déplacement à la première
adresse de l'ensemble de mots pour spécifier un mot de ta-
ble de segments dans l'ensemble de mots. Ce mot spécifie
une première adresse dans une table de segments. La premiè-
re adresse logique LADI comprend en outre une zone T (la même lettre de référence étant utilisée) donnée par la zone D et représentative d'un numéro de segment dans la classe de segments. La zone T est ajoutée au mot de la table de segments, pour désigner un descripteur de segment dans la
table.
Le descripteur de segment indique un segment dans
une table de pages. La première adresse logique LAD1 com-
prend une zone de page P donnée par la zone E et représen-
tative d'une adresse dans le segment comme numéro de page.
La zone de page P est ajoutée comme déplacement au descrip-
teur de segment pour spécifier une première adresse repré-
sentative d'un descripteur de page dans la table de pages.
Le descripteur de page spécifie une page par sa première
adresse. Les zones J à P s'entendent ici comme zone de pa-
ge logique, qui spécifie ainsi une page d'une pluralité de pages. La première adresse logique LAD1 comprend les zones de bloc et de multiplets R et X. La zone de bloc R représente une adresse parmi une pluralité d'adresses de bloc ou numéros dans la page et est ajoutée au descripteur la page pour spécifier un bloc de données dans lapage. La
zone de multiplet X est représentative d'une adresse de mul-
tiplet ou de donnée dans l'adresse du bloc pour spécifier
une donnée d ans les blocs de données.
En liaison avec la figure 5 en plus de la figure 3, la seconde adresse logique LAD2 sert à fournir un accès
spécifique au système. La base du système spécifie une pre-
mière adresse d'une table G et comprend une zone G donnée
par la zone B et indicatrice d'un numéro de segment du sys-
tème, qui est ajoutée à la première adresse de la table
G pour désigner un contenu de cette table. Le contenu spéci-
fie une première adresse dans la table de pages. La seconde 11. adresse logique LAD2 comprend en outre une zone de page P donnée par la zone E pour spécifier une page. Les zones G
et P sont appelées collectivement zone de page logique.
La seconde adresse logique LAD2 comprend les zones de bloc et de multiplets R et X, toutes deux similaires aux zones correspondantes de la première adresse logique LAD1. Dans la seconde adresse logique LAD2, la première zone est donnée par des éléments binaires fictifs précédant la zone de page P. Comme décrit en figure 3, l'adresse physique PAD
comprend une zone Q donnée par les zones C à E et indica-
trice d'une page. La zone Q est par conséquent appelée zone de page physique. L'adresse physique PAD comprend en outre les zones de bloc et de multiplets R et X, toutes deux similaires aux zones correspondantes de l'une et l'autre des première et seconde adresses logiques LAD1 et LAD2. Les zones de bloc et de multiplets R et X sont communes à tous les types d'adresse. Quelles que soient les formes des adresses, les zones R et X des adresses de deux types ou plus sont représentatives des mêmes valeurs,
respectivement, lors de l'accès à une et même donnée.
De nouveau en liaison avec la figure 2 et en liai-
son maintenant avec la figure 6, un signal d'adresse géné-
rale produit couramment par l'unité de production de si-
gnaux d'adresse 65, tel que décrit en 65 de la figure 6, est fourni à un registre d'adresses 69 comprenant une à trois sections de registre pour mémoriser la zone type T, les zones A et B, et les zones C à X, respectivement. Comme représenté en 69 dans la figure 6, le registre d'adresse 69 désigne une adresse dans la table de traduction 68 par
les première et seconde zones de bits 12 à 19 et une adres-
se dans la mémoire tampon 66 et dans la table de commande
67 par les seconde-et troisième zones de bits 16 à 26.
Une information de contrôle donnée par le bit 0 au bit deux fois renuméroté 11 de l'une des première et seconde adresses logiques LAD1 et LAD2 et la zone de page 12. physique Q d'une adresse physique ?P.D é rSNnt obtenue comme équivalent à l'adresse logique LADI ou LAD2 comme
cela sera décrit ultérieurement, sont chargées dans la ta-
ble de traduction 68 à une adresse aecessi le pen les pre-
mière et seconde zones du signal a'adess produit couram-
ment. En d'autres termes, la table de traduction 68 compor-
te une pluralité d'adresses, chaque adr:sse çitant accessi-
ble par les première et seconde zones d'un signald'adresse générale donné dans les formes logique ou physique pour une instruction particulière destinée à la mise an mémoire de la zone dé page physique d'un signal d'adresse générale
donné dans la forme physique pour l'instruction particuliè-
re. On peut comprendre que, dans la mesure o il y a accès par les bits deux fois renumérotés 12 à 19, c'est-à-dire, les bits de poids faible de la zone de page logique d'un
signal d'adresse générale donné sous forme logique, la ta-
ble de traduction 68 sert à la traduction de cette zone de
page logique en zone de page physique d'un signal d'adres-
* se générale équivalent donné sous forme physique. La traduc-
tion est assurée de la façon qui va être décrite.
L'information de contrôle et la zone de page phy-
sique correspondante Q sont lues dans la table de traduc-
tion 66 comme indiqué en 68 de la figure 6 et stockées
comme indiqué en 71 dans un registre de traduction 71 ac-
compagnant la table 68. Comme décrit en 72 de la page 6, un comparateur d'information de contrôle 72 sert à comparer l'information de contrôle stockée dans le registre 71 à l'information de contrôle enregistrée dans le registre
d'adresse 69 de façon à produire un signal de résultat in-
diquant une coïncidence et une absence de coïncidence
des profils des bits d'information comparés.
A une adresse accessible par les seconde et troi-
sième zones du signal d'adresse générale enregistré dans le registre d'adresse 69, les segments droit et gauche de la table de commande 67 sont généralement chargés avec les zones de page physiques Q de deux adresses physiques PAD, respectivement. Répondant à un accès à la table de commande, 13. les zones de page physiques Q sont lues dans les segments comme indiqué en 67 dans la figure 6, et stockées comme indiqué en 73 et 74 dans les registres de commande droit et gauche 73 et 74. Comme indiqué en 75 et 76 de la figure 6, les comparateurs logiques gauche et droit 75 et 76 servent à comparer les contenus des registres gauche et droit de commande 73 et 74 à la zone de page physique Q mémorisée dans le registre de traduction 71. De même, comme indiqué en 77 et78, les comparateurs physiques gauche et droit 77 et 78 servent à comparer le contenu des registres de commande gauche et droit 73 et 74 aux zones C à E stockées dans le registre d'adresse 69, dont le chalnage donne la zone de page physique Q lorsque le signal d'adresse générale
produit couramment est donné sous forme physique. Les com-
parateurs 75 à 78 produisent ainsi des signaux de résul-
tat de comparaison qui indiquent si les contenus comparés
coïncident ou non les uns avec les autres.
Un sélecteur de résultat de comparaison 79 est comman-
dé par la zone de type T stockée dans le registre d'adresse 69. Comme décrit en 79 de la figure 6, le sélecteur 79 choisit le signal de résultat de comparaison produit par l'un ou l'autre des comparateurs logiques gauche et droit et 76 lorsque la zone de type T indique que le signal d'adresse générale est représentatif d'une adresse logique
LADl ou LAD2. Le sélecteur 79 sélectionne le signal de ré-
sultat de comparaison produit par l'un ou l'autre des com-
parateurs physiques gauche et droit 77 et 78 lorsque le signal d'adresse générale indique une adresse physique PAD selon l'indication de la zone de type T. Le sélecteur 79 produit les signaux de résultat de comparaison sélectionnés respectivement. Plus spécifiquement, un premier signal de résultat de comparaison sélectionné indique si la zone de page physique Q du signal d'adresse générale donné sous
forme physique coïncide ou non avec une adresse particu-
lière à laquelle un bloc de données transféré récemment depuis la mémoire principale 45 ou devant être transféré
immédiatement en mémoire auxiliaire, comme cela sera dé-
14. crit ultérieurement, est stocké dans l'un ou l'autre des segments droit et gauche de la mémoire tampon 66. Un second signal de résultat de comparaison sélectionné indique si une zone de page physique Q équivalant à la zone de page logique du signal d'adresse générale donné sous forme lo-
gique pour représenter l'une ou l'autre des première et se-
conde adresses logiques LAD1 et LAD2 coïncide ou non avec l'adresse particulière. En tout cas, on peut comprendre qu'une unité de comparaison contenant les comparateurs 75 à 78 et le sélecteur 79 sert à comparer la zone de page physique Q du signal d'adresse générale donné sous formephysique et enregistrée dans le registre d'adresse 69 ou
la zone de page physique Q lue dans la table de traduc-
tion 68 en réponse au signal d'adresse générale donnée sous forme logique et enregistrée dans le registre d'adresse 69 à la zone de page physique Q lue dans la table de commande 67 afin de produire un signal de résultat de comparaison
indiquant si les zones de page physiques comparées Q coin-
cident ou non les unes avec les autres.
Il est possible de ne pas charger nécessairement
l'adresse accédée de la table de traduction 68 avec l'in-
formation de contrôle qui coïncide avec l'information de contrôle du signal d'adresse générale donné dans le but de représenter l'une ou l'autre des adresses logiques LADi et
LAD2 et enregistrée dans le registre d'adresse 69. Un con-
trôleur tampon 81,qui sera décrit ultérieurement en dé-
tail, est informé de cet événement simultanément au stocka-
ge de la zone de type T dans le registre 69. Par l'intermé-
diaire de l'unité de commande de mémoire 46, le contrôleur 81 fait convertir par un convertisseur d'adresse logique
physique 82 l'adresse logique LAD1 ou LAD2 en adresse phy-
sique équivalente PAD. La zone de page logique donnée par l'information de contrôle et.les première et seconde zones de l'adresse logique LAD1 ou LAD2 est traduite en zone de page physique correspondante. Le convertisseur 82 fournit
l'information de contrôle et la zone de page physique équi-
valente Q à la table de traduction 68, qui stocke l'infor-
15. mation fournie à l'adresse accessible par les première et
seconde zones sous considération.
Supposons maintenant que le signal d'adresse géné-
rale stocké dans le registre d'adresse 69 donne une adres-
se physique PAD et que le signal de résultat de comparai- son produit par l'un ou l'autre des comparateurs physiques
gauche et droit 77 et 78 indique néanmoins la non-coinci-
dence. En variante, supposons que le signal de résultat produit par le comparateur d'information de contrôle 72
indique la coïncidence et que le signal de résultat de com-
paraison produit par l'un ou l'autre des comparateurs lo-
giques gauche et droit 75 et 76 indique néanmoins la non-
coincidence. Dans ces circontstances, il est confirmé que le bloc de données requis n'est pas préliminairement
stocké dans la mémoire tampon 66. Alimenté additionnelle-
ment avec les signaux de résultat de comparaison provenant
des comparateurs physique et logique 75 à 78 par l'inter-
médiaire du sélecteur de résultat de comparaison 79, le
contrôleur tampon 81 fait transférer sur mémoire auxiliai-
re par l'unité de commande de mémoire 46 le bloc de données requis de la mémoire principale 45 à la mémoire tampon 66
par l'intermédiaire d'un canal 83.
Le bloc de données requis remplace dans la mémoire tampon 66 un bloc de données antérieur, le cas échéant,à
l'adresse accédée par les seconde et troisième zones du si-
gnal d'adresse générale enregistré dans le registre d'adres-
se 69 et donné dans la forme logique ou dans la forme phy-
sique. Commandé par la zone de type T stockée dans le re-
gistre d'adresse 69 par l'intermédiaire d'une connexion
non représentée pour simplifier l'illustration, un sélec-
teur de zone de page physique 84 sélectionne les zones C à E du signal d'adresse générale stocké dans le registre d'adresse 69 et la zone de page physique Q stockée dans le registre de traduction 71 lorsque la zone de type T indique que le signal d'adresse générale est donné dans les formes
physique et logique, respectivement. L'information sélec-
tionnée donne la zone de page physique Q pour l'adresse ac-
16.
cédée dans la mémoire principale 45. La zeaie de page physi-
que sélectionnée Q est stockée dans la table de commande
67 à l'adresse accédée.
Répondant à l'accès à l!amiz- t.ampon fourni par les seconde et troisième zones du aiarJ,. d'adresse ge- nérale stocké dans le registre d'adresse 69, la mémoire tampon 66 délivre les entrées des segment-_ gauche et droit à un sélecteur de mémoire tampon 85, comme décrit en 66
de la figure 6. Lorsqu'un signal de résultat de comparai-
son est fourni par l'un des comparateurs gauche 75 et 77 et
par l'un des comparateurs droit 76 et 78 par l'intermédiai-
re du sélecteur de résultat de comparaison 79, le contrô-
leur tampon 81 fournit un signal de sélection au sélecteur de mémoire tampon 85 de façon que celui-ci sélectionne les entrées dans les segments gauche et droit, respectivement,
comme bloc de données requis comme indiqué en 85 de la fi-
gure 6. Le bloc de données sélectionné est fourni au pro-
cesseur de données 51 représenté en figure 2 par l'unité
de production de signal d'adresse 65.
On comprendra maintenant que le convertisseur d'adresse logique-physique 82 sert d'unité de traduction d'adresse pour la traduction de la zone de page logique d'un signal d'adresse générale donné dans la forme logique
pour une instruction, en zone de page physique Q d'un si-
gnal d'adresse générale donné sous la forme physique pour cette instruction. La mémoire tampon 66 comporte des adresses, accessibles chacune par les seconde et troisième zones d'un signal d'adresse générale donné dans l'une ou l'autre forme logique et physique pour une instruction spécifique de mémorisation d'une copie du bloc de données
stocké dans la mémoire principale 45 à une adresse acces-
sible par la page et l'adresse de bloc spécifiée par un si-
gnal d'adresse générale donné sous forme physique pour l'instruction spécifique. La table de commande 67 comporte
des adresses, accessibles chacune par les seconde et troi-
sième zones d'un signal d'adresse générale donné dans la forme logique ou physique pour l'instruction spécifique 17. de mémorisation de la zone de page physique Q du signal
d'adresse générale donné sous forme physique pour l'ins-
truction spécifique. Répondant aux première et seconde zo-
nes d'un signal d'adresse générale produit couramment par l'unité de production de signaux d'adresse 65 dans la forme logique ou physique, la zone de page physique Q est lue dans la table de traduction 68. Répondant aux seconde et
troisième zones du signal d'adresse générale produit couram-
ment, le bloc de données est lu dans la mémoire tampon 66, alors que la zone de page physique Q est lue dans la table de commande 67. Il n'est pas obligatoire d'utiliser le registre de traduction 71 et les registres gauche et
droit de commande 73 et 74.
Lorsque le signal de résultat de comparaison in-
dique la coïncidence, le bloc de données lu dans la mémoi-
re tampon 66 est jugé comme bloc de données requis vrai, c'est-à-dire effectif. Dans le cas o le signal de résultat de comparaison indique l'absence de coincidence,le bloc de données requis vrai est lu dans la mémoire principale
45 par la zone de page physique Q lue dans la table de tra-
duction 68 et la troisième zone R du signal d'adresse gé-
nérale produit couramment donné sous forme logique ou par.
la zone de page physique Q et la troisième zone R du si-
gnal d'adresse générale couramment produit donné dans la forme physique. La mémoire tampon 66 sert à mémoriser le bloc de données lu dans la mémoire principale 45. La table de commande 67 sert à mémoriser la zone de page physique Q soit lue à partir de la table de traduction 67, soit du
signal d'adresse générale en cours de production.
En liaison maintenant avec la figure 7, le con-
trôleur tampon 81 peut comprendre des première et seconde portes ET à deux entrées 86 et 87 alimentées en commun
avec le signal de résultat provenant du comparateur d'in-
formation de contrôle 72 et avec les signaux de résultat
de comparaison provenant du sélecteur de résultat de com-
paraison 79 de façon à fournir le signal de sélection au sélecteur 85 de mémoire tampon. Un signal de sortie de l'une 18. ou l'autre des portes ET 86 et 87 est également fourni au processeur de données 51 représenté en figure 2 sous la
forme de l'unité de production de signaux d'adresse 65 com-
me signal de sortie vrai d'une porte OU à deux entrées 88 de façon à indiquer le fait que le bloc de données sélec-
tionné par le sélecteur 85 est effectif. Un signal de sor-
tie complémentaire de la porte OU 88 est fourni à l'unité de commande de mémoire 46 en même temps que la zone de
type T enregistrée dans le registre d'adresses 69 et four-
nie à cette unité par l'intermédiaire d'une troisième porte
ET 89 pour demander le transfert du bloc de données re-
quis de la mémoire principale 45 à la mémoire tampon 66.
Il se peut que le bloc de données requis soit déjà stocké dans la mémoire tampon 66 à une autre adresse même lorsqu'aucun des comparateurs logique et physique 75
à 78 ne produit un signal de résultat de comparaison indi-
quant la coïncidence. Les autres adresses ne sont pas re-
cherchées, par réexamen d'autres zones de page physiques Q stockées dans la table de commande 67. Il y a recours à ce processus de façon à simplifier la commande. Il est théoriquement facilement faisable d'accéder à une et même adresse physique par des adresses logiques différentes.Le
processus est néanmoins préféré car le logiciel est géné-
ralement envisagé de façon qu'un tel accès se produise
rarement, vu sur le plan du matériel. Plus particulière-
ment, l'architecture précédente est telle que le bloc de données pour une adresse physique est mémorisé dans une pluralité des adresses de la mémoire tampon 66 qui sont
en correspondance bi-univoque avec des instructions dif-
férentes. Cependant, en pratique, le bloc de données est
rarement mémorisé dans une pluralité d'adresses. Par con-
séquent, le processus ne réduit pas matériellement la ca-
pacité de la mémoire tampon 66.
La table de commande 67 est accédée par les se-
conde et troisième zones, c'est-à-dire, non seulement par
la zone de bloc R mais également par la zone E qui est com-
prise dans la zone de page physique Q mémorisée dans la ta-
19. ble de commande 67. Comme cela a été signalé précédemment, l'information d'adresse reçoit la même valeur pour une instruction particulière à la zone de bloc R et aux bits de
poids faible. La zone E, qui peut remplacer une autre par-
tie de la zone de type T par l'intermédiaire de cette zone E, est utilisée pour accéder à la table de commande 67, ainsi que comme une partie de la zone de page physique Q qui y est mémorisée. Cela permet à la mémoire tampon 66 d'avoir une capacité apparemment plus grande. De plus, la zone de page physique Q comprend d'autres informations données par les bits de poids fort autres que la zone de bloc. Cela
permet d'assurer le jugement en ce qui concerne la présen-
ce et l'absence du bloc de données requis dans la mémoire
tampon 66.
La mémoire tampon 66 est accessible par les zones de l'information d'adresse qui comprennent la zone de bloc R commune à toutes les formes d'adresses et à la zone E (qui peut constituer une autre partie de la zone de type T par l'intermédiaire de la zone E) et qui sont spécifiques à la page et à l'adresse du bloc. La mémoire tampon 66 est
commandée seulement par la zone de page physique Q effecti-
ve. La commande est exécutée de façon que le même bloc de données puisse être mémorisé dans la mémoire tampon 66 à
des adresses différentes si la table de commande 67 est ac-
cédée par des signaux d'adresse générale, qui sont diffé-
rents les uns des autres, même en partie, tout en indiquant la même adresse physique, et de façon que les adresses de la mémoire tampon soient comprises comme étant les mêmes
pour les signaux d'adresse générale qui ont une partie com-
mune et indiquent la même adresse physique. Le même bloc de données est ainsi mémorisé dans la mémoire tampon 66, même à une pluralité d'adresses. Une mémoire tampon 66 ayant une capacité relativement grande est accédée pour un bloc de données à une grande vitesse avec une simple commande même avec le logiciel grâce auquel la même
adresse physique doit être référencée par des adresses lo-
giques différentes.
20.
Comme décrit précédemment en liaison avec la fi-
gure 3, un signal d'adresse générale produit pour chaque
instruction a un profil de bit prédéterminé pour cette ins-
truction au bit le plus significatif de la troisième zone et aux bits de poids inférieur à celui du bit le plus si- gnificatif quelles que soient la forme logique LADl ou LAD2 et la forme physique PAD dans laquelle le signal d'adresse générale en considération est donné. Il est par conséquent possible de comprendre que le convertisseur d'adresse logiquephysique 82 traduit un signal d'adresse générale donné dans la forme logique LADl ou-LAD2 pour une
instruction particulière en signal d'adresse physique tra-
duit pour cette instruction particulière. La table de tra-
duction 68 produit le signal d'adresse physique traduit.
Un accès à la table de commande 67 produit le signal d'adresse physique grâce auquel une adresse de la mémoire principale 45 est accessible là ou un bloc de données est stocké avec une copie mémorisée dans l'adresse accédée de
la mémoire tampon 66.
En liaison maintenant avec la figure 8, un sys-
tème de mémoire tampon selon un second mode de réalisation
de la présente invention comprend des parties similaires.
désignées par les mêmes numéros de référence. De façon
seulement à simplifier la description, l'accès à la table
de traduction 67 (figure 2) ne sera pas décrit. Un regis-
tre d'adresse modifié 91 remplace par conséquent le re-
gistre d'adresse 69, décrit en liaison avec la figure 2.Un dispositif de traduction 92 comprend la table de traduction 67, le convertisseur d'adresse logique-physique 82, et le
comparateur d'information de contrôle 72. L'accès à la mé-
moire tampon et l'accès à la table de commande sont exécu-
tés, non directement à partir du registre d'adresse 91,
mais par l'intermédiaire d'un sélecteur 93 dont la fonc-
tion apparaîtra ultérieurement. Un contrôleur tampon 94, qui sera décrit ultérieurement, commande le sélecteur de mémoire tampon 85, comme décrit précédemment en liaison avec le contrôleur 81 des figures 2 et 7. Le contrôleur 94 21. commande additionnellement un processus de coïncidence
qui sera décrit ci-dessous.
En liaison temporairement avec la figure 9,1'in-
formation d'adresse est donnée par une pluralité de bits comme cela a été décrit en liaison avec la figure 3. Une adresse générale AAD comprend une zone de type T de bits
0 à 3 et une zone A de bits 4 à 19. Lorsque l'adresse gé-
nérale AAD donne les adresses logique et physique LAD et PAD, la zone A représente une zone de page logique P et une zone de page physique Q, respectivement. Chaque adresse AAD, LAD ou PAD comprend en outre une zone de bloc R de bits 20 à 26 indiquant une adresse de bloc dans une page et une zone de multiplets X de bits 27 à 31 indiquant une
adresse de multiplets dans le bloc. Pour le système de mé-
moire tampon représenté,les seconde et troisième zones des
bits 19 à 26 sont utilisées pour l'accès de la mémoire tam-
pon 66 et de la table de commande 67. Le 19ème bit donne la seconde zone et est le bit le moins significatif de la zone de page logique ou physique P ou Q. La troisième zone est donnée par la zone de bloc R comme précédemment. Dans la mesure o la première zone est utilisée simplement pour accéder à la table de traduction 68 (figure 2), les seconde et troisième zones peuvent être appelées zone de poids fort
et de poids faible, respectivement.
En dehors d'une adresse physique PAD en soi, il est possible lors de l'accès à la mémoire principale 45
d'utiliser l'adresse physique PAD avec une conversion exé-
cutée soit par un registre d'adresse flottante (non repré-
senté) ou analogue soit en ayant recours à la conversion
de préfixe connue dans l'art. Une adresse logique LAD don-
ne un accès par la zone de page logique P à une table de
page pour le logiciel requis et est convertie en une adres-
se physique équivalente PAD par lecture de la zone de page physique Q dans la table de page accédée.. Le 19ème bit utilisé comme seconde zone peut avoir différentes valeurs
dans les adresses logique et physique LAD et PAD pour accé-
der à un et même bloc de données.
22.
De nouveau en liaison avec la figure 8, un ac-
cès à un bloc de données requis est exécuté d'une manière similaire à la manière décrite en liaison avec les figures 2 et 6. Supposons qu'un signal d'adresse générale AAD de lecture du bloc de données requis soit dans la mémoire tampon 66, soit dans la mêmoire principale 45 est produit par l'unité de production de signaux d'adresse 65 et stocké
dans le registre d'adresse 91. Pour le moment, le sélec-
teur d'accès 93 fournit les seconde et troisième zones de bits 19 à 26 du signal d'adresse générale AAD directement
à la mémoire tampon 66 et à la table de commande 67, à par-
tir du registre d'adresse 91. Lorsque le signal d'adresse générale AAD est donné sous forme logique, le dispositif
de traduction 92 produit la zone de page physique Q du si-
gnal d'adresse physique traduit. Les comparateurs logiques
gauche et droit 75 et 77 produisent, lorsque la zone de pa-
ge physique traduite Q coïncide avec le signal de sortie gauche ou droit de la table de commande 67, un signal de résultat de comparaison indiquant la coïncidence. Répondant au signal de sélection produit par le contrôleur tampon 94,
le sélecteur de mémoire tampon 85 produit un signal effec-
tif de sortie gauche ou droit de la mémoire tampon 66.Le
bloc de données effectif est fourni au processeur de don-
née 51 représenté par l'unité de production de signaux d'adresse 65 comme précédemment. Les comparateurs physiques gauche et droit 76 et 78 et le sélecteur de résultat de comparaison 79 ne sont pas décÈits de façon à simplifier
l'illustration. On comprendra que le dispositif de traduc-
tion 92 transmet simplement la zone Q,entre autre, d'un signal d'adresse générale AAD donné sous forme physique et
enregistré dans le registre 91.
Si les comparateurs physique et logique 75 à 78 indiquent le fait que le bloc de données requis n'est pas prélimi-airement mémorisé dans la mémoire tampon 66 à l'adresse accédée par les seconde et troisième zones du signal d'adresse générale stocké dans le registre 91, le contrôleur tampon 94 fait procéder au transfert par l'unité 23.
de commande de mémoire 46 du bloc de données requis se trou-
vant à l'adresse de la mémoire principale accédée par un signal d'adresse physique qui est soit enregistré dans le registre 91 ou dans lequel un signal d'adresse logique enregistré dans le registre 91 est traduit par le disposi- tif 92. Le bloc de données transféré est stocké dans la mémoire tampon 66 comme copie du bloc de données, lequel reste dans l'adresse accédée de la mémoire principale. La zone de page physique Q du signal d'adresse physique est stockée dans la table de commande 67. Le transfert peut
être exécuté après confirmation que le bloc de données re-
quis n'est pas présent dans la mémoire tampon 66 dans la mesure o le signal d'adresse générale donné dans la forme
logique est concerné.
Le segment de la mémoire tampon 66 dans lequel la copie du bloc de données doit être stockée, peut être choisi en conformité avec un algorithme prédéterminé,
tel que l'algorithme de remplacement connu dans l'art.
L'adresse du segment est décidée par les seconde et troi-
sième zones du signal d'adresse générale stocké dans le
registre d'adresses 91. Comme signalé précédemment, la se-
conde zone peut avoir des valeurs différentes pour le même
bloc de données requis selon que ce signal d'adresse géné-
rale est donné sous forme logique ou physique. Les copies d'un bloc de données peuvent par conséquent être mémorisées en une pluralité d'adresses. On comprendra maintenant que
le bloc de données transféré doit être stocké dans la mé-
moire tampon 66,avec le processus de coïncidence cité précédemment exécuté de la manière décrite ci-après. Entre autre, le processus de coïncidence permet d'assurer que les copies d'un bloc de données spécifique stockées dans l'adresse de la mémoire principale accessible par un signal d'adresse physique pour une instruction spécifique doivent être mémorisées seulement à l'adresse ou aux adresses de la mémoire tampon 66 qui sont accessibles par les seconde et
troisième zones des signaux d'adresse générale pour l'ins-
truction spécifique, et que le signal d'adresse physique 24. pour l'instruction spécifique doit erc mamorsé dans l'adresse ou les adresses correspondantes de la table de
commande 67.
On supposera maintenant po,'e la cleoté de la
description qu'un bloc particulier, un bDoc nouVeeu de
données doit être stocké dans la mémoire prinipale '5
l'adresse accessible par un signal d'adresEe physiqué par-
ticulier. Un bloc de données précédent qui doit être rem-
placé par le bloc de données particulier. dans la mémoire principale 45, restera comme copie dans la mémoire tampon
66 à une adresse particulière. La copie dans l'adresse par-
ticulière ne sera plus une copie du bloc particulier de données. Il est par conséquent obligatoire d'exécuter
ainsi le processus de coincidence. Dans ce cas, le proces-
sus de coincidence consiste à rendre coincidant une copie
* mémorisée dans l'adresse particulière avec le bloc de don-
nées particulier.
En liaison avec la figure 10 en plus de la figu-
re 8, le système de mémoire tampon est couplé, en dehors de l'unité de commande de mémoire 46, à un contrôleur de mémoire 96 compris dans le processeur de données 51. Pour le processus de coincidence, soit l'unité de commande de mémoire 46, soit le contrôleur 96 fournissent un signal d'instruction de mémoire et le signal d'adresse physique particulier comme illustré en "46, 96" dans la figure 10
à une unité d'adresse de mémoire 97, qui sera décrite ulté-
rieurement. L'unité 97 stocke le signal d'adresse physique particulier dans un registre d'adresse 98 comme représenté
en 97 dans la figure 10. Soit l'unité 46, soit le contrô-
leur 96 fournissent aussi le bloc de données particulier à l'unité 97, qui fournit ce bloc à la mémoire tampon 66
comme indiqué aussi en 97 dans la figure 10. Dans le si-
gnal d'adresse physique, la zone de page physique Q et la zone de bloc R sont importantes. Les seconde et troisième zones de bits 19 à 26 sont ici référencées comme zone de
désignation S, qui comprend en outre au moins un bit sup-
plémentaire pour désigner non seulement une adresse dans 25. la mémoire tampon 66 et la table de commande 67, mais également l'un de leurs segments. Dans l'exemple représenté,
le bit additionnel n'est qu'au nombre de un.
Le système de mémoire tampon peut comprendre le sélecteur 84 de zone de page physique décrit en liaison
avec la figure 2. Le sélecteur 84 sert de moyen répon-
dant à un signal d'adresse générale produit par l'unité pour sélectionner un signal d'adresse physique courant
à partir d'un signal d'adresse physique dans lequel un si-
gnal d'adresse générale en cours de production parr l'uni-
té 65 comme signal d'adresse logique est traduit par le dispositif 92, et un signal d'adresse physique produit par l'unité 65 comme signal d'adresse générale en cours de
production. Le signal d'adresse physique en cours est don-
né par le signal approprié parmi le signal d'adresse physi-
que dans lequel le signal d'adresse logique en cours de production est traduit et le signal d'adresse physique en
cours de production qui est sélectionné selon que le si-
gnal d'adresse générale en cours de production est donné
dans les formes logique ou physique.
Le système de mémoire tampon représenté comprend
une table de traduction inverse ou de conversion 99 acces-
sible par les seconde et troisième zones du signal d'adresse particulière enregistrée dans le registre 98 comme représenté en 98 dans la figure 10. Comme cela apparaîtra clairement ultérieurement, la table 99 sert à mémoriser les signaux d'adresse locale, qui seront décrits ultérieurement en détail, comme entrées jusqu'à environ la moitié de sa capacité lorsque le système de mémoire tampon représenté fonctionne de manière stationnaire. Pour le moment, on peut comprendre que chaque signal d'adresse locale comprend la zone Q et la zone S de désignation pour un signal d'adresse générale enregistré dans le registre 91. La capacité de la table de traduction inverse 99, c'est-à-dire le nombre d'entrées possibles dans cette
table, est de préférence n fois le nombre maximum d'en-
26. trées dans la table de commande 67, o le facteur n est égal à deux à une puissance égale au nombre de bits de la
seconde zone qui sont utilisés en chaînage avec la troisiè-
me zone lors de l'accès de la mémoire tampon 66. Dans l'exemple représenté, le bit est seulement le bit 19. Le
facteur n est par conséquent égal à deux. De façon à déter-
miner le nombre d'entrées possibles, il suffit de tenir
compte du nombre de segments. La table 99 de traduction in-
verse qui est représentée comporte par conséquent de un à
quatre segments.
Après accès,les entrées de la table 99 sont lues dans les quatre segments, respectivement, comme représenté en 99 de la figure 10 et stockées dans des registres un à quatre 111, 112, 113 et 114 comme représenté en 111114 dans la figure 10. Un à quatre comparateurs 116, 117, 118 et 119 servent à comparer les bits 4-à 18 parmi la zone de page physique Q enregistrée dans le registre d'adresse de mémoire 98 aux bits correspondants 4 à 18 enregistrés dans les registres 111 à 114, respectivement. Le signal d'adresse physique particulière est par conséquent comparé aux signaux d'adresses locales mémorisées dans la table de
traduction inverse 99.
Comme décrit en 116 à 119 dans la figure 10, les
comparateurs 116 à 119 produisent successivement des si-
gnaux de sortie indiquant si les signaux d'adresses compa-
rés présentent la même identité ou non. L'identité montre
que le registre associé des registres 111 à 114 est char-
gé avec un signal d'adresse locale comprenant une zone de
désignation S qui permet de désigner1 'adresse particuliè-
re de la mémoire tampon 66 et de la table de commande 67 à
laquelle le bloc particulier de données fourni à la mémoi- re tampon 66 à partir de l'unité d'adresse de mémoire 97 et le signal
d'adresse physique particulière enregistré
dans le registre d'adresse de mémoire 98 doivent être sto-
ckés. L'un des segments de la mémoire tampon 66 et de la
table de commande 67 est également désigné.
Un contrôleur de coTncidence 121, qui sera décrit 27. ultérieurement, est alimenté avec les signaux de sortie
du comparateur. Selon l'identité, le contrôleur de coin-
cidence 121 commande un sélecteur concomitant 122 pour la
sélection d'une zone correspondante des zones de désigna-
tion S fournies par les registres 111 à 114. Le processus est représenté en 122 dans la figure 10. La zone S choisie est fournie de nouveau au contrôleur de coïncidence 121
dans un but qui apparaîtra ultérieurement. La zone S sélec-
tionnée est également fournie au sélecteur d'accès 93 de
façon à désigner automatiquement une adresse dans la mémoi-
re tampon 66 et dans la table de commande 67 par les se-
conde et troisième zones des bits 19 à 26 inclus. Le pro-
cessus est représenté en 93 dans la figure 10. En réponse au bit supplémentaire inclus dans la zone de désignation S sélectionnée, le contrôleur de coïncidence 121 envoie un signal de sélection d'écriture à la mémoire tampon 66 et à la table de commande 67 pour désigner un des segments de chacune d'entre elles. Le segment et l'adresse désignés servent au stockage du bloc particulier de données et de la zone de page physique Q du signal d'adresse physique particulière. Le processus est représenté en 66 et 67 de la
ligne supérieure de la figure 10.
Comm-e indiqué précédemment, un seul et même bloc de données peut être mémorisé dans la mémoire tampon 66 en une pluralité d'adresses. Lorsque ceci s'applique au bloc
de données requis, un nombre identique de signaux d'adres-
se locale mémorisés dans une pluralité de segments de la table de traduction inverse 99 à une adresse accessible par le signal d'adresse physique particulière enregistré dans le registre d'adresse de mémoire 98, comprend les bits 4 à 18 identiques aux bits correspondants 4 à 18 du signal d'adresse physique particulière mémorisé dans le registre 98. Le sélecteur 122 accompagnant la table de traduction inverse 99 produit successivement une pluralité de zones de désignation S "sélectionnées", qui font successivement coïncider les entrées de la mémoire tampon 66 et de la table de commande 67 avec le bloc de données particulier et le 28.
signal d'adresse physique comme décrit précédemment.
Le bloc de données particulier peut en pratique ne comporter aucune information. L'entrée dans au moins cette adresse de la mémoire tampon 66 qui est désignée par la zone S de désignation sélectionnée est!nvalidée ou effacée dans ce cas. Cela invalide en outre l'entrée dans
la table de commande 67 à cette adresse correspondante.
Le processus est représenté en 66 et 67 dans la figure 10 par la ligne située au-dessous de la ligne supérieure
dont il a été question précédemment.
Revenant à la description du transfert du bloc
de données requis entre la mémoire principale 45 et la mémoire tampon 66 en réponse au signal d'adresse générale AAD, le signal d'adresse physique permettant d'accéder à l'adresse de la mémoire principale pour le transfert sera appelé signal d'adresse physique en cours. Ce signal est le signal d'adresse générale AAD lorsque ce dernier est un signal d'adresse physique. Le signal d'adresse physique en cours est le signal qui est produit par le dispositif de traduction 92 lorsque le signal d'adresse générale AAD est un signal d'adresse logique. Le contrôleur tampon 94 fournit
le signald 'adresse physique en cours au registre d'adres-
se de mémoire 98 en même temps qu'un premier signal de
constitution pour le stockage du signal d'adresse physi-
que en cours dans le registre 98. On peut se douter que le bloc de données requis est fourni à la mémoire tampon 66
par l'intermédiaire de l'unité d'adresse de mémoire 97.
Le contrôleur tampon 94 fournit un premier si-
gnal de validation d'écriture à la table de traduction in-
verse 99 en même temps qu'un premier signal d'adresse loca-
le comprenant la zone Q du signal d'adresse physique en
cours et une nouvelle zone de désignation S qui est déter-
minée par le signal d'adresse générale AAD. Le signal de
validation d'écriture spécifie l'un des un à quatre seg-
ments de la table de traduction inverse 99 qui n'est en
pratique chargé d'aucune information. Ce signal sert en ou-
tre à stocker le premier signal d'adresse locale à l'adres-
29.
se accédée dans le segment spécifié par le signal d'adres-
se physique en cours enregistré dans le registre 98. Com-
me décrit précédemment en liaison avec le stockage du bloc de données particulier dans la mémoire principale 45, la nouvelle zone de désignation S est sélectionnée comme zone de désignation sélectionnée S pour la désignation d'une
adresse particulière dans la mémoire tampon 66 et la ta-
ble de commande 67. Comme également décrit précédemment, le contrôleur de coïncidence 94 fournit un premier signal de sélection d'écriture à la mémoire tampon 66 et à la
table de commande 67.
Le bloc de données requis est stocké dans l'adres-
se et dans le segment de la mémoire tampon 66 selon la dé-
signation donnée par la zone de désignation sélectionnée
S. Le signal d'adresse physique en cours, ou plus particu-
lièrement, sa zone Q, est stocké dans l'adresse et dans le.
segment de la table de commande 67 tels que désignés par la zone de désignation sélectionnée S. Le processus est
indiqué en 66 et 67 dans la figure 10 par la ligne supé-
rieure. -
Avant le stockage du signal d'adresse physique en
cours dans l'adresse particulière, un signal d'adresse -
physique précédent mémorisé à l'adresse particulière, s'il y en a un, est lu dans la table de commande 67 et fourni au contrôleur tampon 94 directement au lieu de l'être par l'intermédiaire des comparateurs 75 à 78 et du sélecteur de résultat de comparaison 79 (figure 2). Le contrôleur tampon 94 fournit au registre d'adresse de mémoire 98 un
second signal de constitution et le signal d'adresse précé-
dent de façon à stocker ce dernier dans le registre 98.Le
contrôleur 94 fournit en outre à la table de traduction in-
verse 99 un second signal de validation d'écriture et un second signal d'adresse locale, qui ne comprend maintenant aucune information. Un signal précédent d'adresse locale
comprenant une zone Q et une zone précédente de désigna-
tion S mémorisées dans ces circonstances dans l'adresse accédée dans le segment spécifié par le signal d'adresse 30. physique précédent enregistré dans le registre 98 est par conséquent invalidé comme représenté en 66 et 67 dans la
figure 10 par la ligne inférieure.
Lors de l'exécution du transfert, le processus est répété si une pluralité de zones de désignation sélection- nées S sont rencontrées dans une pluralité de segments de
la table de traduction inverse 99 à l'adresse accédée par-
le signal d'adresse physique en cours. Lorsque le bloc de données particulier représentatif d'aucune information est "stocké" dans la mémoire tampon 66, c'est-à-dire lorsque l'entrée à une ou plusieurs adresses est invalidée dans la
mémoire 66 avec l'entrée à l'adresse ou aux adresses cor-
respondantes dans la table de commande 67 invalidées, il est nécessaire que l'entrée dans la table de traduction inverse 99 soit également invalidée par le "second" signal de constitution et d'autres signaux tels que décrits en liaison avec le transfert d'un bloc de données requis. On
comprend maintenant que les entrées dans la mémoire tam-
pon 66 et la table de commande 67 sont toutes correctement
mises à jour par le processus de coïncidence.
En liaison maintenant avec la figure 11, le con-
trôleur de coïncidence 121 peut comprendre des première à quatrième portes ET à deux entrées 126, 127, 128 et 129
alimentées avec les signaux de sortie provenant des pre-
mier à quatrième comparateurs 116 à 119, respectivement.Les portes ET 126 à 129 sont successivement commandées par les sorties complémentaires logiques "O" de quatre bascules 131, 132, 133 et 134, respectivement. Chaque porte ET 126
à 129, une cinquième porte ET à deux entrées 136, une por-
te ET à trois entrées 137, et une première porte ET à qua-
tre entrées 138, ont une borne vraie et une borne de sor-
tie complémentaire. Les portes ET 126 à 129 et 136 à 138, une seconde porte ET à quatre entrées 139, les bascules 131 à 134, et des première et seconde portes NON ET de sortie 141 et 142 sont reliées comme indiqué dans le schéma. Les bascules 131 à 134 servent à indiquer la fin
du processus de coïncidence exécuté pour les zones de dési-
31. gnation S."sélectionnées" produites successivement par les
premier et quatrième registres 111 à 114, respectivement.
Rythmées par les bascules 131 à 134, les première et se-
conde portes NON ET de sortie 141 et 142 délivrent le si-
gnal de sélection au sélecteur concomitant 122. Le contrôleur de coïncidence 121 peut comprendre en outre un circuit vrai-complémentaire 145 alimenté avec
le bit supplémentaire de chaque zone de désignation S sé-
lectionnée pour produire un signal de sortie vrai et un si-
gnal de sortie complémentaire. Le circuit 145, les première et cinquième portes ET à deux entrées 126 et 136, la porte
ET à trois entrées et la première porte ET à quatre en-
trées 137 et 138, les portes de commande NON ET indiquées
collectivement en 146, et les troisième et quatrième por-
tes NON ET de sortie 148 et 149 sont connectées comme indi-
qué. Les portes NON ET de sortie 148 et 149 servent à four-
nir les premier et second signaux de sélection d'écriture à la mémoire tampon 66 et à la table de commande 67 pour
chaque zone S de désignation.
En liaison avec la figure 12, le contrôleur tampon 94 peut comprendre des première et seconde portes ET à deux entrées 86 et 87 et une porte NON OU 88 équivalentes aux éléments correspondants 86 à 88 décrits en liaison avec la figure 7. Lorsqu'un bloc de données requis doit être transféré de la mémoire principale 45 à la mémoire tampon 66, les portes 86 à 88 et une troisième porte ET à
deux entrées 150 sont mises en coopération de façon à com-
mander successivement des première à troisième bascules 151, 152 et 153. Les bascules 151 à 153 servent à produire une première sortie de remise à l'état initial ou de charge, une seconde sortie de remise à l'état initial ou de charge, une troisième sortie de charge, respectivement. Tout
d'abord, la sortie de la troisième porte ET 150 est appli-
quée au registre d'adresse de mémoire 98 comme premier si-
gnal de constitution cité ci-dessus par l'intermédiaire
d'une porte OU de sortie 155.
Un premier sélecteur 156 est alimenté avec les 32. zones Q et R du signal d'adresse physique es-; cours décrit
ci-dessus comme l'une de deux entrées provca.ant du dispo-
sitif de traduction 92. Le signal d'adresse physique en cours est soit le signal enregistre dans 2_ rcgistre 91, soit un signal dans lequel un signal d'ads--ss g log que en-
registré dans celui-ci est traduit par a- dispositif 92.
Etant commun à un signal d'adresse générale A/AD donné dans l'une ou l'autre des formes logique et physique pour
une et même instruction, la zone R peut être fournie di-
rectement par le registre d'adresse 91. Le premier sélec-
teur 156 produit un premier signal de sortie comme cela
apparaîtra maintenant. Un second sélecteur 157 est alimen-
té avec les signaux de sortie gauche et droit de la table de commande 67. L'un des signaux de sortie gauche et droit est sélectionné comme second signal de sortie de sélecteur, qui fournit le signaldladresse physique décrit précédemment ou, plus spécifiquement, la zone Q de celui-ci, comme cela
apparaîtra rapidement. Le second signal de sortie de sélec-
teur est fourni à un troisième sélecteur 158 comme l'une de deux entrées. La zone Q du signal d'adresse physique en cours est fournie au troisième sélecteur 158 comme l'autre
entrée. Le troisième sélecteur 158 produit un troisième si-
gnal de sortie de sélecteur. Un contrôleur de remplacement
159 est une logique câblée pour produire un signal de rem-
placement en conformité avec l'algorithme de remplacement cité ci-dessus pour la mémoire tampon 66.-L'un des signaux
de sortie gauche et droit-est sélectionné comme second si-
gnal de sortie de sélecteur par le signal de remplacement.
Le signal d'adresse physique précédent sélectionné est four-
ni à un premier registre 161 et y est retenu. Le signal
d'adresse physique précédent est fourni également au pre-
mier sélecteur 156 par l'intermédiaire du premier registre
161 comme autre entrée. Un second registre 162 est alimen-
té avec le troisième signal de sortie de sélecteur, le si-
gnal de remplacement, les seconde et troisième zones de
bits 19 à 26 provenant du registre d'adresse 91, et le se-
cond signal de remise à l'état initial ou signal de sor-
33.
tie de charge.
A l'instant o le premier signal de constitu-
tion est fourni au registre d'adresse de mémoire 98, le
premier sélecteur 156 sélectionne les zones Q et R du si-
gnal d'adresse physique en cours. Le signal d'adresse phy- sique en cours est ainsi stocké dans le registre d'adresse de mémoire 98. Répondant à la seconde sortie de remise à l'état initial, le troisième sélecteur 158 sélectionne la zone Q du signal d'adresse physique en cours. Le second
registre 162 fournit le troisième signal de sortie de sé-
lecteur et le signal de remplacement à un décodeur 166. Le
second registre 162 fournit en outre à la table de traduc-
tion inverse 99 le premier signal d'adresse locale cité ci-
dessus, qui comprend la zone Q du signal d'adresse physique en cours et une zone de désignation S comprenant les seconde et troisième zones du signal d'adresse générale en cours
AAD et le signal de remplacement. La seconde sortie de re-
mise à l'état initial fournit le bit de validité du type
décrit dans le brevet au nom d'Alvarez et autres cité ci-
dessus. Aussitôt après, la première sortie de charge est fournie au décodeur 166 comme signal de commande par une
porte OU 167. Le décodeur 166 alimente la table de traduc-
tion inverse 99 avec le premier signal de validation
d'écriture cité ci-dessus.
En relation temporelle avec le fonctionnement
du contrôleur de coïncidence 121 dont un exemple est repré-
senté par la figure 11, et par conséquent avec le stocka-
ge soit du bloc de données requis soit du bloc de données particulier dans la mémoire tampon 66, la seconde sortie de charge est fournie au registre d'adresses de mémoire 98 comme second signal de constitution décrit ci-dessus par la porte OU de sortie 155. La seconde sortie de charge fait sélectionner par le premier sélecteur 156 le signal
de sortie gauche ou droit sélectionné d.e la table de com-
mande 67. Le premier signal de sortie du sélecteur fournit le signal d'adresse physique précédent. A cette fin, on doit comprendre que la troisième zone incluse dans la zone de désignation S sélectionnée et fournie à la table de 34. commande 67 dans l'accès à une adresse, est également
fournie au premier sélecteur 156. Les zones Q et R du si-
gnal d'adresse physique précédent sont maintenant stockées
dans le registre d'adresse de mémoire 98. La seconde sor-
tie de charge fait en outre sélectionner par le troisième
sélecteur 158 la zone Q du signal d'adresse physique pré-
cédent. Le second registre 162 fournit la zone Q citée en dernier, et le signal de remplacement au décodeur 166. La
troisième sortie de charge est également fournie au déco-
deur 166 pour que ce dernier fournisse le second signal de validation d'écriture, décrit ci-dessus, à la table de traduction inverse 99. Le second registre 162 fournit à
la table 99 le second signal d'adresse locale décrit ci-
dessus ne comprenant aucune information à l'exception du
bit de validité, qui est amené maintenant à passer du ni-
veau logique "1" au niveau logique "D" par la seconde en-
trée de charge.
En liaison maintenant avec la figure 13, une adresse ou rangée de la table de traduction inverse 99 peut comprendre des première à quatrième mémoires à accès sélectif 171, 172, 173 et 174 dans les premier à quatrième segments respectivement. Chaque mémoire à accès sélectif comporte une borne d'adresse A, une borne de validation d'écriture WE, une borne d'écriture de donnée WD, et une
borne de lecture de donnée RD. Alimenté aux bornes d'adres-
se A avec les seconde et troisième zones du signal parti-
culier, du signal en cours, ou du signal d'adresse physi-
que précédent enregistré dans le registre d'adresse de mémoire 98, les mémoires à accès sélectifs telles que 171 à 174, de l'adresse accédée fournissent généralement
les signaux d'adresse locale qui y sont mémorisés aux pre-
mier à quatrième registres 111 à 114 à partir des bornes
respectives de lecture de données RD.
Lorsque soit le premier, soit le second signal
de validation d'écriture est fourni par le contrôleur tam-
pon 94 à la borne de validation d'écriture d'une mémoire spécifique des mémoires à accès sélectif, telles que les 35. mémoires 171 à 174, de l'adresse accédée par les seconde et troisième zones du signal d'adresse physique en cours ou du signal particulier ou du signal d'adresse physique
précédent enregistré dans le registre d'adresses de mémoi-
re 98, le premier ou le second signal d'adresse locale
fournis aux mximnires à accès sélectifs de la table 99 égale-
ment à partir du contrôleur tampon 94 est stocké dans la mémoire spécifique à accès sélectif. C'est seulement à cet
instant que la lecture est inhibée.
Enfin, en liaison avec la figure 14,1'unité
d'adresse de mémoire 97 peut comprendre des premier et se-
cond circuits vrai-complémentaire 176 et 178 alimentés avec le signal d'instruction de mémoire à partir de l'unité de commande de mémoire 46 et du contrôleur de mémoire 96, respectivement.Le signal d'adresse physique particulière est fourni à un sélecteur d'adresse 179 comme deux de ses entrées à partir des unités 46 et 96, respectivement. Le bloc de données particulier est de même fourni aux premier et second registres d'entrée 181 et 182 commandés par les signaux de sortie vrais des premier et second circuits vrai-complémentaire 176 et 178, respectivement. Les signaux de sortie complémentaires des circuits vrai-complémentaire
176 et 178 sont fournis à une porte ET de commande d'adres-
se 185 pour la commande du sélecteur 179. Les signaux de sortie vrais sont également appliqués à des première et seconde bascules 186 et 187 qui commandent une porte ET de
commande de bloc de données 191 pour la commande d'un sélec-
teur de bloc de données 189 alimenté à partir des registres 181 et 182. Les bascules 186 et 187 commandent en outre une porte NON ET de sortie 192 pour alimenter le-registre d'adresses de mémoire 98 avec un signal de constitution du type décrit en liaison avec les premier et second signaux
de constitution. Le sélecteur d'adresses 179 fournit le si-
gnal d'adresse physique particulier à un premier registre de sortie 196 et par conséquent au registre d'adresse de mémoire 98. Le bloc de données sélectionné par le sélecteur 189 est fourni à la mémoire tampon 66 après enregistrement 36.
dans un second registre de sortie 197.
Alors que seuls deux modes de réalisation de la
présente invention ont été décrits ainsi que quelques modi-
fications de ces modes, il sera facile pour!'homme de l'art de mettre la présente invention en prtique de di-- férentes autres manières. Par exemple, la mémoire tampon 66
* et la table de commande 67 peuvent avoir un nombre diff.-
rent de segments. Le contrôleur de mémoire 81 ou 94 peut
être mis en oeuvre d'une manière autre que la manière dé-
crite en liaison avec les figures 7 et 12. Les signaux
d'adresse logique LADl, LAD2, et LAD et le signal d'adres-
se physique PAD peuvent avoir des formats d'adresses autres
que les formats décrits en liaison avec les figures 3 et 9.
Cela s'applique à la zone de désignation S. La table de traduction inverse 99 peut ne pas avoir une capacité égale ou supérieure à n fois le nombre maximum d'entrées dans la table de commande 67, mais une capacité plus petite qui est déterminée en considérant la probabilité de débordement de la table 99 et son volume. Le processus de coincidence pour le transfert d'un bloc de données requis peut être exécuté dans l'ordre inverse, c'est-à-dire pour le signal d'adresse physique précédent en premier et pour le signal
d'adresse physique particulière en second. La zone de dési-
gnation S peut être utilisée pour accéder seulement à la mémoire tampon 66 ou à la table de commande 67. "Chaque"
instruction, une instruction particulière,'ou une instruc--
tion similaire, telles qu'elles ont été appelées dans la
présente description, peut être une instruction ne concer-
nant que l'information d'adresse.
La présente invention n'est pas limitée aux exemples de réalisation qui viennent d'être décrits, elle
est au contraire susceptible de modifications et de va-
riantes qui apparaîtront à l'homme de l'art.
37.

Claims (8)

REVENDICATIONS
1 - Système de mémoire tampon destiné à être utilisé dans un système de traitement de données comprenant
une m moire principale (45) et un moyen (65) de production d'un si-
gnal d'adresse générale donné dans la forme logique ou dans
la forme physique pour chacune d'une pluralité d'instruc-
tions d'accès à la mémoire principale et comprenant une pre-
mière, une seconde et une troisième zones à bit de poids fort, au moins un bit intermédiaire, et des bits de poids
faible, respectivement, le signal d'adresse générale don-
né sous forme logique pour l'une des instructions ayant une
zone de page logique pour spécifier une page d'une plura-
lité de pages, le signal d'adresse générale donné sous for-
me physique pour ladite instruction ayant une zone de pa-
ge physique pour spécifier ladite page, chacune des zones
de page logique et physique comprenant les première et se-.
conde zones, la troisième zone d'un signal d'adresse géné-
rale comprenant chacune des zones de page logique et physi-
que servant à spécifier une adresse d'une pluralité d'adresses de bloc de ladite page, la mémoire principale ayant des adresses de mémoire pour stocker un bloc de données à l'adresse de la mémoire principale accessible par la page et l'adresse de bloc spécifié dans un signal
d'adresse générale donné sous la forme physique, caractéri-
sé en ce qu'il comprend - un moyen de traduction d'adresse (82) permettant de
traduire la zone de page logique d'un signal d'adresse gé-
nérale donné pour chaque instruction à la zone de page phy-
sique d'un signal d'adresse générale donné pour l'instruc-
tion en considération; - un moyen de table de traduction (68) comportant des adresses accessibles chacune par les première et seconde zones d'un signal d'adresse générale donné dans
les formes logique ou physique pour une. instruction parti-
culière afin de mémoriser la zone de page physique d'un si-
gnal d'adresse générale donnée dans la forme physique pour l'instruction particulière; 38. - un nsyen de mémoire tai.on (69) ayant des adresses chacune étant accessible par les seconde et troisième zones d'un signal d'adresse générale donné dans les formes logique ou physique pour une instruction spécifique afin de mémoriser une copie du bloc de données stocké dans l'adresse de mémoire principale accessible par la page et
l'adresse de bloc spécifiée par un signal d'adresse géné-
rale donné dans la forme physique pour l'instruction spé-
cifique;
- un Hayen de table de commande (67) ayant des adres-
ses accessibles chacune par les seconde et troisiàme-zones
d'un signal d'adresse générale donné dans les formes logi-
que ou physique pour l'instruction spécifique afin de mé-
moriser la zone de page physique du signal d'adresse génà-
raie donné dans la forme physique pour l'instruction spé-
cifique;
- un premier moyen (71) répondant aux premidre et se-
conde zones d'un signal d'adresse générale en cours de production par le moyen de production de signal d'adresse dans les formes logique ou physique pour la lecture de la zone de page physique dans le moyen de table de traduction et répondant aux seconde et troisième zones du signal d'adresse générale en cours de production pour la lecture du bloc de données dans le moyen de mémoire tampon et de
la zone de page physique dans le moyen de table de com-
mande; - un second moyen (77,78) pour comparer la zone de page
physique du signal d'adresse générale en cours de produc-
tion ou la zone de page physique lue dans le moyen de ta-
ble de traduction, à la zone de page physique lue dans le moyen de table de commande pour produire un signal de résultat de comparaison indiquant si les-zones de page physique comparées coïncident ou non les unes avec les autres; - un troisième imoyen (79) répondant au signalde résultat de comparaison pour juger si le bloc de données lu dans le moyen de mémoire tampon n'est effectif que 39. lorsque le signal de résultat de comparaison indique la coïncidence;
- un quatrième muyen (72) répondant au signal de ré-
sultat de comparaison indiquant la non-coincidence pour la lecture du bloc de données dans l'adresse de la mémoire principale accessible par la troisième zone du signal d'adresse générale an cours de production, et, selon le cas approprié, les zones de page physique lues dans le moyen de table de traduction ou le signal d'adresse général en cours de production qui est décidé selon que le signal d'adresse générale en cours de production est donné dans les formes logique ou physique; et - un cinquime moyen (85) pour que l'adresse de la
mémoire tampon accessible par les seconde et troisième zo-
nes du signal d'adresse générale en cours de production
mémorisent le bloc de données lu dans la mémoire principa-
le et pour que l'adresse de la table de commande accessi-
ble par les seconde et troisième zones du signal d'adresse générale en cours de production mémorise la zone appropriée
des zones de page physique.
2 - Système de mémoire tampon destiné à être
utilisé dans un système de traitement de données compre-
nant une mémoire principale et un moyen de production de signal d'adresse pour la production d'un signal d'adresse générale donné dans les formes logique ou physique comme signal d 'adresse logique et physique pour chacune d'une
pluralité d'instructions afin d'accéder à la mémoire prin-
cipale et comprenant une première, une seconde, une troi-
sième zone à bits de poids fort, au moins un bit intermé-
diaire, et des bits de poids faible, respectivement,les signaux d'adresse logique et physique produits pour une instruction ayant un profil de bit prédéterminé au bit le plus significatif de la troisième zone et les bits de
poids plus faible que le bit le plus significatif, la mé-
moire principale ayant des adresses pour stocker un bloc de données à l'adresse de la mémoire principale accessible par un signal d'adresse physique, caractérisé en ce qu'il comprend: 40. - un moyen de traduction daasepour traduire un signal d'adresse logique donné pour chique instruction à un signal d'adresse physique donné pour l'instruction en considération; - un moyen de table de tdf -Ay t deos adresses de table de traducti-on, acc.Dssibles c&'iacune par
les première elt seconde zones d'un sga dezsdrssse gç-ïaéra-
le donné sous forme logique ou physi-que pour une instruc-
tion particulière afin de mémoriser un signal d'adresse physique donné pour l'instruction particulière; - un moyen de m4moire tampon comportant des adresses de mémoire, accessibles chacune par les seconde et troisième zones d'un signal d 'adresse générale donné dans les formes logique ou physique pour une inst uction spécifique afinde mémoriser une copie du bloc de données stocké dans l'adresse de la mémoire principale accessible par un signal d'adresse physique donné pour l'instruction spécifique;
- un moyen de table de commande ayant des adres-
ses accessibles chacune par les seconde et troisième zones du signal d'adresse générale donné sous forme logique ou physique pour l'instruction spécifique afin de mémoriser
le signal d'adresse physique donné pour l'instruction spé-
cifique;
- un premier moyen répondant aux première et se-
conde zones d'un signal dl-adresse générale en cours de pro-
duction par le moyen de production de signal d'adresse sous forme logique ou physique pour une instruction en
cours pour la lecture dans le moyen de table de-traduc-
tion d'un signal d'adresse physique donné- pou-r l'instruc-
tion en cours et répondant aux seconde et troisième zones du signal d'adresse générale en cours de production afin
de lire un bloc de données dans le moyen de mémoire prin-
cipale et de lire dans le moyen de table de commande un signal d'adresse physique grâce auquel l'adresse de la mémoire principale stockant le bloc de données lu dans la mémoire tampon est accessible; 41. - un second moyen pour comparer le signal d'adresse physique lu dans le moyen de table de commande à un signal d'adresse physique en cours donné soit par le signal d'adresse physique lu dans le moyen de table de traduction soit un signal d 'adresse physique produit comme signal d'adresse générale en cours de production qui est décidé selon que le signal d'adresse générale en cours de production est donné dans les formes logique ou physique,
ce second moyen produisant un signal de résultat de comparai-
son indiquant si les signaux d'adresse physique comparés coïncident ou ne coïncident pas les uns avec les autres; - un troisième moyen répondant au signal de résultat de comparaison indicateur de la coïncidence
pour juger que le bloc de données lu dans le moyen de mé-
moire tampon est effectif;
- un quatrième moyen répondant au signal de ré-
sultat de comparaison indicateur de l'absence de coinci-
dence pour lire un bloc de données requis dans l'adresse de mémoire principale accessible par le signal d'adresse physique en cours; et - un cinquième moyen pour que l'adresse de la
mémoire tampon accessible par les seconde et les troisiè-
me zones du signal d'adresse générale en cours de produc-
tion mémorise le bloc de données requis et pour que
l'adresse de la table de commande accessible par les se-
conde et troisième zones du signal d'adresse générale en cours de production mémorise le signal d'adresse physique
en cours.
3 - Système de mémoire tampon selon la revendi-
cation 2,caractérisé en ce que le cinquième moyen com-
prend:
- un moyen pour que l'adresse de la mémoire tam-
pon accessible par les second et les troisième zones du
signal d'adresse générale en cours de production mémori-
se le bloc de données requis; - un moyen de sélection répondant au signal
d'adresse générale en cours de production pour sélection-
42. ner le signal d'adresse physique en cours; et
- un moyen pour que l'adresse de la table de com-
mande accessible par les seconde et troisième zones du si-
gnal d'adresse générale en cours de production mémorise le signal d'adresse physique en cours sélectionné par le
moyen de sélection.
4 - Système de mémoire tampon selon la revendi-
cation 2, caractérisé en ce que le cinquième moyen comprend: - un moyen de conversion inverse (99) pour convertir le signal d'adresse physique en cours en signal d'adresse locale comprenant une zone de désignation pour désigner une adresse parmi les adresses de la mémoire tampon et les adresses de la table de commande, l'adresse de la table de commande désignée par la zone de désignation mémorisant un signal d'adresse physique précédent donné soit par un signal d'adresse physique lu dans le moyen de table de traduction par le premier moyen en réponse aux première et seconde zones d'un signal d'adresse générale précédent produit sous forme logique par le moyen de production de signal d'adresse avant le signal d'adresse générale en
cours de production, soit par un signal d'adresse physi-
que produit comme signal d'adresse générale précédent par le moyen de production de signal d'adresse qui est décidé selon que le signal d'adresse générale précédent est donné sous les formes logique ou physique;
- un moyen pour que l'adresse de la mémoire tam-
pon désignée par la zone de désignation mémorise le bloc de données requis; et - un moyen pour remplacer le signal d'adresse
physique en cours par le signal d'adresse physique précé-
dent dans l'adresse de la table de commande désignée par
la zone de désignation.
- Système de mémoire tampon destiné à être utilisé dans un système de traitement de données comprenant une mémoire principale et un moyen de production de signal
d'adresse pour produire un signal d'adresse générale donné-
sous formes logique ou physique comme signal d'adresse la-
43.
gique et physique pour chacune d'une pluralité d'instruc-
tions,- afin d'accéder à la mémoire principale et comprenant une zone de poids fort et une zone de poids faible, les signaux d'adresse logique et physique produits pour une instruction ayant un profil de bit prédéterminé au bit le plus significatif de la zone de faible poids et aux bits de poids inférieur au bit le plus significatif, la mémoire
principale ayant des adresses pour stocker un bloc de don-
nées à l'adresse de la mémoire principale accessible par le signal d'adresse physique, caractérisé en ce qu'il comprend: - un moyen de traduction pour traduire un signal
d'adresse logique donné pour chaque instruction à un si-
gnal d'adresse physique donné pour l'instruction en consi-
dération; - un moyen de mémoire tampon ayant des adresses, chacune étant accessible par les zones de poids fort et de poids faible d'un signal d'adresse générale donné dans la forme logique ou physique pour une instruction spécifique afin de mémoriser une copie du bloc de données stocké dans
l'adresse de la mémoire principale accessible par un si-
gnal d'adresse physique donné pour l'instruction spécifi-
que;
- un moyen de table de commande ayant des adres-
ses, chacune accessible par les zones de poids fort et de poids faible du signal d'adresse générale donné dans les formes logique ou physique pour l'instruction spécifique afin de mémoriser le signal d'adresse physique donné pour l'instruction spécifique; - un premier moyen répondant aux zones de poids fort et de poids faible d'un signal d'adresse générale
en cours de production par le moyen de production de si-
gnal d'adresse dans les formes logique ou physique pour
lire un bloc de données dans le moyen de mémoire principa-
le et pour lire dans un moyen de table de commande un
signal d'adresse physique par lequel l'adresse de la mé-
moire principale stockant le bloc de données lu dans le moyen de mémoire tampon est accessible; 44.
- un second moyen pour comparer le signal d'adres-
se physique lu dans le moyen de table de commande à un si-
gnal d'adresse physique en cours donné soit par le signal
d'adresse physique dans lequel le signal d'adresse géne-
raie en cours de production est traduit, set par un sir gnal d'adresse physique produit comme le Eignai d'adresse générale en cours de Production qui est décidé selon que le signal d'adresse générale en cours de production esL donné dans la forme logique et physique, le second moyen produisant un signal de résultat de comparaison indiquant si les signaux d'adresse physique comparés coïncident ou non les uns avec les autres;
- un troisième moyen répondant au signal de résul-
tat-de comparaison indicateur de la coïncidence pour ju-
ger que le bloc de données lu dans le moyen de mémoire tampon est effectif;
- un quatrième moyen répondant au signal de résul-
tat de comparaison indicateur de l'absence de coïncidence pour la lecture d'un bloc de données requis dans l'adresse
de la mémoire principale accessible par le signal d'adres-
se physique en cours; et
- un cinquième moyen pour que l'adresse de la mé-
moire tampon accessible par les zones de poids fort et de
poids faible du signal d'adresse générale en cours de pro-
duction mémorise le bloc de données requis et pour que l'adresse de la table de commande accessible par les zones
de poids fort et de poids faible du signal d'adresse géné-
rale en cours de production mémorise le signal d'adresse
physique en cours.
6 - Système de mémoire tampon selon la revendica-
tion 5, caractérisé en ce que le cinquièrmie moyen comprend: - un moyen pour que l'adresse de la mémoire tampon accessible par les zones de.poids fort et de poids faible
du signal d'adresse générale en cours de production mémori-
se le bloc de données requis;
- un moyen de sélection pour sélectionner le si-
gnal d'adresse physique en cours; et 45.
- un moyen pour que l'adresse de la table de com-
mande accessible par les zones de poids fort et de poids faible du signal d'adresse générale en cours de production mémorise le signal d'adresse physique en cours sélectionné par le moyen de sélection.
7 - Système de mémoire tampon selon la revendica-
tion 5, caractérisé en ce que le cinquième moyen comprend - un moyen de conversion inverse pour convertir le
signal d'adresse physique en cours en signal d'adresse lo-
cale comprenant une zone de désignation pour désigner une adresse des adresses de la mémoire taoton et des adresses de la table de commande, l'adresse de la table de commande désignée par la zone de désignation mémorisant un signal d'adresse physique antérieur donné soit par un signal
d'adresse physique dans lequel un signal d'adresse généra-
le précédent produit dans la forme logique par le moyen de production de signal d'adresse avant le signal d'adresse générale en cours de production est traduit, soit par un signal d'adresse physique produit comme signal d'adresse général précédent par le moyen de production de signal
d'adresse qui est décidé selon que le signal d'adresse géné-
ral antécédent est donné dans les formes logique ou physi-
que;
- un moyen pour que l'adresse de la mémoire tam-
pon désignée par la zone de désignation mémorise les blocs de données requis; et
- un moyen pour remplacer le signal d'adresse phy-
sique en cours par le signal d'adresse physique précédent
dans l'adresse de la table de commande désignée par la zo-
ne de désignation.
8 - Système de mémoire tampon selon la revendica-
tion 7, caractérisé en ce que le système de traitement de données comprend en outre un moyen répondant à un signal
d'adresse physique particulier pour stocker un bloc de don-
nées particulier à l'adresse de la mémoire principale ac-
cessible par le signal d'adresse physique particulier, le moyen de table de commande mémorisant le signal d'adresse 46. physique particulier à l'adresse de la table de commande désignée par la zone de désignation d'un signal d'adresse locale particulier, caractérisé en ce qu'il comprend en outre: - un premier moyen supplémentaire répondant au signal d'adresse physique particulier pour que le moyen
de conversion inverse convertisse le signal d'adresse phy-
sique particulier en signal d'adresse locale particulier; et - un second moyen supplémentaire pour stocker
le bloc de données particulier dans l'adresse dela mémoi-
re tampon désignée par la zone de désignation du signal
d'adresse locale particulier.
9 - Système de mémoire tampon selon la revendi-
cation 7, ou la revendication 8, caractérisé en ce que le moyen de conversion inverse comprend: - un moyen générant un signal d'adresse locale
répondant à un signal d'adresse générale d'accession pro-
duit par le moyen de production de signal d'adresse pour accéder au bloc de données requis afin de produire un signal d'adresse locale spécifique qui comprend les zones
de poids fort et de poids faible d'un signal d'adresse phy-
sique spécifique pour accéder au bloc de données requis et une zone de désignation comprenant les zones de poids fort et de poids faible du signal d'adresse générale d'accession; - un moyen de table de conversion inverse ayant des adresses, accessibles chacune par les zones de poids
fort et de poids faible du signal d'adresse physique spé-
cifique afin de mémoriser le signal d'adresse locale spé-
cifique.
FR8123302A 1980-12-15 1981-12-14 Systeme de memoire tampon Granted FR2496315A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP55176974A JPS57100682A (en) 1980-12-15 1980-12-15 Address buffer memory system
JP1981001939U JPS57114749U (fr) 1981-01-09 1981-01-09

Publications (2)

Publication Number Publication Date
FR2496315A1 true FR2496315A1 (fr) 1982-06-18
FR2496315B1 FR2496315B1 (fr) 1985-01-18

Family

ID=26335235

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8123302A Granted FR2496315A1 (fr) 1980-12-15 1981-12-14 Systeme de memoire tampon

Country Status (2)

Country Link
US (1) US4482952A (fr)
FR (1) FR2496315A1 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3833933A1 (de) * 1987-10-05 1989-04-20 Hitachi Ltd Informationsverarbeitungseinrichtung mit einer adressenerweiterungsfunktion
EP0339157A2 (fr) * 1988-04-26 1989-11-02 Ing. C. Olivetti & C., S.p.A. Dispositif de traduction d'adresse pour une mémoire d'ordinateur

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4523275A (en) * 1980-11-14 1985-06-11 Sperry Corporation Cache/disk subsystem with floating entry
US4574351A (en) * 1983-03-03 1986-03-04 International Business Machines Corporation Apparatus for compressing and buffering data
US4682281A (en) * 1983-08-30 1987-07-21 Amdahl Corporation Data storage unit employing translation lookaside buffer pointer
US4654790A (en) * 1983-11-28 1987-03-31 Amdahl Corporation Translation of virtual and real addresses to system addresses
GB8405491D0 (en) * 1984-03-02 1984-04-04 Hemdal G Computers
JPH0652511B2 (ja) * 1984-12-14 1994-07-06 株式会社日立製作所 情報処理装置のアドレス変換方式
US5255384A (en) * 1985-02-22 1993-10-19 Intergraph Corporation Memory address translation system having modifiable and non-modifiable translation mechanisms
US4884197A (en) * 1985-02-22 1989-11-28 Intergraph Corporation Method and apparatus for addressing a cache memory
US4899275A (en) * 1985-02-22 1990-02-06 Intergraph Corporation Cache-MMU system
US4933835A (en) * 1985-02-22 1990-06-12 Intergraph Corporation Apparatus for maintaining consistency of a cache memory with a primary memory
US4860192A (en) * 1985-02-22 1989-08-22 Intergraph Corporation Quadword boundary cache system
US5237671A (en) * 1986-05-02 1993-08-17 Silicon Graphics, Inc. Translation lookaside buffer shutdown scheme
US5230079A (en) * 1986-09-18 1993-07-20 Digital Equipment Corporation Massively parallel array processing system with processors selectively accessing memory module locations using address in microword or in address register
US5146606A (en) * 1986-09-18 1992-09-08 Digital Equipment Corporation Systems for interconnecting and configuring plurality of memory elements by control of mode signals
US5091846A (en) * 1986-10-03 1992-02-25 Intergraph Corporation Cache providing caching/non-caching write-through and copyback modes for virtual addresses and including bus snooping to maintain coherency
US5239635A (en) * 1988-06-06 1993-08-24 Digital Equipment Corporation Virtual address to physical address translation using page tables in virtual memory
US7190617B1 (en) * 1989-04-13 2007-03-13 Sandisk Corporation Flash EEprom system
DE69033438T2 (de) 1989-04-13 2000-07-06 Sandisk Corp., Santa Clara Austausch von fehlerhaften Speicherzellen einer EEprommatritze
US7447069B1 (en) 1989-04-13 2008-11-04 Sandisk Corporation Flash EEprom system
US5278961A (en) * 1990-02-22 1994-01-11 Hewlett-Packard Company Physical address to logical address translator for memory management units
US5771368A (en) * 1990-10-29 1998-06-23 Sun Microsystems, Inc. Memory addressing scheme for increasing the number of memory locations available in a computer for storing higher precision numbers
JPH11144496A (ja) * 1997-11-10 1999-05-28 Nec Corp Ｌｓｉセル位置情報出力装置、出力方法およびｌｓｉセル位置情報出力プログラムの記録媒体
US7071946B2 (en) * 1997-12-30 2006-07-04 Micron Technology, Inc. Accelerated graphics port for a multiple memory controller computer system
US6807615B1 (en) * 1999-04-08 2004-10-19 Sun Microsystems, Inc. Apparatus and method for providing a cyclic buffer using logical blocks
US20040088474A1 (en) * 2002-10-30 2004-05-06 Lin Jin Shin NAND type flash memory disk device and method for detecting the logical address

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3723976A (en) * 1972-01-20 1973-03-27 Ibm Memory system with logical and real addressing
US3761881A (en) * 1971-06-30 1973-09-25 Ibm Translation storage scheme for virtual memory system
US4128875A (en) * 1976-12-16 1978-12-05 Sperry Rand Corporation Optional virtual memory system

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR130806A (fr) * 1973-11-21
US3938100A (en) * 1974-06-07 1976-02-10 Control Data Corporation Virtual addressing apparatus for addressing the memory of a computer utilizing associative addressing techniques
US4130867A (en) * 1975-06-19 1978-12-19 Honeywell Information Systems Inc. Database instruction apparatus for determining a database record type
US4084230A (en) * 1976-11-29 1978-04-11 International Business Machines Corporation Hybrid semiconductor memory with on-chip associative page addressing, page replacement and control
US4373179A (en) * 1978-06-26 1983-02-08 Fujitsu Limited Dynamic address translation system
US4218743A (en) * 1978-07-17 1980-08-19 International Business Machines Corporation Address translation apparatus
US4277826A (en) * 1978-10-23 1981-07-07 Collins Robert W Synchronizing mechanism for page replacement control
US4400700A (en) * 1981-06-08 1983-08-23 The United States Of America As Represented By The Secretary Of The Army Doppler frequency analysis of radar signals

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3761881A (en) * 1971-06-30 1973-09-25 Ibm Translation storage scheme for virtual memory system
US3723976A (en) * 1972-01-20 1973-03-27 Ibm Memory system with logical and real addressing
US4128875A (en) * 1976-12-16 1978-12-05 Sperry Rand Corporation Optional virtual memory system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3833933A1 (de) * 1987-10-05 1989-04-20 Hitachi Ltd Informationsverarbeitungseinrichtung mit einer adressenerweiterungsfunktion
EP0339157A2 (fr) * 1988-04-26 1989-11-02 Ing. C. Olivetti & C., S.p.A. Dispositif de traduction d'adresse pour une mémoire d'ordinateur
EP0339157A3 (fr) * 1988-04-26 1990-09-05 Ing. C. Olivetti & C., S.p.A. Dispositif de traduction d'adresse pour une mémoire d'ordinateur

Also Published As

Publication number Publication date
FR2496315B1 (fr) 1985-01-18
US4482952A (en) 1984-11-13

Similar Documents

Publication Publication Date Title
FR2496315A1 (fr) Systeme de memoire tampon
EP0283350B1 (fr) Serveur à large bande, en particulier pour la transmission de musique ou d'images
EP1611580B1 (fr) Synchronisations d'un repertoire
CN1129136C (zh) 数据自动售货机系统及其方法
FR2489021A1 (fr) Agencement d'antememoires comprenant une antememoire tampon en combinaison avec une paire d'antememoires
FR2624994A1 (fr) Systeme de commande de registre intermediaire de traduction
CN100533378C (zh) 信息处理装置和方法、存储器管理装置和方法
CA2662170C (fr) Procedes et systemes de gestion de musique automatique
FR2600446A1 (fr) Appareil electronique portatif, tel que carte a circuit integre, permettant de reduire le nombre des operations d'ecriture
US8713026B2 (en) Method for playing digital media files with a digital media player using a plurality of playlists
US7873919B2 (en) Content-retrieval device, content-retrieval method, and content-retrieval program
CA2201915A1 (fr) Systeme de reproduction audiovisuelle numerique intelligent
FR2486290A1 (fr) Dispositif de transmission rapide de donnees comportant un circuit de commande a acces direct a la memoire
FR2708763A1 (fr) Dispositif de mémoire flash, procédé et circuit de traitement d'un ordre d'utilisateur dans un dispositif de mémoire flash et système d'ordinateur comprenant un dispositif de mémoire flash.
FR2528195A1 (fr) Systeme de communication entre ordinateurs
FR2585859A1 (fr) Unite de commande d'operations de masques vectoriels.
WO2006009023A1 (fr) Dispositif de génération d’informations et programme de génération d’informations
FR2663143A1 (fr) Dispositif electronique portable.
CA1127317A (fr) Dispositif de conversion d'adresse virtuelle en adresse reelle
FR2468163A1 (fr) Dispositif et procede de memorisation virtuelle
US20090187578A1 (en) Information processing device, information processing method and computer program
FR2637708A1 (fr) Dispositif pour le traitement de donnees
FR2533736A1 (fr) Unite de gestion de memoire pour un ordinateur numerique
US7797300B2 (en) Systems and methods for conducting searches of multiple music libraries
CH631018A5 (en) Data processing installation

Legal Events

Date Code Title Description
ST Notification of lapse