FR2493637A1 - Codeur-decodeur delta a adaptation de quantification hybride a double etage - Google Patents
Codeur-decodeur delta a adaptation de quantification hybride a double etage Download PDFInfo
- Publication number
- FR2493637A1 FR2493637A1 FR8115462A FR8115462A FR2493637A1 FR 2493637 A1 FR2493637 A1 FR 2493637A1 FR 8115462 A FR8115462 A FR 8115462A FR 8115462 A FR8115462 A FR 8115462A FR 2493637 A1 FR2493637 A1 FR 2493637A1
- Authority
- FR
- France
- Prior art keywords
- adaptation
- decoder
- resistor
- sep
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/02—Delta modulation, i.e. one-bit differential modulation
- H03M3/022—Delta modulation, i.e. one-bit differential modulation with adaptable step size, e.g. adaptive delta modulation [ADM]
- H03M3/024—Delta modulation, i.e. one-bit differential modulation with adaptable step size, e.g. adaptive delta modulation [ADM] using syllabic companding, e.g. continuously variable slope delta modulation [CVSD]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
L'INVENTION CONCERNE UN CODEUR-DECODEUR DELTA A ADAPTATION DE QUANTIFICATION HYBRIDE A DEUX ETAGES. IL COMPORTE DEUX TRANSISTORS T, T DE COMMUTATION MONTES EN SERIE ET DONT LES GRILLES SONT RELIEES A L'ENTREE A. UNE RESISTANCE R DE CHARGE ET UN CONDENSATEUR C D'INTEGRATION SONT MONTES ENTRE, D'UNE PART, LE DRAIN DU PREMIER TRANSISTOR T ET LA SOURCE DU SECOND TRANSISTOR T ET, D'AUTRE PART, LA MASSE. UNE RESISTANCE D'INTEGRATION R EST MONTEE ENTRE L'ALIMENTATION ET LA SOURCE DU PREMIER TRANSISTOR T, ET UNE RESISTANCE R D'INTEGRATION EST RELIEE AU DRAIN DU SECOND TRANSISTOR T. UNE RESISTANCE DE CHARGE R ET UN CONDENSATEUR C D'INTEGRATION SONT MONTES ENTRE, D'UNE PART, LA RESISTANCE R ET LA SORTIE B ET, D'AUTRE PART, LA MASSE. DOMAINE D'APPLICATION: SYSTEMES DE TRANSMISSION DE LA PAROLE.
Description
L'invention concerne un circuit de modulation delta - codeur-décodeur delta - à adaptation de quantification hybride à double étage.
La modulation delta appartient à un groupe de systèmes numériques de modulation où un signal analogique d'entrée est converti en un signal numérique de sortie.
Le principe sur lequel la modulation par impulsions codées est basé est la discrétion de signaux continus (analogiques) en fonction de leur amplitude et de leur durée. Un signal analogique continu, dont le spectre de fréquence est limité, peut être rendu discret ou discontinu dans le temps.
Les systèmes de transmission actuels présentent des bruits. Chaque échantillon dont l'amplitude est inférieure au niveau de bruit est inutilisable à la réception.
A la place d'échantillons dont les amplitudes sont similaires, il est préférable d'utiliser un échantillon ayant une amplitude prédéterminée. Ainsi, dans une plage dynamique d'information, on obtient une série finale d'échantil
Ions. La méthode pour faire progresser la sélection d'amplitude est appelée quantification ou discrétion du signal par son amplitude.
Ions. La méthode pour faire progresser la sélection d'amplitude est appelée quantification ou discrétion du signal par son amplitude.
Il est évident que certaines erreurs sont produites dès la quantification elle-même pour convertir le signal analogique en signal numérique.
La figure 1 représente la forme la plus simple de modulation delta - le codeur-décodeur delta linéaire découverte en 1946 (Derjawitsch). Le circuit représenté sur la figure 1 des dessins annexés comprend un comparateur
A, un multivibrateur bistable B et un intégrateur C. Un signal continu analogique est appliqué à l'une des entrées du comparateur A et est destiné à être converti en un signal numérique. A chaque impulsion d'horloge CLK, une décision est prise à l'aide du comparateur A pour savoir si le signal delta doit être augmenté ou diminué d'un quantum. La décision prise, qui est mémorisée dans le multivibrateur B, constitue dajà le signal de sortie numérique.
A, un multivibrateur bistable B et un intégrateur C. Un signal continu analogique est appliqué à l'une des entrées du comparateur A et est destiné à être converti en un signal numérique. A chaque impulsion d'horloge CLK, une décision est prise à l'aide du comparateur A pour savoir si le signal delta doit être augmenté ou diminué d'un quantum. La décision prise, qui est mémorisée dans le multivibrateur B, constitue dajà le signal de sortie numérique.
Dans ce type de modulation, le degré du quantum est constant en amplitude et donc ce type de quantification est également appelé "quantification linéaire". Le signal du quantum "tourne" autour du signal d'entrée, ce qui est vrai pour le signal de courant continu aussi bien que pour le signal de courant alternatif. Pour obtenir une bonne approximation, il faut une fréquence d'horloge suffisamment élevée.
La quantification linéaire est représentée sur les figures 2A à 2C des dessins annexés, sur lesquelles
représente le signal d'entrée (analogique) du codeur-décodeur
Vint représente le signal intégré appliqué à la seconde entrée du comparateur A ; et
Vb représente le signal numérique de sortie du multivibrateur B.
représente le signal d'entrée (analogique) du codeur-décodeur
Vint représente le signal intégré appliqué à la seconde entrée du comparateur A ; et
Vb représente le signal numérique de sortie du multivibrateur B.
La modulation delta linéaire est efficace dans une plage dynamique étroite d'amplitude du signal d'entrée.
Etant donné qu'aux valeurs plus élevées de la plage dynamique, l'amplitude du signal d'entrée varie, il ne serait pas logique d'utiliser des quantums d'amplìtude constante, car -l'échantillonnage et donc la correction de la conversion du signal d'entrée seraient mauvais.
Par conséquent, pour de faibles signaux d'entrée, on utilise de faibles quantums (faible amplitude) et pour des signaux d'entrée forts, on utilise des quantums importants (grande amplitude).
L'adaptation de la quantification (en fonction des valeurs dynamiques du signal d'entrée) a fait l'objet de recherches vers l'année 1962, mais l'on travaille toujours sur l'optimisation de cette adaptation. Vers l'année 1970, la quantification numérique de l'adaptation a prévalu.
En particulier, on a établi qu'à proximité de la valeur la plus haute du rapport signal/bruit du signal de sortie,des suites de quatre bits égaux (1111 ou 0000) apparaissent, quelle que soit la position dans la bande de fréquence. Si, à ce moment, la largeur des quantums et la fréquence des suites de quatre bits égaux sont prises en considération, on réalise une adaptation de quantification dite par multiplet. Sur cette base, on a développé de nom breux algorithmes d'adaptation.
Dans la quantification adaptative, la dimension du quantum (le degré) peut être modifiée linéairement ou exponentiellement, suivant la montée ou la chute du signal d'entrée. L'adaptation exponentielle de la quantification a pour avantages une faible tendance aux variations, en même temps qu'elle suit de façon satisfaisante la variation rapide d'amplitude du signal d'entrée. Ces deux caractéristiques de régularité peuvent être représentées par les équations
<tb> <SEP> 5n <SEP> + <SEP> αg <SEP> montée
<tb> a) <SEP> adaptation <SEP> linéaire <SEP> : <SEP> Sn+1 <SEP> = <SEP> <SEP> g <SEP>
<tb> <SEP> Sn <SEP> - <SEP> αd <SEP> descente <SEP>
<tb> <SEP> Sn.<SEP> G <SEP> montée
<tb> b) <SEP> adaptation <SEP> exponen- <SEP> Sn+1
<tb> <SEP> tielle <SEP> : <SEP> <SEP> Sn+1 <SEP> . <SEP> G <SEP> montée <SEP>
<tb> où Sn désigne le énième quantum, désigne la variation du quantum et G et D désignent le facteur de variation du quantum.
<tb> a) <SEP> adaptation <SEP> linéaire <SEP> : <SEP> Sn+1 <SEP> = <SEP> <SEP> g <SEP>
<tb> <SEP> Sn <SEP> - <SEP> αd <SEP> descente <SEP>
<tb> <SEP> Sn.<SEP> G <SEP> montée
<tb> b) <SEP> adaptation <SEP> exponen- <SEP> Sn+1
<tb> <SEP> tielle <SEP> : <SEP> <SEP> Sn+1 <SEP> . <SEP> G <SEP> montée <SEP>
<tb> où Sn désigne le énième quantum, désigne la variation du quantum et G et D désignent le facteur de variation du quantum.
Pour l'évaluation des différents algorithmes d'adaptation, on utilise deux critères
- la constance et le maximum du rapport S/N (signal/bruit) dans une plage dynamique plus large ; et
- la convergence du signal et le flottement de l'erreur.
- la constance et le maximum du rapport S/N (signal/bruit) dans une plage dynamique plus large ; et
- la convergence du signal et le flottement de l'erreur.
Les algorithmes d'adaptation linéaire et exponentielle ne résistent pas aux erreurs, et, par conséquent, une erreur peut influer de façon permanente, sauf si elle est compensée.
Seuls les algorithmes hybrides suivants sont optimaux et peuvent être utilisés en pratique Sn+1 = (Sn + dn . α) F ou Sn+1 = sn (1 + α) dn + F où on désigne par
F le facteur de convergence
dn la polarité du signal numérique
α le degré d'adaptation
Sn l'état du énième quantum
les algorithmes hybrides assurent la convergence et le flottement de l'erreur.
F le facteur de convergence
dn la polarité du signal numérique
α le degré d'adaptation
Sn l'état du énième quantum
les algorithmes hybrides assurent la convergence et le flottement de l'erreur.
Si l'on évalue les types d'algorithmes d'adaptation, on s'aperçoit que les algorithmes exponentiels sont les plus rapides, mais qu'ils exigent une réalisation complexe et donc coûteuse. Les algorithmes linéaires sont simples, mais ont un mauvais rapport signal/bruit. On utilise le plus souvent des codeurs-décodeurs delta avec une adaptation hybride, c'est-à-dire RC, de la quantification, car ce sont les plus simples. L'amplitude d'un quantumà une adaptation RC (hybride) peut être obtenue simplement par intégration et calcul de la moyenne de la fréquence de quatre bits égaux (1111 ou 0000). Un tel circuit est montré sur la figure 3 des dessins annexés. La boucle fondamentale d'un codeur-décodeur delta linéaire (comparateur
A, multivibrateur bistable B et intégrateur C) est agrandie d'un registre D, d'une logique E, d'un adaptateur unique F et d'un modulateur G.Le registre D enregistre des impulsions numériques apparaissant à la sortie, en résultat de la modulation delta. Quatre bits égaux successifs sont détectés par la logique E qui transmet alors une impulsion à l'adaptateur F, cette impulsion étant adaptée et transmise au modulateur G qui la transmet ensuite à l'intégrateur
C et finalement au comparateur A. Le modulateur G décide, à l'aide d'impulsions de commande provenant du multivibrateur B, si le signal intégré appliqué au comparateur A doit être augmenté ou diminué.
A, multivibrateur bistable B et intégrateur C) est agrandie d'un registre D, d'une logique E, d'un adaptateur unique F et d'un modulateur G.Le registre D enregistre des impulsions numériques apparaissant à la sortie, en résultat de la modulation delta. Quatre bits égaux successifs sont détectés par la logique E qui transmet alors une impulsion à l'adaptateur F, cette impulsion étant adaptée et transmise au modulateur G qui la transmet ensuite à l'intégrateur
C et finalement au comparateur A. Le modulateur G décide, à l'aide d'impulsions de commande provenant du multivibrateur B, si le signal intégré appliqué au comparateur A doit être augmenté ou diminué.
L'inconvénient de cet algorithme réside dans des oscillations à montée rapide du quantum si les quatre bits égaux apparaissent rarement, ce qui ressort de manière évidente du graphique montrant l'oscillation du quantum dans la plage dynamique sur la figure 4. L'oscillation du quantum provoque une baisse de la qualité et du rapport signal/bruit.
Une analyse détaillée de l'adaptation a mis en évidence que la raison principale de cet inconvénient est la régularité de la croissance du quantum. A l'apparition de quatre bits égaux, le quantum augmente d'une valeur constante. Pour un quantum de grande valeur, cette croissance est à peine évidente, alors que pour de très petites valeurs de quantum, elle peut atteindre une valeur égale à un multiple d'une valeur précédente de quantum.
Un élargissement des valeurs dynamiques dans le circuit décrit est possible en donnant aux intégrateurs de très larges constantes de temps qui paralysent la transmission de la parole et des données exigeant une adaptation rapide.
L'invention a pour but la réalisation d'un circuit de codage-décodage delta basé sur l'adaptation de la quantification hybride, c'est-à-dire RC, dans laquelle l'accroissement du quantum, pour une variation de la dynamique du signal d'entrée, est proportionnel à la taille du quantum, le circuit destiné à adapter la quantification étant simple et peu coûteux.
Une solution existante utilise des amplificateurs ou circuits à plusieurs secteurs, présentant une caractéristique exponentielle de diode, ce qui pose des problèmes en raison d'une réalisation très sophistiquée, volumineuse et coûteuse et en raison également d'un réglage très précis demandé pour chaque cas de modulation. En 1975, Canniff a réalisé une adaptation à l'aide d'un amplificateur à plusieurs secteurs, dans lequel le logarithme du quantum est en outre considéré.
L'invention sera décrite plus en détail en regard des dessins annexés à titre d'exemples nullement limitatifs et sur lesquels
les figures 1 à 4 sont des schémas de formes de réalisation de l'art antérieur ; et
les figures 5 à 7 sont des schémas de formes de réalisation du circuit selon l'invention, la figure 6 étant un graphique représentatif du fonctionnement de l'invention.
les figures 1 à 4 sont des schémas de formes de réalisation de l'art antérieur ; et
les figures 5 à 7 sont des schémas de formes de réalisation du circuit selon l'invention, la figure 6 étant un graphique représentatif du fonctionnement de l'invention.
La figure 5 représente le circuit selon l'invention destiné à une adaptation de quantification à double étage pour des codeurs-décodeurs delta hybrides destinés à des circuits à double alimentation, et la figure 6 représente le circuit selon l'invention destiné à une adaptation de quantification à double étage pour des codeurs-décodeurs delta hybrides destinés à des circuits à une seule alimentation.
Dans le circuit d'adaptation de quantification hybride selon l'invention,le rapport signal/bruit est de valeur maximale sur toute la plage dynamique ; ce circuit fonctionne de manière flottante afin d'éviter toute erreur (convergence), et il est simple à réaliser.
Dans le circuit selon l'invention, le signal logique du bloc de quatre bits égaux commande logiquement les deux étages d'adaptation et il n'est pas seulement filtré comme cela a été le cas jusqu a présent.
L'adaptation peut également utiliser plus de deux étages, par simple duplication des éléments du circuit selon l'invention, bien que cela ne soit pas nécessaire aux valeurs dynamiques des signaux de la parole.
Le circuit selon l'invention d'adaptation à double étage comprend deux commutateurs à transistors à effet de champ T1 et T2, deux intégrateurs R3C1 et R4C2 et deux résistances R1 et R2 de charge. Le signal de la logique
E est appliqué aux grilles des transistors T1 et T2. Si le transistor T1 conduit, le condensateur C1 se charge sous la tension d'alimentation, ce qui correspond à l'adaptateur 3 de la figure 3, mais lorsque le transistor T2 conduit, la charge du second condensateur C2 dépend de l'amplitude de la tension appliquée au condensateur C1, cette amplitude étant proportionnelle à l'amplitude du quantum. La courbe correspondant à l'utilisation du quantum est montrée sur la figure 7.
E est appliqué aux grilles des transistors T1 et T2. Si le transistor T1 conduit, le condensateur C1 se charge sous la tension d'alimentation, ce qui correspond à l'adaptateur 3 de la figure 3, mais lorsque le transistor T2 conduit, la charge du second condensateur C2 dépend de l'amplitude de la tension appliquée au condensateur C1, cette amplitude étant proportionnelle à l'amplitude du quantum. La courbe correspondant à l'utilisation du quantum est montrée sur la figure 7.
Le circuit selon l'invention remplace l'adapta- teur unique F du circuit de la figure 3.
notant donné que les amplificateurs opérationnels, employés le plus couramment dans les codeurs-décodeurs delta, peuvent être alimentés par une seule alimentation, on a conçu un circuit selon l'invention constituant également un double adaptateur, comme montré sur la figure 6. Le câblage et le fonctionnement de ce circuit ressortent de manière évidente du schéma du circuit de la figure 5.
Sur la figure 7, la courbe du signal après une première étape d'adaptation est indiquée en A et la courbe du signal après une seconde étape d'adaptation est indiquée en B.
il va de soi que de nombreuses modifications peuvent être apportées au dispositif décrit et représenté sans sortir du cadre de l'invention.
Claims (2)
1. Codeur-décodeur delta à adaptation de quantification hybride à double étage, caractérisé en ce qu'un adaptateur à double étage est monté entre une logique (E) et un modulateur (GJ.
2. Codeur-décodeur delta selon la revendication 1 caractérisé en ce que l'adaptateur à double étage comprend deux commutateurs à transistors (T1, T2) montés en série et dont les grilles sont reliées entre elles et à une entrée (a) une résistance (R1) de décharge et un condensateur (C1) d'intégration étant montés en parallèle entre, d'une part, le drain du premier commutateur (T1) et la source du second commutateur (T2) et, d'autre part, la masse, une résistance d'intégration (R3) étant montée entre le pôle positif de l'alimentation et la source du premier transistor (T1), et le drain du second transistor (T2) étant connecté à une résistance (R4) d'intégration à laquelle la seconde extrémité d'une résistance (R2 > de décharge, constituant également la sortie (b), et un condensateur (C2) d'intégration sont connectés en parallele, cette résistance et ce condensateur étant également reliés à la masse.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
YU201780A YU40399B (en) | 1980-08-11 | 1980-08-11 | Delta codec with a doubl stage hybrid quantization adaptation |
Publications (1)
Publication Number | Publication Date |
---|---|
FR2493637A1 true FR2493637A1 (fr) | 1982-05-07 |
Family
ID=25556505
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR8115462A Withdrawn FR2493637A1 (fr) | 1980-08-11 | 1981-08-10 | Codeur-decodeur delta a adaptation de quantification hybride a double etage |
Country Status (3)
Country | Link |
---|---|
DE (1) | DE3131590A1 (fr) |
FR (1) | FR2493637A1 (fr) |
YU (1) | YU40399B (fr) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2090952A5 (fr) * | 1970-04-29 | 1972-01-14 | Philips Nv | |
FR2391599A1 (fr) * | 1977-05-20 | 1978-12-15 | Europ Handelsges Anst | Installation pour la transmission de signaux d'information a l'aide d'une modulation delta a reglage numerique |
-
1980
- 1980-08-11 YU YU201780A patent/YU40399B/xx unknown
-
1981
- 1981-08-10 FR FR8115462A patent/FR2493637A1/fr not_active Withdrawn
- 1981-08-10 DE DE19813131590 patent/DE3131590A1/de not_active Withdrawn
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2090952A5 (fr) * | 1970-04-29 | 1972-01-14 | Philips Nv | |
FR2391599A1 (fr) * | 1977-05-20 | 1978-12-15 | Europ Handelsges Anst | Installation pour la transmission de signaux d'information a l'aide d'une modulation delta a reglage numerique |
Also Published As
Publication number | Publication date |
---|---|
YU40399B (en) | 1985-12-31 |
DE3131590A1 (de) | 1982-05-19 |
YU201780A (en) | 1982-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1143433A (fr) | Echantillonneur-bloqueur de tension produite par un multiplexeur de donnees sismiques | |
FR2487142A1 (fr) | Circuit et procede de conversion a/n ou n/a de signaux bipolaires utilisant une unique tension de reference | |
CA1126852A (fr) | Dispositif de traitement d'un signal d'analyse d'image | |
FR2606956A1 (fr) | Dispositif de conversion analogique-numerique comportant un dispositif de controle automatique de gain | |
EP2201689B1 (fr) | Quantificateur, convertisseur analogique-numerique comprenant un tel quantificateur, et recepteur ultra-large bande integrant un tel convertisseur | |
EP1085659A1 (fr) | Convertisseur numérique-analogique en courant | |
FR2530896A1 (fr) | Circuit de traitement de signaux sous forme d'impulsions | |
EP0562905B1 (fr) | Circuit à retard variable | |
FR2717917A1 (fr) | Montre comportant un dispositif de commande manuelle. | |
FR2806555A1 (fr) | Generateur de nombres pseudo-aleatoires | |
FR2774234A1 (fr) | Dispositif a semiconducteur | |
FR2726921A1 (fr) | Procede d'ajustage d'un parametre electrique d'un dispositif electronique, notamment d'un stimulateur ou d'un defibrillateur cardiaque, et dispositif le mettant en oeuvre | |
EP0359633B1 (fr) | Détectuer d'enveloppe logarithmique de signal analogique | |
CH500633A (fr) | Procédé et dispositif d'accord automatique sur une fréquence donnée, d'un circuit oscillant à fréquence réglable | |
EP0011534B1 (fr) | Procédé et dispositif de traitement d'un signal analogique, notamment pseudopériodique | |
EP0463964B2 (fr) | Système d'émission-réception d'ultrasons | |
FR2493637A1 (fr) | Codeur-decodeur delta a adaptation de quantification hybride a double etage | |
EP1665573B1 (fr) | Objet portatif a demodulation multiniveaux, couple inductivement a une station fixe | |
FR2876799A1 (fr) | Detection du passage par zero d'une tension alternative | |
FR2613560A1 (fr) | Egaliseur automatique pour transmission numerique | |
FR2645373A1 (fr) | Procede et dispositif de reduction du bruit sur un signal codable a plusieurs niveaux predetermines | |
FR2620283A1 (fr) | Dispositif de commande de la puissance de sortie d'un amplificateur fonctionnant en classe c | |
EP0047683A1 (fr) | Dispositif de détection d'erreurs d'un signal en code ternaire | |
EP4213413A1 (fr) | Dispositif récepteur, système, procédé de réception et méthode de communication par signal de lumière | |
FR3133282A1 (fr) | Procede de compensation d’un decalage interne en tension entre deux entrees d’un amplificateur . |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ST | Notification of lapse |