FR2463951A1 - Control of bidirectional data bus between peripheral and computer - using microprocessor contg. control memory and connected by unidirectional lines to peripheral and computer - Google Patents
Control of bidirectional data bus between peripheral and computer - using microprocessor contg. control memory and connected by unidirectional lines to peripheral and computer Download PDFInfo
- Publication number
- FR2463951A1 FR2463951A1 FR7921228A FR7921228A FR2463951A1 FR 2463951 A1 FR2463951 A1 FR 2463951A1 FR 7921228 A FR7921228 A FR 7921228A FR 7921228 A FR7921228 A FR 7921228A FR 2463951 A1 FR2463951 A1 FR 2463951A1
- Authority
- FR
- France
- Prior art keywords
- microprocessor
- computer
- peripheral
- bus
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
Description
L'invention se réfère à un dispositif de gestion d'une liaison bidirectionnelle entre un appareil périphérique et un ordinateur, ce dispositif comportant un microprocesseur. The invention relates to a device for managing a bidirectional link between a peripheral device and a computer, this device comprising a microprocessor.
Un ordinateur coopère avec divers types d'appareils périphériques pour pouvoir recevoir les données de base en vue d'un calcul désiré et pour pouvoir émettre les résultats de ce calcul. Parmi les appareils périphériques, on peut citer les machines à écrire, les bandes magnétiques ou un petit calculateur local servant de source de données pour l'ordinateur ou d'interface avec un réseau de transmission numérique. Chaque appareil périphérique est équipé d'un coupleur, qui assure la synchronisation avec l'ordinateur et l'adaptation des potentiels logiques. A computer cooperates with various types of peripheral devices in order to be able to receive the basic data for a desired calculation and to be able to transmit the results of this calculation. Peripheral devices include typewriters, magnetic tapes or a small local computer that serves as a data source for the computer or as an interface to a digital transmission network. Each peripheral device is equipped with a coupler, which ensures synchronization with the computer and adaptation of the logic potentials.
On a déjà conçu des dispositifs de gestion d'une liaison entre un tel coupleur et l'ordinateur à l'aide d'un microprocesseur, ou micro-ordinateur, qui est relié du point de vue commande à l'appareil périphérique et à l'ordinateur, et par lequel transitent les données dans les deux sens. Devices for managing a connection between such a coupler and the computer have already been designed using a microprocessor, or microcomputer, which is connected from the control point of view to the peripheral device and to the computer, and through which data travels back and forth.
L'utilisation d'un tel microprocesseur a l'avantage d'une grande flexibilité d'application, car l'adaptation à un certain type d'appareil périphérique est obtenue au niveau du logiciel (Software), c'està-dire de la microprogrammation du microprocesseur. The use of such a microprocessor has the advantage of great flexibility of application, because the adaptation to a certain type of peripheral device is obtained at the software level (i.e. microprocessor microprogramming.
Cependant, un tel microprocesseur doit être très puissant pour pouvoir gérer le trafic de données entre un ordinateur et un périphérique puissant. En outre, l'inscription de toutes les données à transférer dans un registre ou une mémoire du microprocesseur avant la ré-émission introduit un retard notable dans la transmission, qui parait d'autant plus inutile qu'une grande partie des données en transit n'est pas modifiée. However, such a microprocessor must be very powerful to be able to manage the data traffic between a computer and a powerful peripheral. In addition, the recording of all the data to be transferred in a register or a memory of the microprocessor before the re-transmission introduces a notable delay in the transmission, which seems all the more useless as a large part of the data in transit does not exist. is not changed.
L'invention vise un dispositif de gestion d'une liaison bidirectionnelle entre un appareil périphérique et un ordinateur à l'aide d'un microprocesseur, ce dispositif n'introduisant un retard sur les signaux à transmettre que lorsque les données sont à modifier. Ainsi, la puissance du microprocesseur et le retard subi par les données en transit sont réduits. The invention relates to a device for managing a bidirectional link between a peripheral device and a computer using a microprocessor, this device only introducing a delay in the signals to be transmitted when the data is to be modified. Thus, the power of the microprocessor and the delay suffered by the data in transit are reduced.
L'invention a pour objet un dispositif de gestion d'une liaison bidirectionnelle entre un appareil périphérique et un ordinateur, ce dispositif comportant un microprocesseur, caractérisé par le fait que la liaison est constituée d'un bus de données, auquel ont accès l'entrée/sortie de l'ordinateur, l'entrée/sortie de l'appareil périphérique et l'entrée et la sortie "données" dudit microprocesseur. The subject of the invention is a device for managing a bidirectional link between a peripheral device and a computer, this device comprising a microprocessor, characterized in that the link consists of a data bus, to which the input / output of the computer, input / output of the peripheral device and input and output "data" of said microprocessor.
Ci-après, l'invention sera décrite plus en détail à l'aide d'un exemple de réalisation en référence à la figure unique qui montre sous forme schématique un dispositif de gestion selon l'invention. Below, the invention will be described in more detail using an embodiment with reference to the single figure which shows in schematic form a management device according to the invention.
Le dispositif selon l'invention est inséré entre l'entrée/sortie d'un ordinateur (borne 1) et l'entrée/sortie d'un appareil périphérique (borne 2). La liaison entre ces deux bornes est constituée par un bus bidirectionnel 3, auquel sont également reliées l'entrée 4 et la sortie 5 d'un microprocesseur 6 d'une structure classique. Le bus 3 est susceptible de transmettre des données sous forme de neuf bits en parallèle, dont huit constituent un mot de données, et dont le neuvième bit est un bit d'imparité. The device according to the invention is inserted between the input / output of a computer (terminal 1) and the input / output of a peripheral device (terminal 2). The connection between these two terminals is constituted by a bidirectional bus 3, to which are also connected the input 4 and the output 5 of a microprocessor 6 of a conventional structure. Bus 3 is capable of transmitting data in the form of nine bits in parallel, eight of which constitute a data word, and the ninth bit of which is an evenness bit.
Le microprocesseur 6 comporte une mémoire de commande 7, qui est une mémoire morte, permettant de stocker 2000 microinstructions de 28 bits chacune. Cette mémoire est associée dtune part à un registre 8 d'instructions, et d'autre part à un organe de calcul d'adresses 9. The microprocessor 6 comprises a control memory 7, which is a read-only memory, making it possible to store 2000 microinstructions of 28 bits each. This memory is associated on the one hand with a register 8 of instructions, and on the other hand with an address calculation unit 9.
Le registre 8 commande par son contenu la suite des instructions.The register 8 controls by its content the following instructions.
Ces commandes sont symbolisées sur la figure par des flèches qui sont associées à des inscriptions d'une lettre K suivie de chiffres, qui indiquent certains bits du contenu du registre dtinstructions 8.These commands are symbolized in the figure by arrows which are associated with inscriptions of a letter K followed by numbers, which indicate certain bits of the content of the instruction register 8.
La partie "données" du microprocesseur 6 comporte en particulier une mémoire locale 10, deux registres de calcul 11 et 12 et un organe de traitement d'informations 13. En outre, on y voit un registre 14 pour les bits de poids fort de l'adresse de la mémoire locale 10, les bits de poids faible étant définis directement par les derniers quatre bits du registre 8. The "data" part of the microprocessor 6 comprises in particular a local memory 10, two calculation registers 11 and 12 and an information processing member 13. In addition, there is seen there a register 14 for the most significant bits of the address of the local memory 10, the least significant bits being defined directly by the last four bits of the register 8.
L'organe de traitement d'informations 13 permet de faire les opérations logiques ou arithmétiques sur l'une ou les deux données arrivant sur ces entrées 4 et 15. L'entrée 4 est constituée par l'entrée données du microprocesseur 6, et l'entrée 15 est reliée à la sortie d'un multiplexeur 16, qui transmet soit les informations sortant du registre 12 de calcul, soit huit bits du registre 8. Le contenu du registre 11 peut soit être rangé dans la mémoire locale 10, soit être émis sur le bus 3 à travers un multiplexeur 17 et la sortie 5 du microprocesseur. The information processing unit 13 makes it possible to perform the logical or arithmetic operations on one or both of the data arriving at these inputs 4 and 15. The input 4 is constituted by the data input of the microprocessor 6, and the input 15 is connected to the output of a multiplexer 16, which transmits either the information leaving the calculation register 12, or eight bits of register 8. The content of register 11 can either be stored in local memory 10 or be emitted on the bus 3 through a multiplexer 17 and the output 5 of the microprocessor.
Le registre 12 peut être relu sur l'entrée 15 de l'organe de traitement. En outre, la sortie du registre 12 est reliée à une borne 18, par laquelle on émet des informations d'adresses sur le coupleur associé. Les bits de poids fort du registre 12 peuvent en outre être chargés dans le registre 14 qui définit un bloc de la mémoire locale. The register 12 can be read over the input 15 of the processing device. In addition, the output of register 12 is connected to a terminal 18, by which address information is transmitted on the associated coupler. The most significant bits of register 12 can also be loaded into register 14 which defines a block of the local memory.
La commande de l'organe de traitement d'informations en fonction du contenu du registre 8 autorise ou non le contrôle de parité sur le bus. The control of the information processing unit as a function of the content of the register 8 authorizes or not the parity check on the bus.
L'information issue de l'organe de traitement d'informations 13 peut être rangée dans le registre 11 ou dans le registre 12 ou elle sera perdue, selon la micro-instruction en vigueur. The information from the information processing unit 13 can be stored in the register 11 or in the register 12 or it will be lost, depending on the micro-instruction in force.
Les deux registres 11 et 12 peuvent être décalés d'un bit à gauche ou à droite. Ils sont considérés dans ce cas comme un registre unique de seize bascules. Le décalage est toujours un décalage logique ouvert. The two registers 11 and 12 can be shifted by one bit to the left or to the right. They are considered in this case as a single register of sixteen scales. The offset is always an open logical offset.
La mémoire locale 10 est composée de 256 cellules pour neuf bits chacune. Elle est adressée pour les quatre poids faibles directement par quatre bits de la micro-instruction, et pour les quatre bits de poids fort par le registre 14. The local memory 10 is composed of 256 cells for nine bits each. It is addressed for the four least significant bits directly by four bits of the micro-instruction, and for the four most significant bits by register 14.
Durant un cycle d'horloge, on peut accéder à la mémoire locale soit en lecture, soit en écriture. During a clock cycle, one can access the local memory either in reading or in writing.
Le registre 14 permet de préserver lors d'un appel de sousprogramme ou d'un changement de traitement le numéro courant du bloc au travail en vue d'une commande ultérieure de retour. The register 14 makes it possible to preserve, during a subprogram call or a change in processing, the current number of the block at work with a view to a subsequent return command.
Le multiplexeur 17 sélectionne et émet sur ordre d'une microinstruction soit les signaux sortant de la mémoire locale adressée 10, soit le contenu du registre 11, pour être émis sur le bus. Le bus 3 est en technologie "trois états". On trouve donc des émetteurs et des récepteurs tout le long de son parcours. Parmi les émetteurs, on trouve le multiplexeur 17 (sortie 5), l'ordinateur (à travers la borne 1) et l'appareil périphérique (à travers la borne 2). Les récepteurs sont l'organe de traitement 13 (à travers la borne 4) et également l'ordinateur et le périphérique (à travers les bornes 1 et 2). The multiplexer 17 selects and transmits, on the order of a microinstruction, either the signals leaving the addressed local memory 10, or the content of the register 11, to be transmitted on the bus. Bus 3 is in "three states" technology. One thus finds transmitters and receivers all along its course. Among the transmitters, we find the multiplexer 17 (output 5), the computer (through terminal 1) and the peripheral device (through terminal 2). The receivers are the processing unit 13 (through terminal 4) and also the computer and the peripheral (through terminals 1 and 2).
Un seul des émetteurs du bus 3 peut être validé à la fois. Only one of the transmitters on bus 3 can be validated at a time.
En effet, les commandes d'émission sont issues d'un seul champs de la micro-instruction. Seul l'émetteur de l'appareil périphérique peut théoriquement entrer en conflit avec les deux autres, mais sa commande étant validée seulement lorsqu'il y a dialogue avec le microprocesseur, le contrôle d'exclusivité à ce niveau reste sous la responsabilité du microprogramme.Indeed, the transmission commands come from a single field of the micro-instruction. Only the transmitter of the peripheral device can theoretically come into conflict with the other two, but its command being validated only when there is dialogue with the microprocessor, the control of exclusivity at this level remains under the responsibility of the firmware.
L'organe de traitement d'informations 13 est toujours récepteur du bus 3, que celui-ci soit validé ou non. Le microprogramme exploite ou non le bus et contrôle ou non la parité en fonction de ce qui est demandé à l'organe de traitement d'informations 13. The information processing unit 13 is always a receiver of the bus 3, whether this is validated or not. The microprogram operates or not the bus and checks or not the parity according to what is requested from the information processing unit 13.
La liaison avec le coupleur à travers la borne 18 est une ligne unidirectionnelle à huit bits en parallèle, et permet la transmission des ordres ou adresses. Le coupleur répond par un acquittement, qui arrive par une borne 19 sur l'organe de calcul d'adresses 9. The link with the coupler through terminal 18 is a unidirectional line with eight bits in parallel, and allows the transmission of orders or addresses. The coupler responds with an acknowledgment, which arrives via a terminal 19 on the address calculator 9.
Le fonctionnement du dispositif selon l'invention est le suivant
Si un transfert direct de données vers un périphérique est souhaité, l'ordinateur s'adresse d'abord au microprocesseur, qui est associé à ce périphérique. Dès que le microprocesseur est disponible, il invite l'ordinateur à lui communiquer - à travers la borne 4 - l'ordre de transfert. Le microprocesseur exécute ensuite cet ordre en signalant à travers la borne 18 au périphérique que les données, c'est-à-dire un octet de-bits, qui se trouvent sur le bus 3, sont à sa disposition.The operation of the device according to the invention is as follows
If direct data transfer to a device is desired, the computer first addresses the microprocessor, which is associated with that device. As soon as the microprocessor is available, it invites the computer to communicate to it - via terminal 4 - the transfer order. The microprocessor then executes this order by signaling through terminal 18 to the peripheral that the data, that is to say a byte of bits, which are on bus 3, are at its disposal.
Le périphérique, resp. le coupleur répond par un acquittement à travers la borne 19. Si plusieurs octets sont à transférer en suite, le microprocesseur invite, après la réception du premier acquittement, l'ordre nateur à livrer un nouvel octet sur le bus 3. Puis il signale au périphérique concerné la disponibilité de cet octet, et ainsi de suite. On constate donc qu'en cas de transfert direct d'une succession d'octets vers un périphérique, ces données transitent sur le bus sans être mémorisées temporairement dans la mémoire du microprocesseur.The device, resp. the coupler responds with an acknowledgment through terminal 19. If several bytes are to be transferred in succession, the microprocessor invites, after receiving the first acknowledgment, the ordering processor to deliver a new byte on bus 3. Then it signals to the device concerned the availability of this byte, and so on. It can therefore be seen that in the case of a direct transfer of a succession of bytes to a peripheral, this data passes over the bus without being temporarily stored in the memory of the microprocessor.
Le bus 3 est donc "transparent" pour les données et le microprocesseur ne sert qu'à surveiller le transit. Bien sur, ces données peuvent faire, lors de leur transit sur le bus, l'objet d'une vérification du bit de parité par le microprocesseur, qui se trouve alors en dérivation sur le bus.Bus 3 is therefore "transparent" for the data and the microprocessor is only used to monitor the transit. Of course, this data can, during its transit on the bus, be the subject of a verification of the parity bit by the microprocessor, which is then in bypass on the bus.
Cette "transparence" du bus, c'est-à-dire sa capacité de faire transférer des données directement sur un périphérique, n'empoche pas le dispositif selon l'invention d'agir classiquement. Dans ce cas, le microprocesseur reçoit de l'ordinateur des données, il les mémorise et modifie par ses propres moyens de calcul et sous commande d'un microprogramme adéquat, et il remet enfin ces données modifiées sur le bus 3 pour que le périphérique les regoive. This "transparency" of the bus, that is to say its ability to transfer data directly to a peripheral, does not prevent the device according to the invention from acting conventionally. In this case, the microprocessor receives data from the computer, it stores and modifies it by its own calculation means and under the command of an adequate firmware, and it finally delivers this modified data to bus 3 so that the peripheral can regoive.
Le microprocesseur comporte en outre un décodeur 20 recevant certains éléments d'une micro-instruction et délivrant des signaux de commande pour provoquer des actions isolées dans des ensembles logiques externes. Par un organe indicateur 21, on peut, sous la commande de la micro-instruction en vigueur, faire valoir certains signaux externes pour modifier la suite des micro-instructions dans le cas d'un branchement conditionnel. The microprocessor further comprises a decoder 20 receiving certain elements of a microinstruction and delivering control signals to cause isolated actions in external logic assemblies. By an indicating member 21, it is possible, under the command of the micro-instruction in force, to assert certain external signals to modify the sequence of micro-instructions in the case of a conditional connection.
Grâce à un dispositif de priorité 22, on peut interrompre un microprogramme en cours de traitement en préservant son contexte, et initialiser le traitement plus prioritaire correspondant à la demande de suspension en cours. Cette suspension n'est autorisée qu'à certains endroits du microprogramme. Thanks to a priority device 22, it is possible to interrupt a firmware during treatment while preserving its context, and to initialize the higher priority treatment corresponding to the request for suspension in progress. This suspension is only allowed in certain places in the firmware.
La structure du microprocesseur n'a été exposé ci-dessus qu'à titre d'exemple, et on peut, sans sortir du cadre de l'invention, utiliser un microprocesseur différent, en particulier en ce qui concerne le format des informations et les détails opératifs, pourvu que le branchement de ce microprocesseur par rapport au bus 3 ne soit pas modifié. Sous ces conditions, l'avantage principal de l'invention, à savoir la transparence et la rapidité du bus 3 reliant les bornes 1 et 2, est assuré. Lorsque les informations peuvent transiter entre les bornes 1 et 2 sans changement, le microprocesseur se contente d'observer cette opération de transit et de vérifier l'imparité des différents mots. Le microprocesseur n'émet les informations sur le bus 3 (à travers la sortie 5) que lorsque le microprogramme en cours exige une intervention. The structure of the microprocessor has been explained above only by way of example, and it is possible, without departing from the scope of the invention, to use a different microprocessor, in particular as regards the format of the information and the operational details, provided that the connection of this microprocessor with respect to bus 3 is not modified. Under these conditions, the main advantage of the invention, namely the transparency and speed of the bus 3 connecting terminals 1 and 2, is ensured. When the information can pass between terminals 1 and 2 without change, the microprocessor is content to observe this transit operation and to check the imparity of the different words. The microprocessor only transmits information on bus 3 (through output 5) when the current firmware requires intervention.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR7921228A FR2463951B1 (en) | 1979-08-23 | 1979-08-23 | DEVICE FOR MANAGING A LINK BETWEEN A PERIPHERAL DEVICE AND A COMPUTER |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR7921228A FR2463951B1 (en) | 1979-08-23 | 1979-08-23 | DEVICE FOR MANAGING A LINK BETWEEN A PERIPHERAL DEVICE AND A COMPUTER |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2463951A1 true FR2463951A1 (en) | 1981-02-27 |
| FR2463951B1 FR2463951B1 (en) | 1985-10-11 |
Family
ID=9229029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR7921228A Expired FR2463951B1 (en) | 1979-08-23 | 1979-08-23 | DEVICE FOR MANAGING A LINK BETWEEN A PERIPHERAL DEVICE AND A COMPUTER |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2463951B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0325544A2 (en) * | 1988-01-22 | 1989-07-26 | Neopost Industrie | Normal/transparent mode postage meter |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2409551A1 (en) * | 1977-11-21 | 1979-06-15 | Cii Honeywell Bull | QUICK COUPLER FOR TRANSMISSION LINE OR COMPUTER PERIPHERALS USING A SPECIAL MICROINSTRUCTION STRUCTURE |
| EP0006436A1 (en) * | 1978-06-26 | 1980-01-09 | International Business Machines Corporation | Input/output data controller in a data processing system |
-
1979
- 1979-08-23 FR FR7921228A patent/FR2463951B1/en not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2409551A1 (en) * | 1977-11-21 | 1979-06-15 | Cii Honeywell Bull | QUICK COUPLER FOR TRANSMISSION LINE OR COMPUTER PERIPHERALS USING A SPECIAL MICROINSTRUCTION STRUCTURE |
| EP0006436A1 (en) * | 1978-06-26 | 1980-01-09 | International Business Machines Corporation | Input/output data controller in a data processing system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0325544A2 (en) * | 1988-01-22 | 1989-07-26 | Neopost Industrie | Normal/transparent mode postage meter |
| EP0325544A3 (en) * | 1988-01-22 | 1990-08-16 | Neopost Industrie | Normal/transparent mode postage meter |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2463951B1 (en) | 1985-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0006436B1 (en) | Input/output data controller in a data processing system | |
| FR2480460A1 (en) | DEVICE FOR TRANSFERRING INFORMATION BETWEEN MAIN UNITS OF A DATA PROCESSING SYSTEM AND A CENTRAL SUBSYSTEM | |
| EP0394114B1 (en) | Multifunctions coupler between a central processing unit of a computer and several peripheral devices of this computer | |
| FR2480458A1 (en) | DEVICE FOR TRANSFERRING INFORMATION BETWEEN UNITS OF A DATA PROCESSING SYSTEM | |
| FR2489578A1 (en) | ORGANIZATION STRUCTURE FOR BUFFER MEMORY | |
| FR2503899A1 (en) | METHOD AND DEVICE FOR TRANSMITTING DIGITAL DATA | |
| FR2478845A1 (en) | DATA PROCESSING EQUIPMENT COMPRISING A DIAGNOSTIC APPARATUS, AND METHOD FOR ESTABLISHING COMMUNICATION BETWEEN THE DIAGNOSTIC APPARATUS AND A MAIN PROCESSOR OF THE EQUIPMENT | |
| EP0267836B1 (en) | Algebraic coder of reed-solomon and bch block codes for use in digital telecommunication | |
| EP0837396B1 (en) | Atomic operation on a remote memory and device for performing this operation | |
| FR2479532A1 (en) | METHOD AND APPARATUS FOR MANAGING TRANSFERS OF INFORMATION BETWEEN A MEMORY SET AND THE DIFFERENT UNITS OF PROCESSING A DIGITAL INFORMATION PROCESSING SYSTEM | |
| EP0093479B1 (en) | Device for the resynchronisation of information originating from an incoming time multiplex for the transmission to an outgoing time multiplex | |
| EP0032862B1 (en) | Device for the superposition of successive data transfer phases between several units of a data processing system | |
| FR2536884A1 (en) | DATA TRANSFER NETWORK BETWEEN MULTIPLE PROCESSORS AND A MEMORY | |
| FR2463951A1 (en) | Control of bidirectional data bus between peripheral and computer - using microprocessor contg. control memory and connected by unidirectional lines to peripheral and computer | |
| FR2518781A1 (en) | DISTRIBUTED DATA PROCESSING ASSEMBLY AND TRANSMISSION CONTROLLER | |
| FR2759178A1 (en) | Memory management circuit for multi-user system with request and access priority | |
| EP0011540B1 (en) | Input-output interface device between a data switcher and a plurality of transmission lines | |
| EP0589743B1 (en) | Modular device for coupling and multiplexing different type buses | |
| FR2643166A1 (en) | MICROPROCESSOR WITH PIPELINE ARCHITECTURE COMPRISING AN INSTRUCTION FOR ACCESSING DATA IN EXTERNAL MEMORY, AND METHOD OF ACCESSING THESE DATA | |
| EP0575228B1 (en) | Method for loading a program into the program memory of a processor | |
| FR2371730A1 (en) | INPUT / OUTPUT INTERFACE CONTROL UNIT FOR AN INPUT / OUTPUT SUBSYSTEM | |
| FR2686991A1 (en) | METHOD, SYSTEM AND PROCESSOR FOR COMMUNICATING BETWEEN A PLURALITY OF SUBASSEMBLIES OF EQUIPMENT | |
| FR2552286A1 (en) | Novel telephone responder | |
| EP0346420B1 (en) | Process for exchanging information in a multiprocessor system | |
| FR2484745A1 (en) | APPARATUS FOR TRANSMITTING, RECEIVING AND PROCESSING MESSAGES |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |