FI86678B - Klockaoterstaellningsanordning i synnerhet foer ett informationsoeverfoeringssystem, som anvaender tiddelningsmultiplexprincipen med fleraotkomst i en oeverfoeringsriktning. - Google Patents

Klockaoterstaellningsanordning i synnerhet foer ett informationsoeverfoeringssystem, som anvaender tiddelningsmultiplexprincipen med fleraotkomst i en oeverfoeringsriktning. Download PDF

Info

Publication number
FI86678B
FI86678B FI871691A FI871691A FI86678B FI 86678 B FI86678 B FI 86678B FI 871691 A FI871691 A FI 871691A FI 871691 A FI871691 A FI 871691A FI 86678 B FI86678 B FI 86678B
Authority
FI
Finland
Prior art keywords
phase
signal
clock
information
reset
Prior art date
Application number
FI871691A
Other languages
English (en)
Swedish (sv)
Other versions
FI871691A0 (fi
FI871691A (fi
FI86678C (fi
Inventor
Jean-Pierre Balech
Original Assignee
Trt Telecom Radio Electr
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Trt Telecom Radio Electr filed Critical Trt Telecom Radio Electr
Publication of FI871691A0 publication Critical patent/FI871691A0/fi
Publication of FI871691A publication Critical patent/FI871691A/fi
Publication of FI86678B publication Critical patent/FI86678B/fi
Application granted granted Critical
Publication of FI86678C publication Critical patent/FI86678C/fi

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)

Description

1 86678
Kellonpalautusjärjestelmä erityisesti informaationsiirtojär-jestelmää varten, joka käyttää aikajakoista monipääsyperiaa-tetta yhdessä siirtosuunnassa 5 Esillä oleva keksintö liittyy kellonpalautusjärjeste- lyyn erityisesti tiedonsiirtojärjestelmään, joka käyttää ai-kajakoista monipääsyperiaatetta (TDMA) yhdessä siirtosuunnassa, järjestelmän muodostuessa keskusasemasta ja etäisase-mista, kullakin asemalla ollessa ainakin yksi lähetinpiiri 10 ja yksi vastaanotinpiiri, informaation, joka lähetetään keskusaseman lähetinpiirillä etäisaseman vastaanotinpiirille, ollessa aikajakomultipleksoitu ja synkronoitu vaihelukitun silmukan avulla, joka tuottaa ainakin multipleksoidun kellosignaalin, kun taas informaatio, joka lähetetään etäisase-15 mien lähetinpiireillä, lähetetään keskusaseman vastaanotinpiirille mainitun TDMA-periaatteen mukaisesti ja synkronoidaan kellonpalautusjärjestelyllä, joka sisältää ainakin vai-hevertailijän, ohjelmoitavan taajuusjakajan, oskillaattorin, joka syöttää vertailusignaalin ohjelmoitavalle taajuusjaka-20 jalle.
Tällaiset kellonpalautusjärjestelyt ovat hyvin tunnettuja, erityisesti järjestely, joka on selostettu US-pa-tenttijulkaisussa 3 983 498. Mainitussa patenttijulkaisussa kellonpalautusjärjestely käyttää ohjaamattoman oskillaatto-25 rin ulostulosignaalia vertailusignaalina, tämä ulostulosignaali jaetaan ohjelmoitavan jakajan avulla ja sitä verrataan tämän jälkeen vaihevertailijän avulla signaaliin, joka kuljettaa binääri-informaatiokomponentteja nopeudella 24 kbit/s, vaihevertailijän ulostulon ollessa takaisinkytketty 30 ohjelmoitavan jakajan ohjaussisääntuloon sen jaon muuntamiseksi ja siten johtaa sisääntulon informaatiokomponenttien synkronointia.
Tällaisen järjestelyn, joka käyttää ohjaamatonta oskillaattoria, ensimmäinen haitta on, että sen ulostulossa 35 säilyy jäännösvärinää, joka ei ole hyväksyttävissä informaatiokomponenttien tehokasta ja tarkkaa käsittelyä varten.
2 86678 näin vieläkin selvemmin, kun siirtonopeus on luokkaa Mbit/s.
Tällaisen järjestelyn toinen haitta on, että vaihe-vertaili jasta, jonka ulostulo ei ole "tasoitettu", on seurauksena ohjelmoitavan jakajan liian karkea kvantisointi no-5 pean ja tarkan synkronoinnin saamiseksi.
Esillä olevan keksinnön kohteena on aikaansaada yllä määritellyn tyyppinen järjestely, jolla ei ole keksinnön tason mukaisen järjestelyn haittoja.
Tätä päämäärää varten on ensimmäisessä kappaleessa 10 kuvatun tyyppiselle kellonpalautusjärjestelylle ominaista, että se muodostuu kaksoissilmukasta nopeaa vaiheen uudel-leenasettamista varten, jolloin ensimmäinen silmukka mahdollistaa taajuusasetuksen toteuttamisen ja sisältää mainitun oskillaattorin, joka on lukittu multipleksoituun kellosig-15 naaliin ja joka puolestaan syöttää mainitun vertailusignaa-lin toiseen silmukkaan, joka varmistaa paikallisen signaalin vaiheen uudelleenasetuksen vastaanotettukin tietoihin nähden ja sisältää mm. vaihevertailijän ja ohjelmoitavan taajuusja-kajän.
20 Keksinnön kohteena on aikaansaada tehokas ja nopea kellonpalautus mitä tulee synkronointivaiheille määrättyjen oktettien lukumäärään. Tämän oktettien lukumäärän täytyy olla mahdollisimman alhainen verrattuna kehystä kohti olevien oktettien kokonaismäärään. Samanaikaisesti kellonpalautuksen 25 täytyy tyydyttää tarkkuus- ja värinänpienennysvaatimukset. Keksinnön perusidea on käyttää multipleksoitua kellosignaalia, joka on stabiili ja tarkka, vaihelukitun kaksoissilmukan tehokkaaseen taajuuden asetukseen, tämän kaksoissilmukan, jonka taajuutta tällä tavoin ohjataan, sittensuoritta-30 essa nopean vaiheen uudelleenasetuksen.
Keksinnössä ohjelmoitavaa jakajaa voi edeltää sekven-tiaalinen digitaalinen suodin, jota käytetään keskiarvoista-maan sisääntuloinformaatio mainittua ohjelmoitavaa jakajaa varten. Täten kellonpalautusjärjestely on edullisesti ja no-35 peasti asetettu taajuudelleen ja tarkasti asetettu mitä tulee sen vaiheeseen.
Il 3 86678
Lisäksi kellonpalautusjärjestelylle on tunnusomaista, että mainitulla ohjatulla oskillaattorilla tuotetun vertailusignaalin taajuus on mainitun multipleksoidun kellosignaalin taajuuden monikerta. Kellonpalautuksen hetkel-5 listä tarkkuutta on siten kasvatettu, koska kaksoissilmukan lukitseminen multipleksoituun kellosignaaliin on suoritettu suurella taajuudella.
Seuraava selitys, joka annetaan esimerkin muodossa viitaten oheisiin piirroksiin, tekee paremmin ymmärretyksi 10 kuinka keksintö voi olla toteutettu.
Kuvio 1 esittää kaavamaisesti tiedonsiirtojärjestelmän, joka käyttää keksinnön mukaista kellonpalautusjärjestelyä ; kuvio 2 esittää vaihelukitun silmukan, joka käyte-15 tään siirtosuunnassa keskusasemalta etäisasemille; kuvio 3 esittää keksinnön mukaisen kellonpalautus-j ärjestelyn; kuvio 4a esittää tilakaavion, joka liittyy toisessa silmukassa käytettyyn vaihevertailijaan, ja kuvio 4b esit-20 tää mainitun vaihevertailijän suppean piirikaavion; kuvio 5a esittää tilakaavion, joka liittyy sekventi-aaliseen digitaaliseen suotimeen, ja kuvio 5b esittää sekventiaalisen digitaalisen suotimen supistetun piiri-kaavion.
25 Kuvio 1 esittää kaavamaisesti tiedonsiirtojärjes telmän, jossa keksinnön mukaista kellonpalautusjärjestelyä käytetään. Esitetty järjestelmä on yhdestä pisteestä useaan pisteeseen tyyppinen radiolinkkijärjestelmä, jota yleisesti käytetään maaseutupuhelinlaitteistoissa. Yksi keskusasema 30 1 on yhteydessä n etäisaseman kanssa, esimerkiksi toistin- asema 2 ja pääasemat 3, 4, 5, ... Riippuen järjestelmän mallista mitä tulee tilaajien lukumäärään ja palveltavaan alueeseen, olemassa voi olla yksi tai useita toistinasemia tai toistinasemaa ei ole lainkaan.
35 Keskusaseman 1 keskusyksiköllä 10 siirretyt infor- maatiokomponentit syötetään binäärisignaalin B, johon on 4 86678 lisätty kellosignaali H, muodossa lähetinpiirin 11 modulaattorille, binäärisignaali B lähetetään toistinaseman 2 vas-taanotinpiirille 20 (tai useille vastaanotinpiireille, kun on olemassa useampia toistinasemia), binäärisignaali B ja 5 kellosignaali H, jotka on palautettu vaihelukitun silmukan 201 avulla, siirretään lähetinpiirille 21, joka lähettää binääri-informaatiokomponentit pääasemien 3, 4, 5,... useille vastaanotinpiireille 30, 40, 50, ...
Täten keskusasema 1 lähettää informaatiota moni-10 suuntaisesti ja samanaikaisesti n kappaleelle etäisasemia, jotka valitsevat niille tarkoitetut informaatiokomponentit, tämä on siirtosuunta, jota ilmaistaan multipleksoituna suuntana.
Käänteisesti, koska etäisasemat eivät voi kaikki 15 lähettää samanaikaisesti, niillä on tietty niille määrätty aikaväli, jonka aikana ne voivat lähettää informaationsa keskusasemalle, tämän tekniikan ollessa tunnettu aikajakoi-sena monipääsynä (TDMA) ja siten tätä siirtosuuntaa tullaan osoittamaan TDMA-suuntana.
20 Kunkin etäisaseman lähettämä informaatio on jaettu osiin, joita yleisesti kutsutaan paketeiksi.
Pakettien lukumäärä liittyy puhelinkanavien lukumäärään, jonka järjestelmä voi käsitellä. Puhelinkanavien lisäksi on ennalta määrätty määrä paketteja varattu järjes-25 telmän hallintaan. Esimerkiksi kaksi pakettia voi liittyä, tarkoituksena hallinta, 30 pakettiin, joita käytetään puhelinkanavan siirtoon, mistä on seurauksena kokonaismäärä 32 pakettia. Jokaista pakettia kohden on lähetettävään informaatioon liittyvien oktettien lukumäärä valittu 30 siten, että todellinen siirtojakso on riittävän pitkä suhteessa aikaan, joka tarvitaan asettamaan lähetin- ja vas-taanotinpiiri toimintaan, mutta riittävän lyhyt suhteessa aikaan, joka tarvitaan informaation järjestämiseen paketteihin häiritsevien kaikujen välttämiseksi puhelinkeskuste-35 lun aikana. Siten 64 oktetin pituus puhdasta informaatiota vastaa esimerkiksi 8 ms paketinsiirtojaksoa. Palveluoktetit 5 86678 (esimerkiksi 8) lisätään näihin informaatio-oktetteihin siirron tehokkuuden parantamiseksi, mikä tuo mukanaan kasvun siirtonopeudessa. Ennalta määrätty määrä palveluoktet-teja on varattu todellista kellonpalautusta varten.
5 Eri paketit lähetetään pääasemien 3, 4, 5, jne.
lähetinpiireillä 31, 41, 51, jne. toistinaseman 2 vastaan-otinpiirille 22 (tai useille vastaanotinpiireille, kun on olemassa useampia toistinasemia), minkä jälkeen toistin-aseman 2 lähetinpiiri 23 lähettää paketit keskusaseman 1 10 lähetinpiirille 12.
Keksinnön mukaisesti on aikaansaatu kellonpalautus-järjestely (13, 24), joka on erityisesti sopiva tiedonsiirtojärjestelmään, joka käyttää aikajakoista monipääsy-periaatetta (TDMA) yhdessä siirtosuunnassa järjestelmän 15 muodostuessa keskusasemasta (1) ja etäisasemista (2, 3, 4, 5, ...), kullakin asemalla ollessa ainakin yksi lähetinpiiri (11, 21, 23, 31, 41, 51, ...) ja vastaanotinpiiri (12, 20, 22, 30, 40, 50, ...), informaatiokomponenttien, jotka lähetetään keskusaseman (1) vastaanotinpiirillä (11) 20 etäisasemien (2, 3, 4, 5, ...) vastaanotinpiireille (20, 30, 40, 50, ...), ollessa aikajakomultipleksoituja ja synkronoituja vaihelukitun silmukan avulla (201 , selostettu kuvion 2 yhteydessä), joka tuottaa muun muassa multi-pleksoidun kellosignaalin (H), kun taas informaatiokompo-25 nentit, jotka lähetetään etäisasemien (2, 3, 4, 5, ...) lähetinpiireillä (23, 31, 41, 51, ...) keskusaseman (1) vastaanotinpiirille (12) TDMA-periaatteen mukaisesti ja synkronoidaan kellonpalautusjärjestelyllä (13, 24), joka käsittää ainakin vaihevertailijän, ohjelmoitavan taajuus-30 jakajan ja oskillaattorin, joka syöttää vertailusignaalin ohjelmoitavalle taajuus jakajalle, mainitulle kellonpalautus järjestelylle (13, 24) ollessa tunnusomaista, että se muodostuu kaksoissilmukasta (selostettu kuvion 3 yhteydessä) nopeaa vaiheen uudelleenasettamista varten, ensimmäi-35 sen silmukan sisältäessä oskillaattorin, joka on lukittu multipleksoituun kellosignaaliin (H) ja joka itse syöttää 6 86678 vertailusignaalin toiselle silmukalle, joka sisältää muun muassa vaihevertailijän ja ohjelmoitavan taajuusjakajan.
Siten paketin lähettämisen aikana informaatiokompo-nentit syötetään lähetinpiirin (23, 31, 41, 51, ...) modu-5 laattorille binäärisignaalin B, johon on lisätty kello-signaali H, muodossa, kellon (H) ollessa varattu ainoastaan kiinnitys- ja näytteenottohetkiä varten.
Asemien (1, 2, ...) vastaanottovaiheen aikana infor-maatiokomponentit täytyy syöttää vastaanotinpiirin (12, 10 22, ...) demodulaattorin ulostuloon samassa binäärisignaa lin B' ja kellon H' muodossa. Koska ainoastaan binäärisig-naali B' lähetetään radion välityksellä, kello H' täytyy palauttaa demoduloidun binäärisignaalin muutoksista, ts. täytyy suorittaa kellonpalautusoperaatio.
15 Jotta varmistetaan, että tämä operaatio suoritetaan oikein, sitä ei voida suorittaa binääri-informaatiosignaa-lille, joka vastaa puhesignaalia, koska on olemassa vain hyvin pieni todennäköisyys, että muutos saadaan jokaisella lähetetyllä bitillä, yksi- tai nolla-jonojen ollessa melko 20 yleisiä puhesignaalissa. Tämän vuoksi kello-oktetit lähetetään jokaisen paketin lähetyksen alussa, millä tuotetaan muutos jokaisella lähetetyllä bitillä, kellon palautus-vaiheen ollessa välttämättä saavutettu näiden oktettien vastaanottamisen lopussa.
25 Käytetyssä tiedonsiirtojärjestelmässä on valittu neljätilainen modulaatio (4-QAM = 4-tilainen kvadratuuri-amplitudimodulaatio, mikä on ei-rajoittava valinta keksinnön toteuttamiselle), joten vastaanotetaan kaksi puoli-nopeuksista binäärikehystä ja ainoastaan puolet lähetet-30 tyjen muutosten lukumäärästä vastaanotetaan, mutta tämä määrä vastaanotetaan kahdesti.
Täten TDMA-siirtosuunnassa on esimerkiksi viisi oktettia varattu kellonpalautusta varten, toisin sanoen 40 bittiä tai 2 x 20 muutosta vastaanotinpiirin ulostulos-35 sa. Tapauksessa, jossa kellonpalautus tapahtuu vaihelukitun silmukan avulla, ajatus, että on mahdollista saada
II
7 86678 oikea taajuusstabiilisuus samanaikaisesti hyvin nopean vaiheenpalautuksen kanssa, on laajakatseinen ajatus ja tämä harkinta on johtanut hakijan näiden kahden toiminnon edulliseen jakamiseen. Multipleksoitua kellosignaalia H, 5 joka on palautettu vaihelukitun silmukan 201 avulla toistin-asemassa 2, käytetään kellonpalautusjärjestelyllä 24 tehokkaaseen taajuuden asetukseen, tämän signaalin H ollessa syötetty järjestelyn 24 yhteen sisääntuloon, jonka järjestelyn toinen sisääntulo vastaanottaa binäärisignaalin (2 10 binääridatavirtaa) vastaanotinpiirin 22 demodulaattorilla tapahtuvan demoduloinnin jälkeen, järjestelyn 24, jonka taajuutta näin ohjataan, sitten suorittaessa nopean vaiheen uudelleenasetuksen. Sama pätee keskusasemalle 1, kun on useita toistinasemia 2, kuten yleensä on laita; kello-15 signaali H lähetetään keskusyksikköön 10 liittyvällä logiikka järjestelyllä suoraan kellopalautusjärjestelyn 13 sisääntuloon tehokasta taajuudenasetusta varten, kun taas binää-risignaali (2 binääridatavirtaa) vastaanotinpiirin 12 demodulaattorilla tapahtuvan demoduloinnin jälkeen syötetään 20 järjestelyn 13 toiseen sisääntuloon, järjestelyn 13 sitten suorittaessa nopean vaiheen uudelleenasetuksen.
Kuvio 2 havainnollistaa vaihelukittua silmukkaa, jota käytetään siirtosuunnassa keskusasemalta etäisasemil-le, toisin sanoen multipleksoidussa suunnassa. Vaihelukittu 25 silmukka 201 (kuvio 1) tullaan nyt selostamaan lyhyesti kuvioon 2 viitaten, joka silmukka on varustettu lisäksi etäis-asemien (2, 3, 4, 5, ...) kussakin vastaanotinpiirissä (20, 30, 40, 50, ...) kellonpalautukseen multipleksointisuun-nassa.
30 Kellonpalautukseen liittyvät ongelmat esiintyvät sekä TDMA-suunnassa että multipleksoidussa suunnassa. Kuitenkin jälkimmäisessä tapauksessa on vain yksi lähettävä asema ja synkronointi suoritetaan aina samassa vaiheessa, vastakohtana TDMA-suunnalle, jolle synkronointi täytyy suo-35 rittaa kunkin paketin alussa. Ongelmat, jotka ovat nopeassa vaiheenpalautuksessa, puuttuvat siten multipleksoidussa 8 86678 suunnassa, mikä tekee mahdolliseksi realisoida vaihelukittu silmukka, jolla on riittävä inertia varmistamaan oikea taajuusstabiilisuus, jota taajuusstabiilisuutta käytetään TDMA-suunnassa, koska jokaiseen TDMA-vastaanotinpiiriin 5 (12, 22, kuvio 1) liittyy multipleksoitu lähetinpiiri (11, 21, kuvio 1), jonka multipleksoitu kellosignaali H on joko keskusaseman 1 keskusyksikköön 10 liittyvän logiikka järjestelyn tuottama signaali tai palautettu signaali, joka on läsnä toistinaseman 2 vastaanotinpiirin vaiheluki-10 tun silmukan 201 ulostulossa.
Vastaanotinpiirin 20 demodulaattori syöttää vaihe-lukitun silmukan 201 sisääntuloon 2 binääridatavirtaa AM ja Bm (seurauksena 4-vaihemodulaatiosta), joiden taajuus on H/4. Vaihelukitun silmukan 201 sisääntulo on muodostettu 15 derivointipiirillä 2010, joka suorittaa operaation |d/dt| (d/dt:n itseisarvo), jonka piirin tarkoituksena on palauttaa kahteen binääridatavirtaan AM ja sisältyvät kello-informaatiokomponentit ilmaisemalla muutosten koko summa.
Piirin 2010 ulostulo syöttää kelloinformaatiokompo-20 nentit nopeudella H/2 vaihevertailijän 2011 sisääntuloon, jonka vertailijan ulostulo on kytketty näytteenotto- ja pitopiirin 2012 sisääntuloon. Piirin 2010 toinen ulostulo ohjaa näytteenotto- ja pitopiirin 2012 avaamista ohjaussignaalin AT avulla, joka synnytetään, kun havaitaan muu-25 toksen puuttuminen, näytteenotto- ja pitopiirin 2012 itse asiassa palvellessa silmukkajännitteen tallentamista muutoksen puuttuessa. Piirin 2012 ulostulo on kytketty jänni-teohjatun oskillaattorin 2013 sisääntuloon, jonka ulostulosignaalilla on taajuus 8H. Kellosignaalin H palauttami-30 seksi oskillaattorin 2013 ulostulosignaali jaetaan luvulla 8 taajuusjakajapiirin 2014 avulla, jonka ulostulossa mainittu kellosignaali H tulee saataville. Tämä ulostulosignaali siirretään myös vaihevertailijalle 2011; itse asiassa kellosignaali jaetaan ensin luvulla 2 taajuusjakajapiirin 35 2015 avulla ja tämä H/2 taajuinen signaali syötetään vaihe- vertailijan 2011 toiseen sisääntuloon verrattavaksi H/2 9 86678 taajuiseen signaaliin, joka on läsnä vaihevertailijän ensimmäisessä sisääntulossa. Näin realisoidut vaihelukitun silmukan 201 parametrit optimoidaan sillä tavoin, että aikaansaadaan paras mahdollinen kompromissi taajuuden stabiili-5 suuden ja tämän stabiilisuuden saamiseksi tarpeellisen tie-donkeruuajan välillä.
Kuvio 3 esittää esillä olevan keksinnön mukaisen kellonpalautusjärjestelyn, jota järjestelyä käytetään TDMA-siirtosuunnassa ja johon kuviossa 1 viitataan viite-10 numerolla 24, kun se on sijoitettu toistinasemaan 2, ja viitenumerolla 13, kun se sisältyy keskusasemaan 1, TDMA-kellon palautusongelman ollessa olemassa ainoastaan tois-tinasemalla tai keskusasemalla. Kuviossa 3 keIlonpalautus-järjestely 24 on esitetty muodostettuna kahdella silmukal-15 la, jolloin ensimmäinen silmukka 24A on hyvin samanlainen kuin kuvion 2 yhteydessä selostettu vaihelukittu silmukka 201, pääeron ollessa, että siinä ei ole derivointipiiriä eikä näytteenotto- ja pitopiiriä. Tässä tapauksessa nämä piirit on tarpeettomasti, kuten tämä ensimmäinen silmukka 20 on, keksinnön perusidean mukaisesti edullisesti synkronoitu multipleksoidulla kellosignaalilla H ja tämän seurauksena kaikki kellonmuutokset ovat aina läsnä. Täten toistinase-malla 2 järjestelyn 24 sisääntulossa oleva signaali H on kellosignaali, joka on palautettu vaihelukitun silmukan 201 25 ulostulossa (keskusasemalla 1 signaalijärjestelyn sisääntulossa on kellosignaali H, jonka keskusyksikköön liittyvä logiikkajärjestely lähettää suoraan). Kellosignaali H syötetään täten tämän ensimmäisen silmukan 24A sisääntuloon, missä se jaetaan luvulla 2 taajuusjakajapiirin 241 avulla.
30 Piirin 241 ulostulo on kytketty vaihevertailijän 242 ulostuloon, joka täten vastaanottaa H/2 taajuisen signaalin. Vaihevertailijän 242 ulostulo on kytketty jänniteohjatun oskillaattorin 243 sisääntuloon, jonka ulostulossa signaalilla on taajuus 8H. Tämän jälkeen oskillaattorin 243 ulos-35 tulosignaali jaetaan luvulla 16 taajuuden jakajapiirin 244 avulla, jonka ulostulo on takaisinkytketty vaihevertailijän 10 86678 242 toiseen sisääntuloon tämän H/2 taajuisen signaalin vertaamiseksi H/2 taajuiseen signaaliin, joka on läsnä vertailijän 242 ensimmäisessä sisääntulossa. Näin on toteutettu optimaalinen taajuuden asetus. Toisen silmukan 24B 5 nopeaa vaiheenpalautusta varten käyttämä signaali on oskillaattorin 243 ulostulosignaali, joka on käsitelty ensimmäisessä silmukassa 24A ja jonka taajuus on asetettu tarkasti. Tämä 8H taajuinen signaali kerrotaan luvulla 2 (jotta saadaan 16H) taajuuskertojapiirin 245 avulla, mikä 10 mahdollistaa korjaustarkkuuden 1/32 bittiä (määritetty suhteessa arvoon H/2). Koska tarkkuus, joka tarvitaan TDMA-periaatteen mukaisesti toimivalle järjestelmälle asemien viiveiden ohjaamiseksi, on tarkkuus 1/8 bittiä (suhteessa arvoon H/2), pitäisi huomata, että tarkkuus on edullisesti 15 suhteessa vaihesäätöön 4 kertaa parempi. Kellonpalautus TDMA-suunnassa on tämän vuoksi vähennetty paikallissignaa-lin nopeavaiheiseen uudelleenasetukseen vastaanotetulla datalla. Vastaanotinpiirin 22 demodulaattori syöttää kaksi H/4 taajuista binääristä datavirtaa A^ ja BÄ (jotka ovat 20 tuloksena 4-vaiheisesta modulaatiosta) toisen silmukan 24B sisääntuloon. Toisen silmukan sisääntulo on muodostettu derivoivalla piirillä 246 operaation jd/dt|(d/dt:n absoluuttiarvo) , jolla piirillä on tarkoituksena palauttaa kelloinformaatiokomponentit, jotka sisältyvät kahteen bi-25 nääriseen datavirtaan AÄ ja BÄ, ilmaisemalla tässä sisääntulossa läsnäolevan signaalin muutokset. Piirin 246 ulostulona antamat kelloinformaatiokomponentit syötetään nopeudella H/2 vaihevertailijän 247 ensimmäiseen sisääntuloon, jonka toiseen sisääntuloon syötetään H/2 taajuinen signaa-30 li, jota verrataan signaaliin, joka on läsnä piirin 247 ensimmäisessä sisääntulossa. Tämä mainitun piirin 247 toiseen sisääntuloon syötetty vertailusignaali syötetään ohjelmoitavalla taajuusjakajalla 248, joka suorittaa jaon luvulla 30, 31, 32, 33 tai 34. Ohjelmoitava taajuusjakaja 35 vastaanottaa yhteen sen sisääntuloista vertailusignaalin, joka on asetettu taajuudelle 16H ja esiintyy ensimmäisen n 86678 silmukan kertojapiirin 245 ulostulossa varmistaen täten yhteyden ensimmäisen ja toisen silmukan välillä. 16H taajuinen signaali syötetään myös vaihevertailijalle 247 käytettäväksi vuorottavana kellona. Ohjelmoitava jakaja 248 5 jakaa 16H taajuisen signaalin luvulla 32, kun vaihevertai-lijan sisääntulossa olevan H/2 taajuisen signaalin vaiheet ovat identtiset, ja luvulla 30 tai 31, kun 16H taajuisella signaalilla on jaon jälkeen vaihejättö suhteessa piirin 246 ulostulossa esiintyvän TDMA-signaalin vaiheeseen, niin 10 että TDMA-signaalin vaihejohto siirretään sivuun, ja lopuksi luvulla 33 tai 34, kun 16H taajuisella signaalilla on jaon jälkeen vaihejohto suhteessa piirin 246 ulostulossa esiintyvän TDMA-signaalin vaiheeseen ja TDMA-signaalin vaihejätön siirtämiseksi sivuun. Näin vaihe aina korjataan 15 suhteessa TDMA-signaaliin proseduurin mukaisesti, joka tullaan selostamaan myöhemmin kuvion 4a yhteydessä, ja vaihe vertailijän 247 ulostuloinformaation mukaisesti, joka ilmoittaa vaiheen johtamisen, jättämisen tai yhtäsuuruuden. On selvää, että keskusaseman 1 kellonpalautusjärjestely 13 on 20 kokonaisuudessaan identtinen edellä kuvatun järjestelyn 24 kanssa.
Keksinnön lisäpiirteen mukaisesti kellonpalautusjärjestelylle, jonka toinen silmukka sisältää muun muassa ohjelmoitavan taajuusjakajan, on edelleen tunnusomaista, 25 että mainittua ohjelmoitavaa jakajaa edeltää sekventiaali-nen digitaalinen suodin. Itse asiassa informaatio, joka liittyy vaiheen jättöön, johtoon tai yhtäsuuruuteen ja joka syötetään vaihevertailijalla 247 ohjelmoitavalle jakajalle 248, on liian karkeaa käytettäväksi suoraan ohjausinformaa-30 tiona jakajaa varten, ja tästä syystä nämä informaatiokom-ponentit keskiarvoistetaan sekventiaalisen digitaalisen suotimen 249 avulla, joka tulkitsee vaihevertailijalta vastaanotetut informaatiokomponentit proseduurin mukaisesti, joka tullaan selostamaan myöhemmin (kuvio 5b). Sekven-35 tiaalincn digitaalinen suodin vastaanottaa myös 16H taajuisen signaalin, joka toimii jaksottavana kellona.
12 86678
Vaihevertailijän 247 ulostulo on kytketty sekventi-aalisen digitaalisen suotimen 249 sisääntuloon, joka ulostulossaan syöttää ohjaussignaalin jakokertoimia varten, joka signaali syötetään ohjelmoitavan jakajan 248 sisääntu-5 loon. Näin takaisinkytketty ohjelmoitava jakaja 248 tuottaa ulostuloonsa, joka on kytketty vastaanotinpiirin 22 sisääntuloon, TDMA-kellon kellosignaalin H', joka on tarpeen samalta etäisasemalta tulevien pakettien lukemiseksi, säädetään sitten uudelleen saman proseduurin mukaisesti 10 toiselta etäisasemalta lähetettyjen pakettien lukemiseksi, jne. Kellosignaali H' on identtinen kellosignaaliin H nähden mitä tulee sen taajuuteen, mutta sillä on vaihe, joka on lukittu sisääntulevaan datasignaaliin.
Jakaja 248, joka on ohjelmoitavissa esimerkiksi 15 luvulla 30, 31, 32, 33 tai 34 jakamista varten, muodostuu 8-bittisestä laskurista, joka on koottu kahdesta peräkkäin järjestetystä 4-bittisestä laskurista, ja takaisinkytketty vastaaviin desimaalisijanteihin 226, 225, 224, 223, 222 seuraavan taulukon mukaisesti: 13 86678
Bitti Bitti Bitti Bitti Bitti Bitti Bitti Bitti Laskurin 37 654321 arvo (128) (64) (32) (16) (8) (4) (2) (1) 222 11011110 52 23 1 1 0 1 1 1 1 1 224 11100000 225 11100001 226 11100010 227 11100011 1 0 228 11100100 229 11100101 230 11100110 231 11100111 232 11101000 1 5 233 1 1 1 0 1 0 0 1 234 11101010 235 11101011 236 11101100 237 11101101 20 238 1 1 1 0 1 1 1 0 239 11101111 240 11110000 241 11110001 242 11110010 25 243 11110011 244 11110100 245 11110101 246 11110110 247 11110111 30 248 11111000 249 11111001 250 11111010 251 11111011 252 11111100 35 253 1 1 1 1 1 1 0 1 254 1 1 1 1 1 1 1 0 255 11111111 14 86678 Näissä olosuhteissa edellä olevan taulukon mukaisesti ovat seuraavat väittämät voimassa, kun (desimaali-) laskuriarvo (tai laskurin sijainti) ennalta asetetulla hetkellä on 255: 5 luvulla 30 jakaminen vastaa laskurin arvoa 226; luvulla 31 jakaminen vastaa laskurin arvoa 225; luvulla 32 jakaminen vastaa laskurin arvoa 224; luvulla 33 jakaminen vastaa laskurin arvoa 223; luvulla 34 jakaminen vastaa laskurin arvoa 222.
10 Kun tutkitaan edellä olevaa taulukkoa laskurin arvojen 222, 223, 224, 225, 226, osalta, havaitaan, että bitit 7 ja 8 ovat aina tilassa 1, minkä seurauksena näihin kahteen, yhteenkytkettyyn, sisääntuloon syötetään jatkuvasti korkea taso. Huomataan myös, että bitit 5 ja 6 ovat 15 aina komplementaarisia ja että bitti 5 on aina samassa tilassa kuin bitit 3 ja 4, minkä seurauksena sisääntulot, jotka vastaavat bittejä 3, 4, 5, ovat keskenään yhteenkyt-kettyjä, ja sisääntulo, joka vastaa bittiä 5, on myös kytketty bitin 6 vastaavaan sisääntuloon invertteripiirin 20 kautta. Sisääntulot, jotka vastaavat bittejä 1, 2 ja 3, ovat kukin kytketty sekventiaalisen digitaalisen suotimen 249 jakokertoimen ohjausulostuloon. Täten, kun syötetään vastaaviin sisääntuloihin, jotka vastaavat bittejä 1, 2 ja 3: 25 binäärinen arvo 011, on vastaava jakokerroin 34; binäärinen arvo 111, on vastaava jakokerroin 33; binäärinen arvo 000, on vastaava jakokerroin 32; binäärinen arvo 100, on vastaava jakokerroin 31; binäärinen arvo 010, on vastaava jakokerroin 30.
30 Koska näin saatu ohjelmoitavan jakajan 248 kello- sisääntulosignaali on signaali, jolla on taajuus 16H läsnä kertojapiirin 245 ulostulossa, niin H taajuinen signaali, joka on lähetetty kohti vastaanottavaa piiriä 22 (kuvio 1), on läsnä portaan 4 ulostulossa (bitti 4) ja vaiheen uudel-35 leen asettava kellosignaali H/2, joka syötetään vaihever-tailijan 247 toiseen sisääntuloon, on portaan 5 ulostulossa (bitti 5) .
15 86678
Kuvio 4a on tilakaavio, joka liittyy toisessa silmukassa 24B käytettyyn vaihevertailijaan, kuvio 4b esittää tämän vaihevertailijän 247 pelkistetyn piirikaavion. Vertailuja 247 on digitaalinen vaihevertailija, joka itse 5 asiassa muodostuu sekventiaalisesta automaattisesta elimestä. Jaksottava kello on 16H taajuinen signaali ja impulssit, jotka syötetään automaattisen elimen sisääntuloihin, ovat peräisin toisaalta vastaanotetuissa datasignaaleissa olevien muutosten ilmaisusta, joka suoritetaan derivointi-10 piirillä 246, ja toisaalta vaiheen uudelleen asettavasta kellosignaalista ohjelmoitavan jakajan 248 portaan 5 ulostulossa.
Ulostulot kuljettavat pulssit, jotka liittyvät yhteen kolmesta mahdollisesta tilanteesta: vaihejohto, vaihejättö 15 tai vaiheiden samanlaisuus sisääntuloissa luetun sekvenssin mukaisesti ja yhdenmukaisesti alla selostettavan hilakaa-vion kanssa.
Scuraavan selostuksen oikeaa ymmärtämistä varten on impulssisignaali, joka vastaa vastaanotettua dataa ja jonka 20 derivointipiiri 246 antaa ulostulona, merkitty H1 (riippuen siitä onko se korkeassa vai matalassa tilassa) ja sen kesto on yhtä suuri kuin jaksottavan kellon 1 jakso; jakajan 248 ulostulona antamaa vaiheen uudelleen asettavaa kellosignaalia merkitään H2 tai H2 (riippuen siitä onko se korkeassa 25 tai matalassa tilassa). Signaalit H1, H1, H2 ja H2 ovat sisääntulomuuttuj ia.
Kuvion 4a kaaviossa voidaan määrittää kuusi tilaa esimerkiksi kolmen D-tyyppisen kiikun (FF1, FF2, FF3) avulla, jotka on lukittu 16H taajuiseen signaaliin. Tila EO on 30 alkutila (piirin aktivoinnin hetkellä tai syklin paluuhetkellä) , ja jos saatavilla oleva informaatio on H1, H2, on seuraava tila tila E1, joka on dekoodattu dekoodauslogiikan (lohko L1) avulla, joka muodostuu esimerkiksi logiikkapiirien ryhmästä, joiden sisääntuloihin sisääntulomuuttujät 35 ja kolmen D-kiikun ulostulotilat siirretään. D-kiikkujen ulostulotilat siirretään myös logiikkalohkon L1 kautta 16 86678 rekisterille RE, joka kuljettaa käyttökelpoisen informaation sekventiaaliselle digitaaliselle suotimelle, sellaisen informaation kuten vaiheviive DE, vaihejohto A, vaiheen yhtäsuuruus P, kohdistus C, pulssilaskurin nollaus RC, 5 joka on aikaansaatu sekventiaalisen digitaalisen suotimen sisääntuloon, ja T, joka ilmaisee signaalin H1 puuttumisen. Kun piiri on aktivoitu tai syklin alussa, kiikut nollataan (signaali R, joka on synkronointipulssi).
Siten, kun tilassa Eo on dekoodattu informaatio H1H2, 10 vaihevertailijän ulostulorekisterin nollaus-RC on asetettu sen korkeaan tilaan jaksottavan kellon jakson aikana pulssilaskurin nollauksen suorittamiseksi sekventiaalisen digitaalisen suotimen sisääntulossa. Kun informaatio H1H2 ilmaisee, että vastaanotetun datan kello H1 johtaa kellosignaa-15 lia H2, vertailijän rekisterin RE ulostulo C asetetaan sellaiseen tilaan, että pulssilaskuri voi laskea jaksottavan kellon (16H) jaksoja kunnes kello H2 itse kasvaa: tämä on siirtyminen tilaan E2, jonka aikana tapahtuu asetus ulostulolle LEAD (ulostulo A), joka on kytketty laskuriin sek-20 ventiaalisessa digitaalisessa suotimessa tyyppiä LEAD olevan informaation laskemiseksi. Kun signaali H2 menee alas, samalla kun signaali H1 on alatilassa, vaihevertailija palaa tilaan EO.
Kuitenkin, kun signaali H2 muuttuu matalaan tilaan, 25 samalla kun signaali H1 on yhä korkeassa tilassa, ilmaistaan kaksinkertainen muutos, mikä sitten aiheuttaa pulssi-laskurin nollautumisen, ja tapahtuu palaaminen tilaan E1, jota seuraa muutos tilaan E2, kun kello H2 siirtyy jälleen korkeaan tilaan, syklin tullessa silloin identtisestä ai-30 kaisemmin selostetun syklin kanssa, kun kello H1 muuttuu matalaan tilaan ennen kellosignaalia H2.
Sama proseduuri seuraa, kun informaatio H1H2 esiintyy uudelleen.
Kun tilassa EO dekoodataan informaatio H2H1, vaihe-35 vertailijan ulostulorekisterin RE nollaus-RC asetetaan sen korkeaan tilaan pulssilaskurin nollauksen suorittamiseksi I.
17 86678 sekventiaalisen digitaalisen suotimen sisääntulossa. Vaihe-vertailijan rekisterin RE ulostulo C asetetaan aikaansaamaan se, että impulssilaskuri laskee 16H taajuisen signaalin taajuudella, tämä on muutos tilaan E3; jos kellosignaa-5 li H2 menee alas ennenkuin kellosignaali H1 nousee, laskuri lopettaa laskemisen ja ilmaistaan muutoksen puuttuminen H1(T):ssa, mikä informaatio siirretään sekventiaalisen digitaalisen suotimen pulssilaskurille, ja tapahtuu palaaminen tilaan EO. Jos tämän kanssa vastakkaisesti kellosignaali 10 H1 nousee ennen kuin kellosignaali H2 menee alas, sisään-tuloinformaatio H2H1 ilmaisee silloin, että kellosignaali H1 on jäljessä kellosignaalia H2 ja rekisterin RE ulostulon C ohjaama pulssilaskuri lopettaa laskemisen hetkellä, jolla mainittu kellosignaali H1 nousee, tämä on muutos tilaan E4, 15 jonka aikana tapahtuu asettaminen ulostulolle LAG (ulostulo DE), joka on kytketty laskuriin sekventiaalisessa digitaalisessa suotimessa tyyppiä LAG olevan informaation laskemiseksi. Kun signaali H1 menee alas, vaihevertailija palaa tilaan EO. Sama sykli toistetaan, kun informaatio 20 H2H1 esiintyy uudelleen.
Lopuksi, kun tilassa EO dekoodataan informaatio H1H2, vaihevertailijän ulostulorekisterin RE nollaus-RC asetetaan sen korkeaan tilaan impulssilaskurin nollauksen suorittamiseksi sekventiaalisen digitaalisen suotimen sisääntulos-25 sa. Tässä tapauksessa sisääntuloinformaatio ilmaisee, että kellosignaalit H1 ja H2 muuttuvat samanaikaisesti korkeaan tilaan ja ovat samassa vaiheessa, tämä on muutos tilaan E5, jonka aikana tapahtuu asetus ulostulolle PHASE-EQUALITY (ulostulo P), tämä ulostulo on kytketty laskuriin sekventi-30 aalisessa digitaalisessa suotimessa tyyppiä PHASE-EQUALITY tyyppiä olevan informaation laskemiseksi. Kun kellosignaalit H1 ja H2 menevät alas, vaihevertailija palaa tilaan EO. Tämä sykli toistetaan kunnes informaatio H1H2 esiintyy uudcl1 eun.
35 Tällä tavoin digitaalinen vaihevertailija edeltää sekventiaalista digitaalista suodinta ja syöttää sille is 86678 informaatiota, joka on tyyppiä LEAD, LAG, PHASE-EQUALITY.
Se tekee myös mahdolliseksi suorittaa sekventiaalisen digitaalisen suotimen pulssilaskurien nollausoperaatiot. Se myöskin siirtää laskentainformaation pulssilaskureille, jol-5 loin on mahdollista määrätä siirtymä kahden kellosignaalin Hl ja H2 nousevien reunojen välillä, jota informaatiota käytetään määrittämään täytyykö suorittaa jako luvulla 30 vai luvulla 31 tapauksessa, jossa on kyseessä LEAD-tyyppi-sen informaation samanaikainen siirto, tai luvulla 33 tai 10 34 tapauksessa, jossa on kyseessä LAG-tyyppisen informaa tion samanaikainen siirto. Jako luvulla 32 suoritetaan, kun siirretään PHASE-EQUALITY-tyyppistä informaatiota. Lopuksi digitaalinen vaihevertailija tekee mahdolliseksi, kun havaitaan muutoksen puuttuminen (muutos tilasta E3 tilaan EO), 15 asettaa ohjelmoitava jakaja uudelleen jakamaan luvulla 32 tätä informaatiota käyttäen.
Kuvio 5a on tilakaavio, joka liittyy sekventiaaliseen digitaaliseen suotimeen 249, joka on edullisesti sijoitettu digitaalisen vaihevertailijän 247 ja ohjelmoitavan jaka-20 jän 248 väliin. Kuvio 5b on sekventiaalisen digitaalisen suotimen pelkistetty piirikaavio. Sekventiaalinen digitaalinen suodin on myös muodostettu sekventiaalisella automaattisella elimellä, jonka jaksottava kellosignaali on myös 16H taajuinen signaali. Tämän automaattisen elimen 25 sisääntulot vastaanottavat informaatiota, jonka digitaalinen vaihevertailija 247 suoraan tai epäsuorasti syöttää. Suoraan käytettyä informaatiota ovat vaiheen samanlaisuus-informaatio P ja muutoksen puuttumiseen liittyvä informaatio T, ja epäsuorasti käytetty informaatio on tyyppiä 30 LEAD (A), LAG (DE) oleva informaatio sekä laskentainformaa-tio C. Kolmea viimeisintä informaatiotyyppiä käytetään kun on kuljettu vastaavasti laskurin C1 läpi, joka laskee LEAD-tyyppistä informaatiota, laskurin C2 läpi, joka laskee LAG-tyyppistä informaatiota, ja pulssilaskurin C3 läpi, 35 joka on jo mainittu kuvioon 4 liittyvän selityksen yhteydessä. Vaiheen samanlaisuus tyyppiä H olevan informaation P laskenta suoritetaan laskurilla C4.
19 86678
Sekventiaalinen digitaalinen suodin tulkitsee vaihe-vertailijan ulostulonaan antaman informaation seuraavien kriteerien mukaisesti.
Kun LEAD-tyypin 4 pulssia on laskettu tai samanaikai-5 sesti LEAD-tyypin 2 pulssia ja poikkeama ylittävät 8 bittiä, annetaan käsky jakaa luvulla 30, kun ilmaistu poikkeama on suurempi tai yhtä suuri kuin 8 bittiä, tai annetaan käsky jakaa luvulla 31, kun havaittu poikkeama on pienempi kuin 8 bittiä, kaikki tämä niin kauan kuin vastaan-10 otetaan LEAD-tyyppistä informaatiota. Heti kun yksi LEAD-tyyppinen informaatio tai yksi PHASE-EQUALITY-tyyppinen informaatio vastaanotetaan, asetetaan ohjelmoitava jakaja uudelleen jakamaan luvulla 32.
Kun on laskettu LAG-tyypin 4 pulssia tai samanaikai-15 sesti LAG-tyypin 2 pulssia ja poikkeama ylittävät 8 bittiä, annetaan käsky jakaa luvulla 34, kun havaittu poikkeama on suurempi tai yhtä suuri kuin 8 bittiä, tai annetaan käsky jakaa luvulla 33, kun havaittu poikkeama on vähemmän kuin 8 bittiä, kaikki tämä niin kauan kuin vastaanotetaan LAG-20 tyyppistä informaatiota. Heti kun yksi LEAD-tyyppinen informaatio tai yksi PHASE-EQUALITY-tyyppinen informaatio on laskettu, asetetaan ohjelmoitava jakaja uudelleen jakamaan luvulla 32.
Kun on laskettu 6 pulssia ja ne ovat vallitsevasti 25 LEAD- tai LAG-tyyppisiä (toisin sanoen 3 LEAD-tyyppistä pulssia ja 3 LAG-tyyppistä pulssia), alustetaan sekvenssi uudelleen ja annetaan käsky jakaa luvulla 32.
Lopuksi, kun vastaanotetaan PHASE-EQUALITY-tyyppinen pulssi, annetaan käsky jakaa luvulla 32. Kolmen tämän-30 tyyppisen pulssin vastaanottamisen jälkeen laskurit, jotka laskevat LEAD-, LAG- tai PHASE-EQUALITY-tyyppistä informaatiota, nollataan.
Näin käytettynä sekventiaalinen digitaalinen suodin tekee mahdolliseksi edullisesti ja nopeasti korjata mer-35 kittävä vaihepoikkeama, esimerkiksi 16 bitin poikkeama vastaanotettaessa LEAD- tai LAG-tyypin 16 informaatio- 20 86678 pulssia, toisin sanoen 32 kellobittiä 40:stä saatavilla olevasta bitistä (2 x 20 muutosta), 8 bitin tai 2x4 muutoksen säilyessä täten tarvittaessa täydentämään vaihe-ohjausta. Tämä suodin suorittaa samanaikaisesti tehokkaan 5 suodatusoperaation keskiarvoistamalla digitaalisen vaihe-vertailijan ulostuloinformaation, joka informaatio on liian karkea ollakseen sopiva käytettäväksi suoraan jako-käskynä ohjelmoitavalle jakajalle.
Kuvion 5a tilakaavio esittää kolme tilaa E'0, E'1 10 ja E'2, jotka vastaavat jakamista luvulla 32, luvulla 30 tai 31 ja luvulla 33 ja 34. Nämä kolme tilaa on määrätty esimerkiksi kahden D-tyyppisen kiikun (FF4, FF5) avulla, joita kellotetaan 16H taajuisen signaalin taajuudella.
Tätä signaalia, jolla on taajuus 16H, käytetään samaan 15 aikaan kellosignaalina LEAD-laskurille C1, LAG-laskurille C2 ja PHASE-EQUALITY-laskurille C4 ja pulssilaskurille C3. Tilat dekoodataan dekoodauslogiikan (lohko L2) avulla, joka muodostuu esimerkiksi logiikkapiirien ryhmästä, joiden sisääntuloihin syötetään kolmen LEAD-, LAG- ja PHASE-20 EQUALITY-laskurien ulostulotilat ja kahden D-kiikun ulos-tulotilat. Dekoodauslogiikka L2 tekee mahdolliseksi suorittaa kolmen laskurin LEAD (signaali RA), LAG (signaali RD) ja PHASE-EQUALITY (signaali RP) nollaamisen, ja lopuksi annetaan L2:n kolmen ulostulon avulla jakokäskyt D1, 25 D2, D3 ohjelmoitavalle jakajalle. Pulssilaskuri C3 tekee mahdolliseksi määrittää onko vaihesiirto suurempi vai yhtäsuuri kuin 8 bittiä ja siten syöttää tarpeellisen informaation määräämään jako joko luvulla 30, jos LEAD-laskuri C1 on samanaikaisesti laskenut ainakin kaksi pulssia, tai 30 luvulla 34, jos LAG-laskuri C2 on samanaikaisesti laskenut ainakin kaksi pulssia.
Kun elin on aktivoitu, kaksi D-kiikkua (FF4, FF5) nollataan (signaali R, joka on synkronointipulssi), neljä laskuria C1, C2, C3, C4 nollataan samalla tavoin (signaalit 35 ra, RD, RP logiikan L2 ja signaalin RC avustuksella).
Täten elimen aktivointi vastaa jakamista luvulla 32.
21 86678
Jokainen informaatio, joka ilmaisee muutoksen T puuttumisen, aiheuttaa jakamisen luvulla 32 ilman laskurien C1, C2, C4 nollaamista. Luvulla 32 jakaminen on esitetty tilalla E'O, tämä tila ΕΌ säilytetään, jos kuuden peräkkäi-5 sen pulssin vastaanottamisen jälkeen LEAD-laskurilla (3A) on laskettu kolme pulssia ja LAG-laskurilla (3DE) on laskettu kolme pulssia tai päinvastoin. Näiden kuuden pulssin laskemisen lopussa suoritetaan LEAD-laskurin (RA) ja LAG-laskurin (RD) nollaus.
10 Kun 4 LEAD-tyyppistä (4A) pulssia on laskettu LEAD- laskurilla C1 tai kun on laskettu 2 LEAD-tyyppistä pulssia ja on olemassa 8 bittiä ylittävä poikkeama (2A.>8) tapahtuu siirtyminen tilaan E'1, toisin sanoen tapahtuu muutos luvulla 30 jakamiseen, kun pulssilaskuri C3 on rekisteröi-15 nyt siirtymän, joka on suurempi tai yhtäsuuri kuin 8 bittiä, tai käsky jakaa luvulla 31, jos siirtymä on pienempi kuin 8 bittiä. Tilassa E'1, jos laskuri C4 ilmaisee PHASE-EQUALITY:n kerran (1P), suoritetaan paluu E'0 tilaan (jakaminen luvulla 32) ja samaan aikaan suoritetaan LEAD-laskurin 20 (RA) ja LAG-laskurin (RD) nollaus. Jos vastaavasti tilassa E'1 on LAG-laskurilla C2 laskettu yksi LAG-tyyppinen informaatio (1D), suoritetaan paluu ΕΌ tilaan (jakaminen luvulla 32) ja samaan aikaan suoritetaan LAG-laskurin (RA) nollaus .
25 Kääntäen, kun LAG-laskurilla C2 on laskettu 4 LAG- tyyppistä (4DE) pulssia tai kun on laskettu 2 LAG-tyyppistä pulssia ja on olemassa poikkeama, joka on suurempi kuin 8 bittiä (2DE.>8), tapahtuu siirtyminen tilaan E'2, toisin sanoen luvulla 34 jakamiseen, kun pulssilaskuri C3 on re-30 kisteröinyt siirtymän, joka on suurempi tai yhtä suuri kuin 8 bittiä, tai luvulla 33 jakamiseen, kun siirtymä on pienempi kuin 8 bittiä. Tilassa E'2, jos PHASE-EQUALITY on ilmaistu laskurilla C4 kerran (1P), suoritetaan paluu tilaan ΕΌ (jakaminen luvulla 32) ja samaan aikaan suorite-35 taan LEAD-laskurin (RA) ja LAG-laskurin (RD) nollaus. Jos tässä samassa tilassa E'2 on LEAD-laskurilla C1 laskettu 22 86678 yksi LEAD-tyyppinen (1A) informaatio, suoritetaan paluu tilaan E'O (jakaminen luvulla 32) ja samaan aikaan suoritetaan LAG-laskurin (RD) nollaus.
Lopuksi, jos tilassa E'0 (jakaminen luvulla 32), 5 PHASE-EQUALITY-laskurilla C4 (3P) lasketaan kolme peräkkäistä pulssia, tämä tila tietenkin säilytetään (ja näin ollen luvulla 32 jakaminen), mutta lisäksi LEAD-, LAG- ja PHASE-EQUALITY-laskurit nollataan vastaavilla signaaleilla RA, RD, RP .
10 Siten sekventiaalinen digitaalinen suodin syöttää sen kolmen vastaavan ulostulon D1, D2, D3 kautta jako-käskyt ohjelmoitavan jakajan kolmelle sisääntulolle, jotka vastaavat bittejä 1, 2 ja 3 seuraavien koodien mukaisesti : 15 binäärinen arvo 011 vastaa jakamista luvulla 34; binäärinen arvo 111 vastaa jakamista luvulla 33; binäärinen arvo 000 vastaa jakamista luvulla 32; binäärinen arvo 100 vastaa jakamista luvulla 31; binäärinen arvo 010 vastaa jakamista luvulla 30.

Claims (3)

86678
1. Kellonpalautusjärjestely (13, 24) erityisesti tiedonsiirtojärjestelmää varten, joka käyttää aikajakoista mo- 5 nipääsyperiaatetta (TDMA) yhdessä siirtosuunnassa, jolloin järjestelmä koostuu keskusasemasta (1) ja etäisasemista (2, 3, 4...), joilla kullakin on ainakin yksi lähetinpiiri ja yksi vastaanotinpiiri, jolloin keskusaseman lähetinpiirin (11) etäisasemien vastaanotinpiireihin (20, 30, 40...) lä-10 hettämä informaatio on aikajakomultipleksoitua ja synkronisoitua vaihelukitun silmukan (201) avulla, joka tuottaa ainakin multipleksoidun kellosignaalin (H), kun taas etäisasemien lähetinpiirien (31, 41,...) lähettämä informaatio lähetetään keskusaseman vastaanotinpiiriin (12) mainitun TDMA-15 periaatteen mukaisesti ja synkronoidaan kellonpalautusjärjestelyllä (13, 24), johon kuuluu ainakin yksi vaihevertai-lija, ohjelmoitava taajuusjakaja ja oskillaattori, joka syöttää vertailusignaalin ohjelmoitavalle taajuusjakajalle, tunnettu siitä, että se muodostuu kaksoissilmukasta 20 (24A, 24B) nopeaa vaiheen uudelleenasettamista varten, jol loin ensimmäinen silmukka (24A) mahdollistaa taajuusasetuk-sen toteuttamisen ja sisältää mainitun oskillaattorin (243), joka on lukittu multipleksoituun kellosignaaliin (H) ja joka puolestaan syöttää mainitun vertailusignaalin toiseen sil-25 mukkaan (24B), joka varmistaa paikallisen signaalin vaiheen uudelleenasetuksen vastaanotettuihin tietoihin nähden ja sisältää mm. vaihevertailijän (247) ja ohjelmoitavan taajuus-jakajan (248).
2. Patenttivaatimuksen 1 mukainen kellonpalautusjär-30 jestely, tunnettu siitä, että toisessa silmukassa (24B) olevaa ohjelmoitavaa taajuusjakajaa edeltää sekventi-aalinen digitaalisuodatin (249) ohjelmoitavan taajuusjakajan (248) sisääntuloinformaation keskiarvoistamiseksi.
3. Patenttivaatimuksen 1 tai 2 mukainen kellonpalau-35 tusjärjestely, tunnettu siitä, että ohjatun oskillaattorin tuottaman vertailusignaalin taajuus on multipleksoidun kellosignaalin taajuuden monikerta. 24 86678
FI871691A 1986-04-22 1987-04-16 Klockaoterstaellningsanordning i synnerhet foer ett informationsoeverfoeringssystem, som anvaender tiddelningsmultiplexprincipen med fleraotkomst i en oeverfoeringsriktning. FI86678C (fi)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8605785 1986-04-22
FR8605785A FR2597689B1 (fr) 1986-04-22 1986-04-22 Dispositif pour la recuperation de rythme convenant notamment pour un systeme de transmission d'informations utilisant dans un sens de transmission le principe dit d'a.m.r.t.

Publications (4)

Publication Number Publication Date
FI871691A0 FI871691A0 (fi) 1987-04-16
FI871691A FI871691A (fi) 1987-10-23
FI86678B true FI86678B (fi) 1992-06-15
FI86678C FI86678C (fi) 1992-09-25

Family

ID=9334480

Family Applications (1)

Application Number Title Priority Date Filing Date
FI871691A FI86678C (fi) 1986-04-22 1987-04-16 Klockaoterstaellningsanordning i synnerhet foer ett informationsoeverfoeringssystem, som anvaender tiddelningsmultiplexprincipen med fleraotkomst i en oeverfoeringsriktning.

Country Status (8)

Country Link
US (1) US4825437A (fi)
EP (1) EP0242915B1 (fi)
JP (1) JPH084251B2 (fi)
AU (1) AU593343B2 (fi)
CA (1) CA1271573A (fi)
DE (1) DE3768692D1 (fi)
FI (1) FI86678C (fi)
FR (1) FR2597689B1 (fi)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3976362B2 (ja) * 1996-10-16 2007-09-19 ローム株式会社 移動体通信の受信回路
FR2608874B1 (fr) * 1986-12-19 1989-03-24 Trt Telecom Radio Electr Procede de reglage du retard entre stations dans un systeme de transmission d'informations comprenant un grand nombre de stations relais en cascade et utilisant dans un sens de transmission le principe dit d'a.m.r.t. et systeme pour lequel est mis en oeuvre un tel procede
GB8727846D0 (en) * 1987-11-27 1987-12-31 British Telecomm Optical communications network
US6614768B1 (en) 1989-04-28 2003-09-02 Broadcom Corporation Enhanced mobility and address resolution in a wireless premises based network
ES2080090T3 (es) * 1989-09-27 1996-02-01 Siemens Ag Alimentacion de impulsos de reloj para sistemas multiplex.
US6654378B1 (en) * 1992-03-18 2003-11-25 Broadcom Corp. Transaction control system including portable data terminal and mobile customer service station
SE466474B (sv) * 1990-07-10 1992-02-17 Ericsson Telefon Ab L M Faslaasningskrets foer jitterreducering i digitalt multiplexsystem
US5131015A (en) * 1990-10-22 1992-07-14 Cirrus Logic, Inc. Combined BAUD rate generator and digital phase locked loop
CA2054591C (en) * 1991-02-28 1996-09-03 Giovanni Vannucci Wireless telecommunication systems
US5353311A (en) * 1992-01-09 1994-10-04 Nec Corporation Radio transmitter
EP0614283B1 (en) * 1993-03-01 1997-10-29 Nippon Telegraph And Telephone Corporation Phase lock loop circuit using a sample and hold switch circuit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2020169C3 (de) * 1970-04-24 1974-01-17 Siemens Ag, 1000 Berlin U. 8000 Muenchen Verfahren zur Synchronisation von PCM-Streckenregeneratoren
US3983498A (en) * 1975-11-13 1976-09-28 Motorola, Inc. Digital phase lock loop
DE2823343B1 (de) * 1978-05-29 1979-08-16 Siemens Ag Verfahren und Anordnung zur Taktsignalrueckgewinnung bei digitaler Signaluebertragung
US4280099A (en) * 1979-11-09 1981-07-21 Sperry Corporation Digital timing recovery system
US4498103A (en) * 1982-09-13 1985-02-05 Rca Corporation Slow genlock circuit
US4587661A (en) * 1983-03-04 1986-05-06 Rca Corporation Apparatus for synchronizing spread spectrum transmissions from small earth stations used for satellite transmission
GB2143096B (en) * 1983-07-06 1987-02-04 Motorola Israel Ltd Clock recovery circuit
GB8327587D0 (en) * 1983-10-14 1983-11-16 British Telecomm Multipoint data communications

Also Published As

Publication number Publication date
EP0242915A1 (fr) 1987-10-28
FR2597689A1 (fr) 1987-10-23
FI871691A0 (fi) 1987-04-16
FR2597689B1 (fr) 1988-06-10
FI871691A (fi) 1987-10-23
JPH084251B2 (ja) 1996-01-17
CA1271573A (en) 1990-07-10
EP0242915B1 (fr) 1991-03-20
AU7159087A (en) 1988-10-20
AU593343B2 (en) 1990-02-08
JPS62256542A (ja) 1987-11-09
DE3768692D1 (de) 1991-04-25
US4825437A (en) 1989-04-25
FI86678C (fi) 1992-09-25

Similar Documents

Publication Publication Date Title
US4231114A (en) Synchronizing means for a two-way communication system
CA1316236C (en) Method of and circuit arrangement for synchronizing a digital data transmission arrangement with a network-external clock
FI86678B (fi) Klockaoterstaellningsanordning i synnerhet foer ett informationsoeverfoeringssystem, som anvaender tiddelningsmultiplexprincipen med fleraotkomst i en oeverfoeringsriktning.
CA2010144C (en) Network clock synchronisation
CA1055170A (en) Digital time-division multiplexing system
US5111451A (en) Method and apparatus for synchronizing an optical transceiver over a full duplex data communication channel
US8416902B2 (en) Clock and data recovery for burst-mode serial signals
EP0244629B1 (en) Radio transmission system having simplified error coding circuitry and fast channel switching
US4215245A (en) Variable rate synchronous digital transmission system
US5596603A (en) Device for wireless transmission of digital data, in particular of audio data, by infrared light in headphones
JP3588590B2 (ja) シグナリング方法及びテレコミュニケーションシステム
AU767719B2 (en) Method, system and apparatus for reducing synchronization and resynchronization times for systems with pulse stuffing
EP0209306A2 (en) Phase-locked clock regeneration circuit for digital transmission systems
US3809817A (en) Asynchronous quadriphase communications system and method
CA2280689A1 (en) A synchronization system and method for digital communication systems
JPS61234154A (ja) 変復調装置の動作制御方式
US4949051A (en) Phase lock clock recovery with aided frequency aquisition
US7415089B2 (en) High-speed serial link clock and data recovery
EP3616354B1 (en) Frame synchronization
US4811359A (en) Protection channel monitoring system using a check signal comprising two different N-bit code patterns sequentially arranged at random
US5265105A (en) Decoding circuit for inhibiting error propagation
US5796730A (en) Radio communication system with a displaced radio station
WO1987006412A1 (en) Encoding and decoding signals for transmission over a multi-access medium
JP2621769B2 (ja) Dpll回路
EP2828997B1 (en) Method for generating a vcm or acm signal having an improved frame

Legal Events

Date Code Title Description
PC Transfer of assignment of patent

Owner name: KONINKLIJKE PHILIPS ELECTRONICS N.V.

PC Transfer of assignment of patent

Owner name: KONINKLIJKE PHILIPS ELECTRONICS N.V.

PC Transfer of assignment of patent

Owner name: KONINKLIJKE PHILIPS ELECTRONICS N.V.

TC Name/ company changed in patent

Owner name: KONINKLIJKE PHILIPS ELECTRONICS N.V.

MM Patent lapsed

Owner name: KONINKLIJKE PHILIPS ELECTRONICS N.V.