FI61376B - Detektorkrets foer pulskantkoincidens foer digital dataoeverfoering - Google Patents

Detektorkrets foer pulskantkoincidens foer digital dataoeverfoering Download PDF

Info

Publication number
FI61376B
FI61376B FI1736/74A FI173674A FI61376B FI 61376 B FI61376 B FI 61376B FI 1736/74 A FI1736/74 A FI 1736/74A FI 173674 A FI173674 A FI 173674A FI 61376 B FI61376 B FI 61376B
Authority
FI
Finland
Prior art keywords
data
circuit
transitions
edge
clock
Prior art date
Application number
FI1736/74A
Other languages
English (en)
Other versions
FI173674A7 (fi
FI61376C (fi
Inventor
James Houghton Thomas
Original Assignee
Ericsson L M Pty Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson L M Pty Ltd filed Critical Ericsson L M Pty Ltd
Publication of FI173674A7 publication Critical patent/FI173674A7/fi
Application granted granted Critical
Publication of FI61376B publication Critical patent/FI61376B/fi
Publication of FI61376C publication Critical patent/FI61376C/fi

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0008Synchronisation information channels, e.g. clock distribution lines
    • H04L7/0012Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)

Description

R5FH [B] (11)KUU,LUTUS1ULICA,SU
fSTjA 11 '' UTLÄGGN I NGSSKRIFT O I O / O
C (45) Patentti *y!2n:Vtty 12 07 19132 ^ T ^ (51) Kv.lk?/lnt.ci.3 H 04 L 7/00 SUOMI —FINLAND (21) Pu.nUlh.lt.mu* —P«.nt.itoeknlnj 1736/7^ (22) HtktmispUvi — An*6knln|*dtg 06.06.7^4- (23) AlkupUvft—Glltl|h«t*d*g 06.06.7^ (41) Tullut JulkbaksI — Bllvlt offantllg q-j ^_2 75
Patentti· j* rekisterihallitus Nihtivtk*.p«on μ kuuLh.lk.toun pvm. _ ’ ’ Λί>
Patent· och registerstyrelsan ' Amekin utltfd och utUkrtft.n pubik«r*d jj..uj.o^ (32)(33)(31) Pyydetty ttuoikuu*—Begird priori.·* (71) L M Ericsson Pty. Ltd., Riggall Street, Broadmeadovs, Victoria, Australia-Australien(AU) (72) James Houghton Thomas, Bundoora, Australia-Australien(AU) (7*0 0y Kolster Ah (5L) Pulssin reman yhteensattuman ilmaisupiiri digitaalista datasiirtoa varten -Detektorkrets för pulskantkoincidens för digital dataöverföring
Keksintö koskee digitaalisia datasiirron järjestelmiä ja erityisesti pii-rijärjestelyä yhteensattumien ilmaisemiseksi ja estämiseksi keskusaseman keskus-laitteiston kellopulssijonon siirtymien ja mainitun keskusaseman kaukopäätteestä vastaanottaman datapulssijonon siitymien välillä, jolloin mainittujen vastaanotettujen datojen siirtymien aikaohjaus riippuu kellosignaalista, joka on yhteydessä mainitun keskuslaitteiston kellon kanssa ja lähetetään datapulssijonona mainitusta keskusasemasta mainittuun kaukopäätteeseen, jolloin mainittu piirijärjestely käsittää ilmaisinpiirin mainittujen siirtymien välisten yhteensattumien ilmaisemiseksi ja viivästyspiirin.
Esimerkiksi synkroonisessa digitaalisessa datajärjestelmässä voi tapahtua siirtymien yhteentörmäyksiä, kun datan etenemisen viivästys kytkimestä tai vaihteesta piirin kautta kaukopäätteelle ja takaisin kytkimelle, on likimääräisesti 61376 2 sama kuin datan siirtymien välinen minimiaikaväli tai tämän kerrannainen. Tämä tarkoittaa, että kytkimeen vastaanotetussa datassa tapahtuu siirtymiä pääasiallisesti yhtäaikaisesti paikallisen kellon siirtymien kanssa. Tällainen siirtymien yhteentörmäys merkitsee, että kytkimeen rekisteröitäväksi tarkoitettu data todennäköisesti menee hukkaan, koska kaikki rekisteröinnissä dataa varastoivat laitteet vaativat, että datan on oltava paikalla tietyn ajan ennen kuin rekisteröinti tai lukitus tapahtuu, Tätä ongelmaa on huomioitu ja eräs tunnettu piiri tämän tilanteen välttämiseksi ilmaisee koska palautuvan digitaalisen merkin siirtymät ovat lähellä paikallisen kellon siirtymiä ja ilmaistessaan, viivästää merkkiä kytkimeen, vastaan-ottopuolella olevan siirtorekisterin avulla, mitä rekisteriä kytketään päälle loogisella piirillä. Kuitenkin piiri on välttämättä suhteellisen monimutkainen ja huomioonottaen, että tällainen piiri on toivottava jokaisessa linjassa, isoon järjestelmään liittyvä kustannus on varsin merkittävä.
Edelleen, piiri on käyttökelpoinen ainoastaan sen pituisissa linjoissa, jotka aiheuttavat ei-toivottavan etenemisen viivästymisen ja myös tällaisessa tapauksessa piiri aktivoituu ainoastaan linjan ensimmäisellä käytöllä lukkiutu-akseen asentoon, joka aiheuttaa merkin viivästymisen; lukuunottamatta tietysti tilannetta, jolloin linjan pituutta jälkeenpäin muutetaan. Sen takia on toivottavaa, että piiri voidaan hankkia mahdollisimman pienillä kustannuksilla.
Tämän keksinnön tarkoituksena on aikaansaada parannettu piiri siirtymien yhteensattumien ilmaisemiseksi ja estämiseksi, mikä piiri on rakenteeltaan suhteellisen yksinkertainen ja sen takia kustannuksiltaan taloudellinen.
Täten keksinnön eräs yleinen muoto, mikä voidaan panna etusijalle, tarjoaa piirijärjestelyn siirtymien yhteensattumien ilmaisemiseksi ja estämiseksi, joka on edellä kuvatun kaltainen ja jolle on tunnusomaista, että mainittu viivästys-piiri on tarkoitettu viivästämään mainittua keskusasemasta lähtevää datapulssi-jonoa jakson osan ajan mainittujen yhteensattumien välttämiseksi.
Siinä tarkoituksessa, että keksintöä voitaisi selvemmin käsittää kuvataan erästä määrättyä toteutusta, viitaten liitteenä olevaan kuvioon. Toteutus liittyy synkroniseen digitaaliseen puhelinjärjestelmään, joka siirtää kaksivaiheista dataa 6k kHz toistumisnopeudella.
Datat, järjestelmän kytkimestä tai vaihteesta (ei esitetty), saapuvat liitännälle 10 ja kulkevat linjavirtapiirin 11 kautta aikaansaadakseen järjestelmään kuuluvaan puhelinkoneeseen siirrettäväksi sopivan merkin ulosmenolinjan liitäntään 12. Linjavirtapiirin 11 tehtävänä on kaksivaiheistaa datat paikallisen 3 61 376 kellomerkin kanssa, joka ilmestyy liitännälle 13. Linjavirtapiiri 11 voi olla erimuotoinen eikä se muodosta kyseessäolevan keksinnön osaa. Kaksivaiheistetut datat syötetään lähtevään linjaan kaksinkertaisella normaalidatan nopeudella, se on, kaksi kertaa normaalin järjestelmän nopeus. Paikallinen kellonopeus liitännässä 13 on 6li kHz tässä toteutuksessa ja sen takia kaksivaiheistetut datat syötetään lähtölinjaan 12 taajuudella 128 kHz. 128 kHz:n kello-tahti on saatu paikallisesta järjestelmäkellosta ja esiintyy liitännällä 11+. 128 kHz:n kello-merkkiä syötetään positiivisella reunalla liipaistavaan laitteeseen D tyyppisen flip-flop'in 15 muodossa, datan kytkemiseksi piiristä 11 lähtölinjaan 12. Linja-piiri 11 sisältää D tyyppisen flip-flop'in 16 ja ehdottoman TAI portin 17·
Datat, joita kytkin tai vaihde vastaanottaa kaukopuhelimesta esiintyvät tulolinjan liitännässä 18 ja syötetään kytkimeen joka 15,6 6b kHz:n järjes-telmäkellolla. Siirtymien yhteensattuman ilmaisu- ja kompensointipiiri 19 on kytketty tulolinjaan 18 ja sisältää D-tyyppisen flip-flop’in 20 ja ehdottomat TAI portit 21 ja 22. Flip-flop 20 on positiivisella reunalla Hipaistava laite ja sen kellosisäänmeno 23 on kytketty tulolinjaan 18. Kaikki positiiviset siirrot sisääntulevassa datassa, liitännässä 18, aiheuttavat, että flip-flop 20 tulee syöttämään läpi signaalin, joka esiintyy sen data-sisääntulon liitännässä 2b.
Signaali liitännässä 2b on erikoinen kello- tai mittaussignaali. Erikoinen kello- tai mittaussignaali voidaan saada suoraan järjestelmän kellosta tai se voidaan saada epäsuorasti kytkimestä. Erikoinen kellosykäys on pulssi, joka on ajoitettu olemaan loogisessa tilassa "1" D flip-flop'in 20 sisäänmenossa 2b juuri ennen kytkimen sisäänmenon "sattuma"-aikaa, sen aikana ja sen jälkeen. "Sattuma"-aika on riippuvainen käytetystä kytkimen sisäänmeno-laitteesta (kytkimen sisään-meno-laitetta ei ole esitetty). Esimerkiksi voidaan sisäänmeno-laitteena käyttää rinnakkaisladattavaa siirtorekisteriä ja sillä voi olla noin 10 ns:n asetusaika, kun sitä vastoin pientehoisella D flip-flop:i11a, mikä myös voisi olla käyttökelpoinen ilmaisulaitteessa, voi olla 30 ns:n asetusaika. Sen takia, varmistaakseen jokaisen siirtymän ilmaisemisen tulolinjassa 18, mikä siirtymä tapahtuu 10 ns:n sattuma-aikana erikoisen kellomerkin positiivisen siirtymän olisi tapahduttava flip-flop'in 20 sisääntulossa 2b vähintään 30 ns ennen 10 ns:n sattuma-ajan alkua so. 1+0 ns ennenkuin kytkimen sisäänmenon kello vaihtaa tilaansa. Toistonopeus erikoisessa kellosignaalissa voi olla varsin hidas, ja se saa olla nopeimmillaan sama kuin 6b kHz:n tahti jaettuna puhelinpiirissä viivästyneiden hifien enimmäi3-lukumäärällä sisältäen puhelimen ulkopuolisen kellopiirin maksimiresynkronisointi-ajan. Teoreettisesti erikoisen kellosignaalin, liitännässä 2b tarvitsisi esiintyä vain kerran, so. laitteen ensimmäisellä käyttökerralla.
4 61376
Erikoinen kellosignaali esiintyy liitännässä 25 ja sitä syötetään flip-flop 'iin 20 ehdottoman TAI portin 21 kahden sisäänmenon kautta. Ehdottoman TAI portin toinen sisäänmeno 26 on kytketty flip-flop'in 20 palautusulosmenoon. Flip-flop 'in asetusulosmeno 27 on kytketty yhteen sisäänmenoon ehdottoman TAI portin 22 kahdesta sisäänmenosta. TAI portin 22 toinen sisäänmeno vastaanottaa yllämainitun 128 kHz:n kellosignaalin liitännällä 1U ja TAI portin 22 ulosmeno säätää kellosignaalin, ulosmenevien datojen syöttämiseksi lähtölinjalle 12. Käytössä piiri toimii seuraavasti: Kaikki datasignaalin positiiviset siirtymät kytkimeen liitännässä 18 aiheuttavat, että flip-flop 20 päästää läpi sen sisäänmenossa 2h esiintyvän signaalin. Tämä signaali on yllä käsitelty erikoinen kellosignaali.
Jos tämä erikoinen kellomerkki olisi tilassa "1" kun flip-flop'ia 20 aktivoidaan positiivisella tulevan datan siirtymällä, olettaen että flip-flop 20 oli palautus-asennossa, so. että asetus tai Q ulosmeno 27 oli yhtä kuin nolla, asetusulosmeno tulee muuttamaan tilaansa, mikä tarkoittaa, että Q:sta tulee positiivinen tai "1" ja että palautus tai Q-ulosmeno tulee nollaksi. Flip-flop'in 20 alkuperäis- tai palautusasennossa, loogisesti tosi mittaussignaali ilmenee flip-flop'in data-sisäänmenossa 2k, mutta tilamuutoksen jälkeen se tulee olemaan käänteinen ehdottoman TAI portin 21 takia. Flip-flop 20 tulee muuttamaan tilaansa taas seuraavalla kerralla, kun tapahtuu sisääntulevan datan positiivisen siirtymän yhteensattuma erikoisen kellopulssin kanssa. Kuitenkin, tällainen yhteensattuma tai törmäys on estetty ehdottoman TAI portin 22 avulla, mikä kääntää 128 kHz:n kellosignaalin, joka aktivoi nousevalla reunalla liipaistavan laitteen ja aiheuttaa lähtevän datan viivästymisen 3,9 ps, Tämän takia ulosmenevä data puhelimeen, liitännässä 12 on viivästetty edelleen 3,9 ps. Puhelin synkronoituu nyt tähän dataan ja sen jälkeen kun kaikki etenemisviivästyrniset on otettu huomioon, data, joka saapuu takaisin vaihteeseen on myöskin siirtynyt 3,9 ps. Täten uusi törmäys voi tapahtua ainoastaan jos etenemisviivästys muutetaan, esimerkiksi muuttamalla linjan pituutta.
Asiantuntevalle henkilölle on ylläkuvatun toteutuksen perusteella ilmeistä, että kyseessä oleva keksintö vaikuttaessaan lähtevään signaaliin uloslähtevän signaalin viivästämiseksi, tarjoaa parannetun törmäyksentunnistuspiirin, joka vaatii vähemmän virtapiirejä kuin aikaisemmat tarkoitukseen tarkoitetut laitteet. Pitäisi myöskin olla ilmeistä, että keksintöä voidaan soveltaa muihin digitaalisen siirron muotoihin, joissa siirtymien yhteensattumat muodostavat ongelman. Toisin sanoen missä tahansa synkroonisessa digitaalijärjestelmässä, jossa tarvitaan järjestelmän kellotahdin lähettämistä kaukopäätelaitteisiin datan kanssa, voidaan käyttää

Claims (3)

5 61376 hyväksi kyseessä olevaa keksintöä estämään palautuvan datan menettäminen, johtuen palautuvan datan pulssin reunan ja paikallisen järjestelmän kellon pulssin reunan yhteensattumisesta. Myöskin koska kuvattu toteutus ilmaisee palautetun datan positiivisen reunan ja kellon pulssin reunan yhteensattumisen sitä voitaisiin helposti soveltaa ilmaisemaan negatiivisen reunan yhteensattuminen, pelkästään korvaamalla flip-flop 20 negatiivisella reunalla Hipaistavalla laitteella.
1. Piirijärjestely yhteensattumien ilmaisemiseksi ja estämiseksi keskusaseman keskuslaitteiston kellopulssijonon (johtimella 13) siirtymien ja mainitun keskusaseman kaukopäätteestä vastaanottamaan datapulssijonon (johtimella 18) siirtymien välillä, jolloin mainittujen vastaanotettujen datojen siirtymien aika-ohjaus riippuu kellosignaalista, joka on yhteydessä mainitun keskuslaitteiston kellon kanssa ja lähetetään datapulssijonona (johtimella 12) mainitusta keskusasemasta mainittuun kaukopäätteeseen, jolloin mainittu piirijärjestely käsittää ilmaisinpiirin (20, 21) mainittujen siirtymien välisten yhteensattumien ilmaisemiseksi ja viivästyspiirin (22), tunnettu siitä, että mainittu viivästys-piiri (22) on tarkoitettu viivästämään mainittua keskusasemasta lähtevää data-pulssijonoa (johtimella 12) jakson osan ajan mainittujen yhteensattumien välttämiseksi .
2. Patenttivaatimuksen 1 mukainen piirijärjestely, tunnettu siitä, että mainittu viivästyspiiri muodostuu ehdottomasta TAI portista (22), joka on sovitettu syötettäväksi keskuslaitteiston kellosta (johtimella 1U) ja antamaan ulostulosignaali (johtimella 12) kaukopäätteeseen.
3. Patenttivaatimuksen 2 mukainen piirijärjestely, tunnettu siitä, että mainittu ehdoton TAI portti (22) on sovitettu syöttämään kiikkua (15), joka on Hipaistavissa signaalin positiivisen reunan avulla.
FI1736/74A 1973-06-04 1974-06-06 Detektorkrets foer pulskantkoincidens foer digital dataoeverfoering FI61376C (fi)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
AUPB352773 1973-06-04
AUPB352773 1973-06-04

Publications (3)

Publication Number Publication Date
FI173674A7 FI173674A7 (fi) 1974-12-07
FI61376B true FI61376B (fi) 1982-03-31
FI61376C FI61376C (fi) 1982-07-12

Family

ID=3765697

Family Applications (1)

Application Number Title Priority Date Filing Date
FI1736/74A FI61376C (fi) 1973-06-04 1974-06-06 Detektorkrets foer pulskantkoincidens foer digital dataoeverfoering

Country Status (7)

Country Link
BE (1) BE815975A (fi)
BR (1) BR7404674D0 (fi)
ES (1) ES427032A1 (fi)
FI (1) FI61376C (fi)
GB (1) GB1469860A (fi)
NL (1) NL7407602A (fi)
YU (1) YU36088B (fi)

Also Published As

Publication number Publication date
ES427032A1 (es) 1976-07-16
FI173674A7 (fi) 1974-12-07
GB1469860A (en) 1977-04-06
FI61376C (fi) 1982-07-12
YU157474A (en) 1981-02-28
BR7404674D0 (pt) 1975-01-21
NL7407602A (nl) 1975-12-09
BE815975A (fr) 1974-09-30
YU36088B (en) 1981-11-13

Similar Documents

Publication Publication Date Title
US5488641A (en) Digital phase-locked loop circuit
US3982195A (en) Method and apparatus for decoding diphase signals
US3588707A (en) Variable delay circuit
US3612906A (en) Pulse synchronizer
GB1163981A (en) Improvements in or relating to Time Division Communication Systems
EP4227758B1 (en) Low overhead mesochronous digital interface
FI61376B (fi) Detektorkrets foer pulskantkoincidens foer digital dataoeverfoering
US3376384A (en) Receiver to teletypewriter converter
US3920918A (en) Pulse edge coincidence detection circuit for digital data transmission using diphase data sync
US3493679A (en) Phase synchronizer for a data receiver
US3936801A (en) Multifrequency signal receiver timing circuit
US4196416A (en) Synchronization apparatus with variable window width and spacing at the receiver
US5977837A (en) Phase selector for external frequency divider and phase locked loop
US3810155A (en) Method and apparatus for coding a data flow carrying binary information
GB1213031A (en) Improvements in or relating to synchronizing circuits for interconnected control centres of communications systems
US3390233A (en) Digital unambiguous control of circuit interrupter means
FI93290B (fi) Menetelmä ja laite asynkronisen signaalin siirtämiseksi synkroniseen järjestelmään
GB1152210A (en) Synchronizing System
US5235596A (en) Circuit arrangement for generating synchronization signals in a transmission of data
US3343091A (en) Diphase transmission system with noise pulse cancellation
US4811015A (en) Abnormal data transmission detection circuit for time-division multiplex transmission network system
US3160821A (en) Synchronizing system for pulse sources
CA2052811C (en) Framing bit sequence detection in digital data communication systems
US2914612A (en) Telegraph start-stop synchronizer and corrector
WO1981002654A1 (en) A method and apparatus for synchronizing a binary data signal