FI20215620A1 - Sarjaväylän terminointi - Google Patents

Sarjaväylän terminointi Download PDF

Info

Publication number
FI20215620A1
FI20215620A1 FI20215620A FI20215620A FI20215620A1 FI 20215620 A1 FI20215620 A1 FI 20215620A1 FI 20215620 A FI20215620 A FI 20215620A FI 20215620 A FI20215620 A FI 20215620A FI 20215620 A1 FI20215620 A1 FI 20215620A1
Authority
FI
Finland
Prior art keywords
bus
field effect
effect transistor
line
termination
Prior art date
Application number
FI20215620A
Other languages
English (en)
Swedish (sv)
Other versions
FI129635B (fi
Inventor
Matti Kalalahti
Tommi Lavikko
Original Assignee
Valmet Automation Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Valmet Automation Oy filed Critical Valmet Automation Oy
Priority to FI20215620A priority Critical patent/FI129635B/fi
Priority to CN202210577747.8A priority patent/CN115408319B/zh
Application granted granted Critical
Publication of FI20215620A1 publication Critical patent/FI20215620A1/fi
Publication of FI129635B publication Critical patent/FI129635B/fi

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4022Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • G06F13/4086Bus impedance matching, e.g. termination
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/40006Architecture of a communication node
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0298Arrangement for terminating transmission lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)

Abstract

According to an example aspect of the present invention, there is provided an apparatus for connecting an electronic communication module (10) to a serial data bus, comprising: a bus termination circuit (11) comprising a first field effect transistor, FET (20) comprising a first diode (21), a second FET (30) comprising a second diode (31), and a termination resistor (40). The termination resistor is connected to respective drain terminals of the first and second FET. The FETs are connected to a control line (50) for activating the apparatus for terminating the bus and adapted to connect the first line and the second line to the termination resistor. The bus termination circuit is adapted to prevent connecting the first line and the second line to the termination resistor in response to deactivating termination of the bus by the input line.

Claims (6)

Patenttivaatimukset
1. Laitteisto elektronisen viestintämoduulin (10) yhdistämiseksi sarjadataväylään, jossa laitteisto käsittää väylän päätepiirin (11), joka käsittää: - ensimmäisen kanavatransistorin (20), joka käsittää ensimmäisen diodin (21) tai on kytketty ensimmäiseen diodiin (21), - toisen kanavatransistorin (30), joka käsittää toisen diodin (31) tai on kytketty toiseen diodiin (31), ja - — päätevastuksen (40), jossa ensimmäisen kanavatransistorin emitteriliitin (22) on yhdistetty väylän ensimmäiseen johtoon (2), toisen kanavatransistorin emitteriliitin (32) on yhdistetty väylän toiseen johtoon (3), päätevastus on yhdistetty ensimmäisen kanavatransistorin kollektori- liittimeen (23) ja toisen kanavatransistorin kollektoriliittimeen (33), ensimmäinen kanavatransistori ja toinen kanavatransistori on yhdistetty ohjausjohtoon (50) laitteiston aktivoimiseksi väylän päättämiseksi ja sovitettu yhdistämään ensimmäisen johdon ja toisen johdon päätevastukseen, jossa
N N 20 ensimmäinen diodi on sovitettu yhdistämään ensimmäisen johdon — päätevastukseen, kun ensimmäisen kanavatransistorin hilasta emitteriin - N jännite on kynnysjdnnitearvon — alapuolella, ja kun ensimmäisen E kanavatransistorin = emitterijännite on korkeampi kuin ensimmäisen S kanavatransistorin kollektorijännite, ©
LO N 25 toinen diodi on sovitettu yhdistämään toisen johdon päätevastukseen, kun
O N toisen kanavatransistorin hilasta emitteriin -jännite on kynnysjännitearvon alapuolella, ja kun toisen kanavatransistorin emitterijännite on korkeampi kuin toisen kanavatransistorin kollektorijännite, ja väylän päätepiiri on sovitettu estämään ensimmäisen johdon ja toisen johdon yhdistäminen päätevastukseen vasteena sille, että ohjausjohto deaktivoi väylän päättämisen.
2. Patenttivaatimuksen 1 mukainen laitteisto, jossa päätepiiri on sovitettu yhdistämään ensimmäisen johdon ja toisen johdon päätevastukseen vasteena syöttöjännitteeseen ohjausjohdolla ensimmäisen kanavatransistorin (20) hilaan (24) ja toisen kanavatransistorin hilaan (34) laitteiston aktivoimiseksi väylän päättämiseksi.
3. Patenttivaatimuksen 1 tai patenttivaatimuksen 2 mukainen laitteisto, jossa väylän päätepiirin ensimmäinen diodi (21) ja toinen diodi (31) on sovitettu estämään — ensimmäisen johdon ja toisen johdon yhdistäminen päätevastukseen vasteena ensimmäisen kanavatransistorin (20) hilan (24) ja toisen kanavatransistorin hilan (34) maadoittamiseen ohjausjohdon (50) kautta.
4. Jonkin — edeltävän — patenttivaatimuksen — mukainen — laitteisto, — jossa ensimmäinen kanavatransistori (20) ja toinen kanavatransistori (30) ovat N- kanavaisia metallioksiditransistoreja.
5. Jonkin edeltävän patenttivaatimuksen mukainen laitteisto, jossa laitteisto SN käsittää orja I/O -kiinnitysperusyksikön viestintämoduulin yhdistämiseksi N väylään.
N N
6. Viestintämoduuli, joka käsittää jonkin edeltävistä patenttivaatimuksista 1 — 4 2 mukaisen laitteiston. a S 25 8 3
FI20215620A 2021-05-26 2021-05-26 Sarjaväylän terminointi FI129635B (fi)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FI20215620A FI129635B (fi) 2021-05-26 2021-05-26 Sarjaväylän terminointi
CN202210577747.8A CN115408319B (zh) 2021-05-26 2022-05-25 串行总线端接

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FI20215620A FI129635B (fi) 2021-05-26 2021-05-26 Sarjaväylän terminointi

Publications (2)

Publication Number Publication Date
FI20215620A1 true FI20215620A1 (fi) 2022-06-15
FI129635B FI129635B (fi) 2022-06-15

Family

ID=81972710

Family Applications (1)

Application Number Title Priority Date Filing Date
FI20215620A FI129635B (fi) 2021-05-26 2021-05-26 Sarjaväylän terminointi

Country Status (2)

Country Link
CN (1) CN115408319B (fi)
FI (1) FI129635B (fi)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2166717A1 (en) * 2008-09-22 2010-03-24 Stoneridge Electronics AB A device for connection to a can-bus
CN203984448U (zh) * 2013-12-30 2014-12-03 中通客车控股股份有限公司 一种带终端电阻选择电路的can总线模块
DE102015121732B4 (de) * 2015-12-14 2022-07-14 Knorr-Bremse Systeme für Nutzfahrzeuge GmbH Schaltungsanordnung für einen schaltbaren Leitungsabschluss eines seriellen Busses

Also Published As

Publication number Publication date
CN115408319B (zh) 2024-04-16
CN115408319A (zh) 2022-11-29
FI129635B (fi) 2022-06-15

Similar Documents

Publication Publication Date Title
US5818283A (en) High power FET switch
US8410827B2 (en) Transmitter, interface device, and car mounted communication system
CN108605018B (zh) 用于串行总线的可切换的线路终端的电路装置
US20020149404A1 (en) Line driver with current source output and low sensitivity to load variations
US20190158144A1 (en) Ringing suppression circuit
WO2023241396A1 (zh) 数字隔离器及其发送电路
US6418500B1 (en) Feedback control for termination adjustment
WO2017030726A1 (en) 20v to 50v high current asic pin diode driver
EP3520341B1 (en) Digital-unit interface
FI129635B (fi) Sarjaväylän terminointi
US20040239403A1 (en) Power switching circuit with controlled reverse leakage
US10411690B2 (en) Low side output driver reverse current protection circuit
CN111371442B (zh) 晶体管开关电路
US6525915B1 (en) Adaptive current source for network isolation
USRE41728E1 (en) High linearity, low power voltage controlled resistor
US8368432B2 (en) Interference-tolerant communication circuit
US10715035B2 (en) Circuits and methods for slew rate control of switched capacitor regulators
US6710626B1 (en) Databus transmitter
CN216819700U (zh) 钳位保护电路
US11234318B2 (en) Slave interface for a DALI network
CN111464159B (zh) 一种射频开关控制电路和方法
CN113595546B (zh) 宽带高速电平转换电路及高速时钟芯片
CN112737552B (zh) 一种信号传输电路
US8320471B2 (en) Transmission device for differential communication
CN116134789A (zh) 用于对基于差分电压信号的总线系统的总线线路上的振荡进行衰减的方法和装置

Legal Events

Date Code Title Description
FG Patent granted

Ref document number: 129635

Country of ref document: FI

Kind code of ref document: B