CN216819700U

CN216819700U - 钳位保护电路

Info

Publication number: CN216819700U
Application number: CN202220088745.8U
Authority: CN
Inventors: 李勃; 钱永学; 蔡光杰; 孟浩; 王鑫; 黄鑫
Original assignee: Beijing Angrui Microelectronics Technology Co ltd
Current assignee: Beijing Angrui Microelectronics Technology Co ltd
Priority date: 2022-01-13
Filing date: 2022-01-13
Publication date: 2022-06-24
Anticipated expiration: 2032-01-13

Abstract

本公开的实施例提供了一种钳位保护电路，包括：主体电路，其中，所述主体电路包括第一晶体管；第一钳位电路，与所述第一晶体管的栅极相连，并且被配置为在所述第一晶体管导通的情况下，对所述第一晶体管的栅极电压进行钳位，以使得所述第一晶体管的源极和栅极之间的电压低于第一过压电压；以及第二钳位电路，与所述第一晶体管的漏极相连，并且被配置为在所述第一晶体管截止的情况下，对所述第一晶体管的漏极电压进行钳位，以使得所述第一晶体管的源极和漏极之间的电压低于第二过压电压。本公开的钳位保护电路可以保证晶体管工作在较高的电压下时，在导通或者截止状态下均不会超过晶体管的最大可承受电压，确保了晶体管的工作寿命和产品的可靠性。

Description

钳位保护电路

技术领域

本公开涉及集成电路技术领域，尤其涉及一种MOSFET过压钳位保护电路。

背景技术

金属氧化物半导体场效应晶体管(MOSFET)被广泛应用于集成电路设计领域，是芯片内部不可或缺的重要组成部分。然而，随着芯片电源电压范围越来越宽，MOSFET应用不当可能会出现栅源极过压和漏源极过压等现象。对于一般工艺来说，MOSFET四端(即，栅极、源极、漏极和衬底)之间电压值都有相应的限制，通常在设计芯片过程中，应确保所选工艺MOSFET的最大可承受电压能够满足芯片的最大工作电压。

在电路设计时，MOSFET可以被当做开关应用在电路内部，当电源电压较高时，MOSFET内部节点电压可能会超过工艺所能承受的最大电压，从而引起各种各样的可靠性问题。

实用新型内容

技术问题

MOSFET内部节点电压过压可能会影响芯片的工作寿命，甚至可能会出现芯片上电击穿的情况，从而出现各种各样的可靠性问题。为了解决过压问题，需要加入保护电路，从而保证低压MOSFET在高压条件下稳定可靠的工作。

问题的解决方案

针对MOSFET过压问题，本公开提供了一种钳位保护电路，通过对MOSFET加入钳位电路，能够在不影响原有电路性能的前提下，保证在电源电压较高时，MOSFET不会出现过压现象。

本公开的实施例提供了一种钳位保护电路，其特征在于，包括：主体电路，其中，所述主体电路包括第一晶体管；第一钳位电路，与所述第一晶体管的栅极相连，并且被配置为在所述第一晶体管导通的情况下，对所述第一晶体管的栅极电压进行钳位，以使得所述第一晶体管的源极和栅极之间的电压低于第一过压电压；以及第二钳位电路，与所述第一晶体管的漏极相连，并且被配置为在所述第一晶体管截止的情况下，对所述第一晶体管的漏极电压进行钳位，以使得所述第一晶体管的源极和漏极之间的电压低于第二过压电压。

根据本公开的实施例，所述第一钳位电路包括：上拉电阻、第一钳位单元和第一控制晶体管，其中，所述上拉电阻的第一端与电源电压相连，第二端与所述第一钳位单元的第一端以及所述第一晶体管的栅极相连；所述第一钳位单元的第二端与所述第一控制晶体管的漏极相连；并且所述第一控制晶体管的源极与地电压相连，栅极与第一控制信号相连。

根据本公开的实施例，所述第一钳位单元包括依次串联的N个第一钳位晶体管，N为正整数，其中，所述N个第一钳位晶体管中的第n个第一钳位晶体管的源极与所述N个第一钳位晶体管中的第n+1个第一钳位晶体管的漏极相连，1≤n≤N-1，其中，所述N个第一钳位晶体管中的每一个第一钳位晶体管的栅极与漏极相连，并且其中，所述第一钳位单元的所述第一端为所述N个第一钳位晶体管中的第1个第一钳位晶体管的漏极，并且所述第一钳位单元的所述第二端为所述N个第一钳位晶体管中的第N个第一钳位晶体管的源极。

根据本公开的实施例，所述第二钳位电路包括：第二钳位单元和第二控制晶体管，其中，所述第二钳位单元的第一端与电源电压相连，第二端与所述第一晶体管的漏极相连，第三端与所述第二控制晶体管的漏极相连；并且所述第二控制晶体管的源极与地电压相连，栅极与第二控制信号相连。

根据本公开的实施例，所述第二钳位单元包括依次串联的K个第二钳位晶体管，K为大于等于2的整数，其中，所述K个第二钳位晶体管中的第k个第二钳位晶体管的漏极与所述K个第二钳位晶体管中的第k+1个第二钳位晶体管的源极相连，1≤k≤K-1，其中，所述K个第二钳位晶体管中的每一个第二钳位晶体管的栅极与漏极相连，并且其中，所述第二钳位单元的所述第一端为所述K个第二钳位晶体管中的第1个第二钳位晶体管的源极，所述第二钳位单元的所述第三端为所述K个第二钳位晶体管中的第K个第二钳位晶体管的漏极，并且所述第二钳位单元的所述第二端为所述K个第二钳位晶体管中的第m个第二钳位晶体管的漏极，1≤m≤K-1。

根据本公开的实施例，所述第一控制信号控制所述第一控制晶体管在所述第一晶体管导通的情况下导通，并且在所述第一晶体管截止的情况下截止。

根据本公开的实施例，所述第二控制信号控制所述第二控制晶体管在所述第一晶体管导通的情况下截止，并且在所述第一晶体管截止的情况下导通。

根据本公开的实施例，所述第二控制信号为第一控制信号的反相信号。

根据本公开的实施例，所述主体电路还包括一个或多个电阻，所述一个或多个电阻与所述第一晶体管串接设置，所述第一晶体管被配置为控制所述一个或多个电阻的通路或断路。

有益效果

本公开提供了一种钳位保护电路，通过对晶体管(例如，开关管)加入钳位电路，可以保证晶体管工作在较高的电压下时，在导通或者截止状态下均不会超过晶体管的最大可承受电压，确保了晶体管的工作寿命和产品的可靠性。

附图说明

从结合附图的以下描述中，本公开的某些实施例的以上以及其他方面、特征和优点将更加明显，其中：

图1示出了根据本公开实施例的示例主体电路100的结构示意图。

图2示出了根据本公开实施例的示例钳位保护电路200的结构示意图。

图3示出了根据本公开实施例的示例钳位保护电路300的结构示意图。

具体实施方式

在进行下面的详细描述之前，阐述贯穿本专利文件使用的某些单词和短语的定义可能是有利的。术语“耦接”、“连接”及其派生词指两个或多个元件之间的任何直接或间接通信或者连接，而无论那些元件是否彼此物理接触。术语“传输”、“接收”和“通信”及其派生词涵盖直接和间接通信。术语“包括”和“包含”及其派生词是指包括但不限于。术语“或”是包含性的，意思是和/或。短语“与……相关联”、“与……相对应”及其派生词是指包括、包括在……内、互连、包含、包含在……内、连接或与……连接、耦接或与……耦接、与……通信、配合、交织、并列、接近、绑定或与……绑定、具有、具有属性、具有关系或与……有关系等。术语“控制器”是指控制至少一个操作的任何设备、系统或其一部分。这种控制器可以用硬件、或者硬件和软件和/或固件的组合来实施。与任何特定控制器相关联的功能可以是集中式的或分布式的，无论是本地的还是远程的。短语“至少一个”，当与项目列表一起使用时，意指可以使用所列项目中的一个或多个的不同组合，并且可能只需要列表中的一个项目。例如，“A、B、C中的至少一个”包括以下组合中的任意一个：A、B、C、A和B、A和C、B和C、A和B和C。

贯穿本专利文件提供了其他特定单词和短语的定义。本领域普通技术人员应该理解，在许多情况下，即使不是大多数情况下，这种定义也适用于这样定义的单词和短语的先前和将来使用。

在本专利文件中，模块的应用组合以及子模块的划分层级仅用于说明，在不脱离本公开的范围内，模块的应用组合以及子模块的划分层级可以具有不同的方式。本公开的实施例可以以不同的形式实现，而不应当被解读为仅限于这里阐述的实施例。相反，提供这些实施例是为了使得本公开彻底和完整，并将向本领域技术人员全面传达示例性的实施方式。本公开的实施例可以组合以形成另外的实施例。

下面，将结合附图来详细描述本公开的实施例。

如图1所示，在示例主体电路100中，第一晶体管MP1、电阻R1和R2可以串接在电源电压VDD和地电压GND之间。MP1可以作为开关控制电阻R1和R2的通路或断路。R1和R2之间的连接点可以作为示例主体电路100的输出端vout。Pd可以是用于控制MP1的导通或截止的控制信号。当Pd＝0时，MP1处于导通状态，MP1的源栅电压(即源极和栅极之间的电压)等于电源电压VDD，在VDD大于MP1的源栅最大可承受电压时，MP1处于源栅两端过压工作状态；当Pd＝1时，MP1处于截止状态，MP1的漏极通过电阻R1和R2下拉到地，此时MP1的源漏电压(即源极和漏极之间的电压)等于VDD，在VDD大于MP1的源漏最大可承受电压时，MP1处于源漏两端过压工作状态。

接下来，图2示出了根据本公开实施例的示例钳位保护电路200的结构示意图。

如图2所示，根据本公开实施例的示例钳位保护电路200可以包括：主体电路203、第一钳位电路201和第二钳位电路202中的一个或多个。

在一些实施方式中，主体电路203可以包括第一晶体管MP1。在一些实施方式中，主体电路203还可以包括一个或多个电阻，例如R1和R2。与图1相类似的，R1和R2可以与MP1串接，并且MP1可以通过导通或截止来控制R1和R2的通路或断路。在一些实施方式中，一个或多个电阻和地电压之间还可以设置有另一个开关晶体管(例如，MN2)，以用于进一步控制一个或多个电阻与地电压之间的通断。

在一些实施方式中，第一钳位电路201可以与第一晶体管MP1的栅极相连，并且可以被配置为在MP1导通的情况下，对MP1的栅极电压进行钳位，以使得MP1的源极和栅极之间的电压低于第一过压电压，例如，MP1的源栅最大可承受电压。

在一些实施方式中，第一钳位电路201可以包括：上拉电阻Ra、第一钳位单元204和第一控制晶体管MN1中的一个或多个。

在一些实施方式中，上拉电阻Ra的第一端可以与电源电压VDD相连，并且Ra的第二端可以与第一钳位单元204的第一端以及第一晶体管MP1的栅极相连。第一钳位单元204的第二端可以与第一控制晶体管MN1的漏极相连。第一控制晶体管MN1的源极可以与地电压GND相连，并且MN1的栅极可以与第一控制信号相连。

第一控制信号可以用于控制第一控制晶体管MN1在第一晶体管MP1导通的情况下导通，并且在MP1截止的情况下截止。在一些实施方式中，如图2所示，第一控制信号可以是第二控制信号Pd的反相信号。这里，第二控制信号Pd可以是示例钳位保护电路200的总体控制信号，例如，可以用于控制第一晶体管MP1的导通或截止，和/或第一控制晶体管MN1以及下文所述的第二控制晶体管MN3的导通或截止(进一步地，控制第一钳位电路201和第二钳位电路202的停止或正常工作状态)。

在一些实施方式中，第一钳位单元204可以包括依次串联的N个第一钳位晶体管，其中N为正整数。图2仅示出了第一钳位单元204包括1个第一钳位晶体管MN4的情况。此外，图3示出了根据本公开实施例的示例钳位保护电路300的结构示意图。更具体地，图3示出了第一钳位单元304包括2个第一钳位晶体管MN5和MN4的情况。应当理解，图2和图3所示的情况仅为示例，并且N可以为任意正整数。为方便起见，下面将结合图2和图3的示例进行共同描述。

如图2或图3所示，在一些实施方式中，N个第一钳位晶体管中的第n个第一钳位晶体管的源极可以与N个第一钳位晶体管中的第n+1个第一钳位晶体管的漏极相连，其中1≤n≤N-1。在一些实施方式中，N个第一钳位晶体管中的每一个第一钳位晶体管的栅极可以与漏极相连。

在一些实施方式中，上文所述的第一钳位单元的第一端可以为N个第一钳位晶体管中的第1个第一钳位晶体管(例如，图2中的MN4或图3中的MN5)的漏极，并且上文所述的第一钳位单元的第二端可以为N个第一钳位晶体管中的第N个第一钳位晶体管(例如，图2中的MN4或图3中的MN4)的源极。

在一些实施方式中，第二钳位电路202可以与第一晶体管MP1的漏极相连，并且可以被配置为在MP1截止的情况下，对MP1的漏极电压进行钳位，以使得MP1的源极和漏极之间的电压低于第二过压电压，例如，MP1的源漏最大可承受电压。

在一些实施方式中，第二钳位电路202可以包括：第二钳位单元205和第二控制晶体管MN3中的一个或多个。

在一些实施方式中，第二钳位单元205的第一端可以与电源电压VDD相连，第二钳位单元205的第二端可以与第一晶体管MP1的漏极相连，并且第二钳位单元205的第三端可以与第二控制晶体管MN3的漏极相连。在一些实施方式中，第二控制晶体管MN3的源极可以与地电压GND相连，并且栅极可以与第二控制信号Pd相连。如上文所述，第二控制信号Pd可以是示例钳位保护电路200的总体控制信号。第二控制信号Pd可以用于控制第二控制晶体管MN3在第一晶体管MP1导通的情况下截止，并且在MP1截止的情况下导通。

在一些实施方式中，第二钳位单元205可以包括依次串联的K个第二钳位晶体管，其中K为大于等于2的整数。图2示出了第二钳位单元205包括2个第二钳位晶体管MP3和MP2的情况。并且图3示出了第二钳位单元305包括3个第二钳位晶体管MP3、MP4和MP2的情况。应当理解，图2和图3所示的情况仅为示例，并且K可以为任意大于等于2的正整数。

以图2为例，在一些实施方式中，K个第二钳位晶体管中的第k个第二钳位晶体管的漏极可以与K个第二钳位晶体管中的第k+1个第二钳位晶体管的源极相连，其中1≤k≤K-1。在一些实施方式中，K个第二钳位晶体管中的每一个第二钳位晶体管的栅极可以与漏极相连。

在一些实施方式中，上文所述的第二钳位单元205的第一端可以为K个第二钳位晶体管中的第1个第二钳位晶体管(例如，图2中的MP3)的源极，第二钳位单元205的第三端可以为K个第二钳位晶体管中的第K个第二钳位晶体管(例如，图2中的MP2)的漏极，并且第二钳位单元205的第二端可以为K个第二钳位晶体管中的第m个第二钳位晶体管的漏极，其中1≤m≤K-1。例如，MP3的漏极(即，图2中的A点)可以作为上文所述的第二钳位单元205的第二端，与第一晶体管MP1的漏极相连。

接下来，将分别再次结合图1、图2和图3所示的示例结构来进行钳位保护功能的说明。

在如图1所示的示例主体电路100中，当Pd＝0时，Vsg_MP1＝VDD。在VDD大于MP1的源栅最大可承受电压(例如，

)时，MP1的源栅两端之间会存在过压。当Pd＝1时，Vsd_MP1＝VDD。在VDD大于MP1的源漏最大可承受电压(例如，

)时，MP1的源漏两端之间会存在过压。因此，为了MP1工作在正常电压范围内，VDD必须满足

和

在一些情况下，

本身比

更小，因此需要满足

然而，在如图2所示的示例钳位保护电路200中，当Pd＝0时，经过反相器，第一控制晶体管MN1的栅极电压为高，MN1处于导通状态，第一钳位电路201正常工作，MN1的漏极电压等于0。此时，

Vsg_MP1＝VDD-Vgs_MN4 (等式1)

在满足

的情况下，MP1处于正常工作状态，不会存在源栅过压，从而可以实现钳位保护功能。其中，VDD为电源电压，Vsg_MP1为MP1的源栅电压，Vgs_MN4为MN4的栅源电压，

为MP1的源栅最大工作电压，或源栅最大可承受电压。

当Pd＝1时，MN1的栅极电压为低，MN1截止，第一钳位电路201处于不工作状态。MP1的栅极电压通过上拉电阻Ra连接到VDD，MP1处于截止状态。第二钳位电路202中的第二控制晶体管MN3的栅极电压为高，MN3处于导通状态，第二钳位电路202处于工作状态。假设第二钳位电路202中的第二钳位晶体管MP2和MP3的等效电阻相同，通过MP2和MP3的分压可以得到A点电压V_A为：

V_A＝0.5*VDD (等式2)

从而，

Vsd_MP1＝VDD-V_A＝0.5*VDD (等式3)

也就是说，在满足

的情况下，MP1处于正常截止状态，不会存在源漏过压，从而可以实现钳位保护功能。其中，VDD为电源电压，Vsd_MP1为MP1的源漏电压，

为MP1的源漏最大工作电压，或源漏最大可承受电压。

在一些情况下，Vgs_MN4等效于Vth_MN4+Vdsat_MN4，其中，Vth_MN4为MN4的阈值电压；Vdsat_MN4为MN4的过驱动电压。因此，在如图2所示的示例电路中，只需要VDD满足

即可。

附加地或可替代地，在如图3所示的示例钳位保护电路300中，当Pd＝0时，经过反相器，第一控制晶体管MN1的栅极电压为高，MN1处于导通状态，第一钳位电路301正常工作，MN1的漏极电压等于0。此时，

Vsg_MP1＝VDD-Vgs_MN5-Vgs_MN4 (等式4)

在满足

的情况下，MP1处于正常工作状态，不会存在源栅过压，从而可以实现钳位保护功能。其中，VDD为电源电压，Vsg_MP1为MP1的源栅电压，Vgs_MN5为MN5的栅源电压，Vgs_MN4为MN4的栅源电压，

为MP1的源栅最大工作电压，或源栅最大可承受电压。

当Pd＝1时，MN1的栅极电压为低，MN1截止，第一钳位电路301处于不工作状态。MP1的栅极电压通过上拉电阻Ra连接到VDD，MP1处于截止状态。第二钳位电路302中的第二控制晶体管MN3的栅极电压为高，MN3处于导通状态，第二钳位电路302处于工作状态。假设第二钳位电路202中的第二钳位晶体管MP2、MP3和MP4的等效电阻相同，通过MP2、MP3和MP4的分压可以得到A点电压V_A为：

V_A＝2/3*VDD (等式5)

从而，

Vsd_MP1＝VDD-V_A＝1/3*VDD (等式6)

也就是说，在满足

为MP1的源漏最大工作电压，或源漏最大可承受电压。

在一些情况下，Vgs_MN4等效于Vth_MN4+Vdsat_MN4，并且Vgs_MN5等效于Vth_MN5+Vdsat_MN5，其中，Vth_MN4为MN4的阈值电压；Vdsat_MN4为MN4的过驱动电压；Vth_MN5为MN5的阈值电压；Vdsat_MN5为MN5的过驱动电压。因此，在如图3所示的示例电路中，只需要VDD满足

即可。

在上文的描述中，为了方便起见，将特定晶体管描述为了特定类型，例如，如图2所示，将第一晶体管MP1描述为了PMOS晶体管、将第一钳位晶体管MN4描述为了NMOS晶体管，等等。然而，应当理解，上面的描述仅仅出于说明的目的，本公开中的任何晶体管可以用PMOS晶体管或NMOS晶体管等中的任何一种来实现，并且仅需要适应性的调整源极、漏极等的连接以及控制信号的高低电平即可。

此外，根据本公开实施例的第二钳位电路202或第二钳位电路302中所包括的第二钳位晶体管MP3和MP2等也可以用等效电阻来替代实施。

尽管已经用示例性实施例描述了本公开，但是可以向本领域技术人员建议各种改变和修改。本公开旨在涵盖落入所附权利要求范围内的这种改变和修改。

本公开中的任何描述都不应被理解为暗示任何特定的元件、步骤或功能是必须包括在权利要求范围内的必要元件。专利主题的范围仅由权利要求限定。

本文已经公开了根据本公开的示例性实施例，并且尽管采用了特定术语，但是它们仅在一般和描述性意义上使用和解释，而不是为了限制的目的。在一些情况下，结合特定实施例描述的特征，特性和/或元件可单独使用或与结合其他实施例描述的特征，特性、和/或元件组合使用，除非另有说明。因此，本领域技术人员将理解，可以在不脱离权利要求的精神和范围的情况下对本公开进行形式和细节上的各种改变。

Claims

1.一种钳位保护电路，其特征在于，包括：

主体电路，其中，所述主体电路包括第一晶体管；

第一钳位电路，与所述第一晶体管的栅极相连，并且被配置为在所述第一晶体管导通的情况下，对所述第一晶体管的栅极电压进行钳位，以使得所述第一晶体管的源极和栅极之间的电压低于第一过压电压；以及

第二钳位电路，与所述第一晶体管的漏极相连，并且被配置为在所述第一晶体管截止的情况下，对所述第一晶体管的漏极电压进行钳位，以使得所述第一晶体管的源极和漏极之间的电压低于第二过压电压。

2.根据权利要求1所述的钳位保护电路，其特征在于，所述第一钳位电路包括：上拉电阻、第一钳位单元和第一控制晶体管，其中，

所述上拉电阻的第一端与电源电压相连，第二端与所述第一钳位单元的第一端以及所述第一晶体管的栅极相连；

所述第一钳位单元的第二端与所述第一控制晶体管的漏极相连；并且

所述第一控制晶体管的源极与地电压相连，栅极与第一控制信号相连。

3.根据权利要求2所述的钳位保护电路，其特征在于，所述第一钳位单元包括依次串联的N个第一钳位晶体管，N为正整数，

其中，所述N个第一钳位晶体管中的第n个第一钳位晶体管的源极与所述N个第一钳位晶体管中的第n+1个第一钳位晶体管的漏极相连，1≤n≤N-1，

其中，所述N个第一钳位晶体管中的每一个第一钳位晶体管的栅极与漏极相连，

并且其中，所述第一钳位单元的所述第一端为所述N个第一钳位晶体管中的第1个第一钳位晶体管的漏极，并且所述第一钳位单元的所述第二端为所述N个第一钳位晶体管中的第N个第一钳位晶体管的源极。

4.根据权利要求1-3中任一项所述的钳位保护电路，其特征在于，所述第二钳位电路包括：第二钳位单元和第二控制晶体管，其中，

所述第二钳位单元的第一端与电源电压相连，第二端与所述第一晶体管的漏极相连，第三端与所述第二控制晶体管的漏极相连；并且

所述第二控制晶体管的源极与地电压相连，栅极与第二控制信号相连。

5.根据权利要求4所述的钳位保护电路，其特征在于，所述第二钳位单元包括依次串联的K个第二钳位晶体管，K为大于等于2的整数，

其中，所述K个第二钳位晶体管中的第k个第二钳位晶体管的漏极与所述K个第二钳位晶体管中的第k+1个第二钳位晶体管的源极相连，1≤k≤K-1，

其中，所述K个第二钳位晶体管中的每一个第二钳位晶体管的栅极与漏极相连，

并且其中，所述第二钳位单元的所述第一端为所述K个第二钳位晶体管中的第1个第二钳位晶体管的源极，所述第二钳位单元的所述第三端为所述K个第二钳位晶体管中的第K个第二钳位晶体管的漏极，并且所述第二钳位单元的所述第二端为所述K个第二钳位晶体管中的第m个第二钳位晶体管的漏极，1≤m≤K-1。

6.根据权利要求2所述的钳位保护电路，其特征在于，所述第一控制信号控制所述第一控制晶体管在所述第一晶体管导通的情况下导通，并且在所述第一晶体管截止的情况下截止。

7.根据权利要求4所述的钳位保护电路，其特征在于，所述第二控制信号控制所述第二控制晶体管在所述第一晶体管导通的情况下截止，并且在所述第一晶体管截止的情况下导通。

8.根据权利要求4所述的钳位保护电路，其特征在于，所述第二控制信号为第一控制信号的反相信号。

9.根据权利要求1所述的钳位保护电路，其特征在于，所述主体电路还包括一个或多个电阻，所述一个或多个电阻与所述第一晶体管串接设置，所述第一晶体管被配置为控制所述一个或多个电阻的通路或断路。