FI100069B

FI100069B - Bus Driver Circuit

Info

Publication number: FI100069B
Application number: FI924523A
Authority: FI
Inventors: Hemmo Ristimaeki; Kari Sahlman; Marcos Katz; Markku Henriksson
Original assignee: Nokia Telecommunications Oy
Priority date: 1992-10-07
Filing date: 1992-10-07
Publication date: 1997-09-15
Also published as: HK1006613A1; WO1994008398A1; GB9507067D0; FI924523A0; AU5112593A; FI924523A; GB2287145B; GB2287145A; DE4394820T1

Description

1 1000691 100069

LinjaohjainpiiriBus Driver Circuit

Keksinnön kohteena on oheisen patenttivaatimuksen 1 5 johdanto-osan mukainen linjaohjainpiiri. Keksinnön mukainen linjaohjainpiiri on tarkoitettu aikaansaamaan halutut signaali- ja impedanssitasot digitaaliselle siirtoyhteydelle.The invention relates to a line control circuit according to the preamble of appended claim 1. The line control circuit according to the invention is intended to provide the desired signal and impedance levels for a digital transmission connection.

Sovitettaessa linjaohjainpiirin lähtö siihen kytket-10 tyyn siirtotiehen täytyy linjaohjainpiirin lähdön täyttää useita erilaisia vaatimuksia. Eräs tällainen vaatimus on heijastuksista aiheutuvien häiriöiden pitäminen riittävän pieninä, mikä tarkoittaa sitä, että lähtöportilla on oltava riittävä heijastusvaimennus, jottei lähtevään signaa-15 liin summautuva heijastunut signaali aiheuta mainittavaa vääristymää lähtevään signaaliin.When matching the output of the line control circuit to the transmission path connected to it, the output of the line control circuit must meet several different requirements. One such requirement is to keep the interference from reflections sufficiently small, which means that the output gate must have sufficient reflection attenuation so that the reflected signal summing up to the outgoing signal does not cause significant distortion to the outgoing signal.

Kohtuullisen heijastusvaimennuksen (esim. luokkaa 14 dB) omaavien linjaohjainpiirien epäkohtana on kuitenkin niiden suuri tehonkulutus (huono hyötysuhde). Näitä tun-20 nettuja piirejä kuvataan tarkemmin jäljempänä kuvioihin viitaten.However, line control circuits with reasonable reflection attenuation (e.g., on the order of 14 dB) have the disadvantage of their high power consumption (poor efficiency). These known circuits are described in more detail below with reference to the figures.

Esillä olevan keksinnön tarkoituksena on päästä eroon edellä esitetystä epäkohdasta ja saada aikaan sekä suhteellisen hyvän heijastusvaimennuksen että alhaisen 25 tehonkulutuksen omaava linjaohjainpiiri. Tämä saavutetaan keksinnön mukaisella linjaohjainpiirillä, jolle on tunnusomaista se, mitä kuvataan oheisen patenttivaatimuksen 1 tunnusmerkkiosassa.It is an object of the present invention to overcome the above drawback and to provide a line control circuit having both relatively good reflection attenuation and low power consumption. This is achieved by a line control circuit according to the invention, which is characterized by what is described in the characterizing part of the appended claim 1.

Keksinnön mukaisena ajatuksena on pitää lähtökohtana 30 sinänsä tunnettua, nollatilan sovitusvastuksella varustettua linjaohjainpiiriä ja varustaa se ohjausasteelle *·· vasteellisilla ohjauselimillä, jotka kytkevät nollatilan sovitusvastuksen irti virtapiiristä lähetettävien pulssien ajaksi.The idea according to the invention is to take as a starting point 30 a line control circuit with a zero-state matching resistor known per se and to provide it with control means responsive to the control stage * ·· which disconnect the zero-state matching resistor from the circuit during the pulses transmitted.

35 Keksinnön mukainen piiri on myös rakenteeltaan 2 100069 yksinkertainen ja ratkaisun lisäetuna on se, että olemassa olevia, transistorikytkimiä käyttäviä ohjausasteita voidaan edelleenkin käyttää hyväksi.The circuit according to the invention is also simple in structure 2 100069 and a further advantage of the solution is that the existing control stages using transistor switches can still be used.

Seuraavassa keksintöä kuvataan tarkemmin viitaten 5 oheisten piirustusten mukaisiin esimerkkeihin, joissa kuvio 1 esittää erästä tunnettua linjaohjainpiiriä, kuvio 2 esittää siirtotieltä päin näkyvää impedanssia ajan funktiona käytettäessä kuvion 1 mukaista linjaohjainpiiriä, 10 kuvio 3 esittää erästä toista tunnettua linjaohjain piiriä, kuvio 4 esittää siirtotieltä päin näkyvää impedanssia ajan funktiona käytettäessä kuvion 3 mukaista linjaohjainpiiriä, 15 kuvio 5 esittää keksinnön mukaisen linjaohjainpiirin periaatetta, kuvio 6 esittää siirtotieltä päin näkyvää impedanssia ajan funktiona käytettäessä keksinnön mukaista linjaohjainpiiriä, 20 kuvio 7 esittää keksinnön mukaisen linjaohjainpiirin edullista suoritusmuotoa, ja kuvio 8 esittää keksinnön mukaisen linjaohjainpiirin toista edullista suoritusmuotoa.The invention will now be described in more detail with reference to 5 examples according to the accompanying drawings, in which Fig. 1 shows a known line control circuit, Fig. 2 shows a transmission path impedance as a function of time using the line control circuit of Fig. 1, Fig. 3 shows another known line control circuit, Fig. 5 shows the principle of the line control circuit according to the invention, Fig. 6 shows the impedance visible from the transmission path as a function of time when using the line control circuit according to the invention, Fig. 7 shows a preferred embodiment of the line control circuit according to the invention, and Fig. 8 shows preferred embodiment.

Kuvio 1 esittää erästä tunnetun tekniikan mukaista 25 linjaohjainpiiriä, jossa ohjausaste 11 syöttää lähtösig-naalin muuntajakytkennän 12 kautta siirtotielle 13, joka on kytketty muuntajan toisiokäämin 12b napoihin. Ohjaus-asteen, jonka kumpikin lähtönäpä on kytketty oman vastuksensa Rl ja vastaavasti R2 kautta vastaavaan ensiökäämin 30 12a napaan, tehtävänä on aikaansaada halutut signaali- ja impedanssitasot kyseistä siirtotietä 13 varten. Ohjausaste käsittää tyypillisesti kaksi transistoria Tri ja Tr2, joista toinen johtaa positiivisen pulssin ja toinen vastaavasti negatiivisen pulssin aikana (vrt. kuvio 3). Muun-35 tajän ensiökäämissä 12a on väliulosotto, joka on kytketty o 3 100069 käyttöj ännitteeseen.Fig. 1 shows a line control circuit 25 according to the prior art, in which the control stage 11 supplies an output signal via a transformer connection 12 to a transmission path 13 connected to the terminals of the secondary winding 12b of the transformer. The function of the control stage, each output terminal of which is connected via its own resistor R1 and R2, respectively, to the corresponding terminal of the primary winding 30 12a, is to provide the desired signal and impedance levels for said transmission path 13. The control stage typically comprises two transistors Tri and Tr2, one conducting during a positive pulse and the other during a negative pulse, respectively (cf. Figure 3). The primary winding 12a of the converter 35 has an intermediate output connected to the operating voltage o 100069.

Kuviossa 2 on esitetty siirtotieltä 13 päin näkyvää impedanssia ajan funktiona käytettäessä kuvion 1 mukaista linjaohjainpiiriä. Impedanssikäyrän 21 yläpuolelle on 5 referenssiksi piirretty ohjausasteen 11 syöttämä vastaava lähtösignaali (joka on sinänsä tunnetun HDB3-johtokoo-din mukainen). Siirtotieltä näkyvä impedanssi kohoaa hyvin suureksi (periaatteessa äärettömäksi) niissä aikaväleissä Tl, joissa ohjausaste ei syötä pulsseja muuntajalähtöön. 10 Hyvin suuri "nollatilan" (aikavälit Tl) impedanssi tarkoittaa käytännössä myös hyvin huonoa heijastusvaimennus-ta.Fig. 2 shows the impedance visible from the transmission path 13 as a function of time when using the line control circuit according to Fig. 1. Above the impedance curve 21, a corresponding output signal supplied by the control stage 11 (corresponding to the HDB3 line code known per se) is plotted as a reference. The impedance visible from the transmission path rises to a very high (basically infinity) in those time slots T1 where the control stage does not supply pulses to the transformer output. 10 A very high "zero state" (time interval T1) impedance in practice also means very poor reflection attenuation.

Kuviossa 3 on esitetty toinen tunnettu linjaohjain-piiri, joka vastaa muuten kuvion 1 mukaista kytkentää, 15 mutta nyt on muuntajan ensiökäämin 12a napojen väliin lisätty sovitusvastus Rm. Ohjausasteen 11 transistorit Tri ja Tr2 on tässä kuviossa esitetty niiden toimintaa kuvaavina kytkiminä SI ja S2 (jotka transistorit muodostavat). Kuviossa kumpikin kytkin on aukiasennossa, mikä vastaa 20 edellä mainittua "nollatilaa" (aikavälit Tl).Fig. 3 shows another known line control circuit, which otherwise corresponds to the connection according to Fig. 1, but now a matching resistor Rm has been added between the poles of the primary winding 12a of the transformer. The transistors Tri and Tr2 of the control stage 11 are shown in this figure as switches S1 and S2 (which are formed by the transistors) describing their operation. In the figure, each switch is in the open position, which corresponds to the above-mentioned "zero state" (time slots T1).

Kuviossa 4 on esitetty siirtotieltä 13 päin näkyvää impedanssia ajan funktiona käytettäessä kuvion 3 mukaista, sovitusvastuksella varustettua linjaohjainpiiriä. Niissä aikaväleissä Tl, joissa ohjausaste ei syötä pulsseja muun-. 25 tajalähtöön (kytkimet SI ja S2 auki), määräytyy siirtotieltä päin katsottu impedanssi pääasiassa sovitusvastuk-sen Rm mukaan (muuntajan muuntosuhteella redusoituna). Pulssien aikana (jompi kumpi kytkimistä kiinni) määräytyy siirtotieltä päin katsottu impedanssi puolestaan pää-30 asiassa vastusten Rl tai R2 mukaan (muuntajan muuntosuhteella redusoituna). Sopivalla vastusarvojen valinnalla saadaan impedanssikäyrästä 21 melko tasainen.Fig. 4 shows the impedance visible from the transmission path 13 as a function of time when using the line control circuit with matching resistor according to Fig. 3. In those time slots T1 where the control stage does not supply pulses inter-. The impedance viewed from the transmission path is mainly determined by the matching resistance Rm (reduced by the transformer conversion ratio). During the pulses (either of the switches closed), the impedance viewed from the transmission path is determined by the resistors R1 or R2 (reduced by the transformer conversion ratio). With a suitable choice of resistance values, the impedance curve 21 is made fairly uniform.

Kuviossa 3 esitetyn piirin puutteena on kuitenkin sen suuri tehonkulutus (pulssien aikana), mikä johtuu 35 sovitusvastuksen ohjainpiiriin muodostamasta ylimääräises- 4 100069 tä virtatiestä.However, the circuit shown in Figure 3 has the disadvantage of its high power consumption (during pulses) due to the additional current path formed by the matching resistor to the control circuit.

Kuviossa 5 on esitetty keksinnön mukainen ratkaisu, joka vastaa muuten kuviossa 3 esitettyä ratkaisua, mutta nyt on sovitusvastukselle Rm kytketty ohjausasteelle 11 5 vasteelliset ohjauselimet, jotka kytkevät sovitusvastuksen irti ohjauspiirin lähettämien pulssien ajaksi. Ohjauselimet käsittävät kuvion esimerkissä erillisen ohjauspiirin 51, jonka kumpikin sisäänmeno on kytketty ohjausasteen 11 vastaavaan ulostulonapaan ja jonka ulostulo on kytketty 10 releelle 52. Rele ohjaa sovitusvastuksen Rm toisen navan ja ensiökäämin 12a toisen navan väliin sovitettua kytkintä 53 siten, että sovitusvastus kytkeytyy irti virtapiiristä ohjauspiirin 11 lähettäessä pulsseja (kytkimen SI tai S2 sulkeutuessa). Kytkemällä sovitusvastus irti virtapiiristä 15 saadaan linjaohjainpiirin tehonkulutus pysymään alhaisena myös pulssien aikana. Samalla saadaan kuitenkin myös piirin heijastusvaimennus hyväksi.Fig. 5 shows a solution according to the invention which otherwise corresponds to the solution shown in Fig. 3, but now control elements responsive to control stage 11 5 are connected to the matching resistor Rm, which disconnect the matching resistor for the time of the pulses transmitted by the control circuit. In the example of the figure, the control means comprise a separate control circuit 51, each input of which is connected to the corresponding output terminal of the control stage 11 and the output of which is connected to a relay 52. The relay controls a switch 53 arranged between the second terminal of the matching resistor Rm and the second terminal when transmitting pulses (when switch S1 or S2 closes). By disconnecting the matching resistor from the circuit 15, the power consumption of the line control circuit is kept low even during the pulses. At the same time, however, the reflection attenuation of the circuit is also benefited.

Kuviossa 6 on esitetty siirtotieltä 13 päin näkyvää impedanssia ajan funktiona, kun käytetään keksinnön mu-20 kaista ratkaisua. Kun ohjausaste ei syötä pulsseja, määräytyy impedanssi edellä kuvattuun tapaan sovitusvastuksen avulla. Kun ohjausaste syöttää pulsseja, kytkeytyy sovitusvastus irti virtapiiristä, jolloin impedanssi määräytyy lähtövastuksien Rl tai R2 mukaan. Vastukset voidaan valita 25 siten, että linjaimpedanssi pysyy koko ajan samana, pieniä kytkennän aikaisia piikkejä 61 lukuunottamatta. Kuvioon 6 on merkitty ne vastukset, jotka kulloinkin määräävät linjaohjainpiirin impedanssin. Pulssien aikana hoidetaan sovitus vastuksilla Rl (positiivinen pulssi) ja R2 (nega-30 tiivinen pulssi) ja pulssien välillä (aikavälit Tl) sovi-tusvastuksella Rm.Figure 6 shows the impedance visible from the transmission path 13 as a function of time when using the solution according to the invention. When the control stage does not supply pulses, the impedance is determined as described above by means of a matching resistor. When the control stage supplies pulses, the matching resistor is disconnected from the circuit, whereby the impedance is determined by the output resistors R1 or R2. Resistors 25 can be selected so that the line impedance remains the same at all times, except for small peaks 61 during switching. Figure 6 shows the resistors which in each case determine the impedance of the line control circuit. During the pulses, the matching is handled by resistors R1 (positive pulse) and R2 (negative-30 dense pulse) and between the pulses (time slots T1) by a matching resistor Rm.

- Kuviossa 7 on esitetty kuviossa 5 esitetyn periaat teellisen ratkaisun edullinen toteutusmuoto, joka sopii paremmin käytännössä esiintyville toimintataajuuksille. 35 Ohjauspiiri muodostuu tässä tapauksessa JA-portista 71 jaFig. 7 shows a preferred embodiment of the principal solution shown in Fig. 5, which is more suitable for the operating frequencies occurring in practice. 35 In this case, the control circuit consists of AND gates 71 and

IIII

5 100069 sovitusvastusta ohjaavan kytkimen muodostaa tässä tapauksessa FET-transistori 72, jonka hilalle JA-portin ulostulo on kytketty. Ohjausaste 11 on edelleen kuvioissa 1 ja 3 esitetyn kaltainen. Keksinnön eräs lisäetu onkin se, että 5 siinä voidaan käyttää hyväksi olemassaolevaa, tunnettua ohjausastetta. "Nollatilassa" ohjausasteen transistorit ovat johtamattomassa tilassa ja niiden yli vaikuttaa jännite (+ 5 V). Kun kummankin transistorin yli vaikuttaa em. jännite, muuttuu JA-portin lähtöjännite loogiseksi 10 ykköstasoksi. Tällöin saa transistori 72 ohjauksen, jolloin se alkaa johtaa kytkien sovitusvastuksen virtapiiriin. Kun ohjausasteen toinen transistori johtaa (pulssien aikana), muuttuu JA-portin lähtöjännite loogiseksi nolla-tasoksi ja transistori 72 kytkee sovitusvastuksen irti 15 virtapiiristä.The switch controlling the matching resistor 100069 is in this case formed by an FET transistor 72, to the gate of which the output of the AND gate is connected. The control stage 11 is further as shown in Figures 1 and 3. An additional advantage of the invention is that it can take advantage of an existing, known degree of control. In "zero mode", the control transistors are in a non-conducting state and are affected by a voltage (+ 5 V). When the above voltage is applied across both transistors, the output voltage of the AND gate changes to a logic 10 level. In this case, the transistor 72 is controlled, whereupon it begins to conduct switching to the matching resistor circuit. When the second transistor of the control stage conducts (during pulses), the output voltage of the AND gate changes to a logic zero level and the transistor 72 disconnects the matching resistor from the circuit 15.

Edellä kuvattu JA-portti voidaan toteuttaa monin tavoin, esim. diodi-vastus-logiikalla (vrt. kuvio 8), tra-sistoreilla, operaatiovahvistimilla tai valmiilla logiiik-kapiireillä. Kytkentäosa (kytkin 72) voidaan puolestaan 20 toteuttaa joko FETeillä tai bipolaaritransistoreilla.The AND gate described above can be implemented in many ways, e.g. with diode-resistance logic (cf. Fig. 8), transistors, operational amplifiers or ready-made logic circuits. The switching part (switch 72) can in turn be implemented with either FETs or bipolar transistors.

Kuviossa 8 on esitetty käytännön ratkaisu, jossa JA-portti on toteutettu sinänsä tunnetusti diodeilla Dl ja D2 sekä vastuksella R3. (Diodien anodien ja vastuksen R3 toisen navan muodostama yhteinen napa muodostaa JA-portin 25 ulostulon, kummankin diodin katodi on kytketty ohjausasteen vastaavaan ulostulonapaan, ja vastuksen R3 toinen pää on kytketty käyttöjännitteeseen). Tällaisen diodi-vastus-ratkaisun etuna on sen nopeus ja yksinkertaisuus. "Nollatilan" sovitusvastuksia (Rml ja Rm2) on tässä 30 tapauksessa kaksi, samoin kuin niitä ohjaavia kytkimiä (Q1 ja Q2). Diodeilla D3 ja D4 lasketaan JA-portilta saatavan ·· ohjaussignaalin tasoa FET-kytkimille Q1 ja Q2 sopivaksi.Figure 8 shows a practical solution in which the AND gate is implemented as is known per se with diodes D1 and D2 and a resistor R3. (The common terminal formed by the anodes of the diodes and the second terminal of the resistor R3 forms the output of the AND gate 25, the cathode of each diode is connected to the corresponding output terminal of the control stage, and the other end of the resistor R3 is connected to the operating voltage). The advantage of such a diode-resistor solution is its speed and simplicity. There are two "zero state" matching resistors (Rml and Rm2) in this case, as well as the switches (Q1 and Q2) that control them. Diodes D3 and D4 calculate the level of the ·· control signal from the AND gate to suit the FET switches Q1 and Q2.

Ensiökäämin navan ja vastaavan sovitusvastuksen väliin sovitetut kondensaattorit Cl ja C2 estävät tasavirran 35 kulun "nollatilan" sovituspiirin kautta. Kuviossa 8 esite- 6 100069 tyn ratkaisun etuna on se, että sen avulla voidaan varmemmin taata kytkintransistorien Q1 ja Q2 ohjautuminen johtavaksi '•nollatilassa" (FETtien nielu ja lähde ovat eri potentiaaleissa).Capacitors C1 and C2 arranged between the terminal of the primary winding and the corresponding matching resistor prevent the passage of direct current 35 through the "zero state" matching circuit. The advantage of the solution shown in Fig. 8 100069 is that it makes it possible to more reliably guarantee that the switching transistors Q1 and Q2 are conducting in the "• zero state" (the drain and source of the FETs are at different potentials).

5 Vaikka keksintöä on edellä selostettu viitaten oheisten piirustusten mukaisiin esimerkkeihin, on selvää, ettei keksintö ole rajoittunut siihen, vaan sitä voidaan muunnella edellä ja oheisissa patenttivaatimuksissa esitetyn keksinnöllisen ajatuksen puitteissa. Niinpä voi alan 10 ammattimies muunnella esim. ohjauselimien yksityiskohtaisempaa kytkentää poikkeamatta silti keksinnön piiristä.Although the invention has been described above with reference to the examples according to the accompanying drawings, it is clear that the invention is not limited thereto, but can be modified within the scope of the inventive idea set forth above and in the appended claims. Thus, one skilled in the art can modify, for example, the more detailed connection of the control members without departing from the scope of the invention.

tttt

Claims

100069

A line control circuit comprising a control stage (11) 5 and a transformer with primary and secondary windings (12a, 12b) such that the output terminals of the control stage (11) are connected to the terminals of the primary winding (12a) of the transformer and the terminals of the secondary winding (12b) are connected for a transmission path (13) having at least one matching resistor (Rm) connected to the terminals of the primary winding of the line control circuit, characterized in that it comprises control means (51-53; 71, 72; 81) connected to said at least one matching resistor and responsive to the output signal of the control stage (11); , Q1, Q2) to disconnect the matching resistor (Rm; Rml, Rm2) during the pulses transmitted by the control stage 15.

Line control circuit according to claim 1, characterized in that the control means comprise an AND gate (71; 81), each input of which is connected to a corresponding output terminal of the control stage.

Line control circuit according to Claim 2, characterized in that the AND gate is implemented with diode-resistance logic (D1, D2, R3).

Line control circuit according to claim 2, characterized in that the control means comprise a transistor switch (72; Q1, Q2) connected to the other terminal of the matching resistor and controlled by an AND gate (71; 81).

Line control circuit according to claim 4, characterized in that there are two matching resistors (Rml, Rm2) so that each connects the corresponding terminal of the primary winding (12a) 30 to ground via said transistor switch (Q1 or Q2). 100069